《一种具有高精度时间标记的数据采集系统.pdf》由会员分享，可在线阅读，更多相关《一种具有高精度时间标记的数据采集系统.pdf（12页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 102880071 A(43)申请公布日 2013.01.16CN102880071A*CN102880071A*(21)申请号 201210358352.5(22)申请日 2012.09.24G05B 19/04(2006.01)(71)申请人电子科技大学地址 611731 四川省成都市高新区（西区）西源大道2006号(72)发明人黄武煌 王厚军 叶芃(74)专利代理机构成都行之专利代理事务所(普通合伙) 51220代理人温利平(54) 发明名称一种具有高精度时间标记的数据采集系统(57) 摘要本发明公开了一种具有高精度时间标记的数据采集系统，通过时间标记信号调理模。
2、块对起始时间信号进行整形和输出进行锁定，得到起始时刻信号；同时，通过时间间隔测量与控制模块锁定触发信号并与采样时钟信号同步，得到时间结束信号，最后通过时间间隔测量单元测出起始时刻信号与时间结束信号时间间隔t。由于时间结束信号与采样时钟信号同步，其对应的一个采样数据点dn的采样时间就可以精确地标记为t0+t，并且根据采样数据点的位置关系，确定每个采样数据点的绝对时间或相对时间，从而克服了先有技术由于触发信号与采样时钟不具有相关性，造成时间标记精度低的不足。(51)Int.Cl.权利要求书2页 说明书6页 附图3页(19)中华人民共和国国家知识产权局(12)发明专利申请权利要求书 2 页 说明书 。
3、6 页 附图 3 页1/2页21.一种具有高精度时间标记的数据采集系统，其特征在于，包括时间标记信号调理模块及时间间隔测量与控制模块；时间标记信号调理模块又包括：一比较器，起始时间信号在比较器中与触发阈值A1比较，当高于触发阈值A1时，比较器输出信号从低电平转为高电平；一D触发器D3，比较器输出信号接D触发器D3的CP脉冲端，清零信号CLR使D触发器D3的清零端有效，Q端输出低电平，D触发器D3清零之后开始启动测量；使能信号EN2为高电平，使D触发器D3的D端为高电平，使能D触发器，开始检测起始时间信号，当起始时间信号超过触发阈值A1时，比较器输出从低电平到高电平，即上升沿触发D触发器D3的Q。
4、端输出从低电平反转为高电平，得到起始时刻信号；D触发器D3的作用是锁定比较器的输出，以免比较器之后输出发生变化对时间间隔测量的影响，保证正确的测量时序；时间间隔测量与控制模块又包括：一D触发器D1，触发信号接D触发器D1的CP脉冲端，清零信号CLR同时使D触发器D1的清零端有效，Q端输出低电平，之后使能信号EN1为高电平，使D触发器D1的D端为高电平，使能D触发器，开始检测触发信号；当触发信号上升沿到来时，触发D触发器D1的Q端输出从低电平反转为高电平；D触发器D1的作用是触发信号输出，以免触发信号之发生变化对时间间隔测量的影响，保证正确的测量时序；一D触发器D2，D触发器D1的Q端输出接D触。
5、发器D2的D端，采样时钟信号接D触发器D2的CP脉冲端，清零信号CLR同时使D触发器D2的清零端有效，Q端输出低电平，之后在D触发器D1的Q端输出高电平后，使能D触发器D2，之后的第一个采样时钟信号上升沿到来时，触发D触发器D1的Q端输出从低电平反转为高电平，得到时间结束信号；D触发器D2的作用是使触发信号同步到采样时钟信号；一时间间隔测量模块，用于测量起始时刻信号与时间结束信号的时间间隔，得到时间间隔t；时间结束信号同时作为触发存储信号，输入到存储控制模块中，控制采样数据的同步存储；在实时接收与处理平台中，起始时刻信号时间标记为t0，则时间结束信号对应采样数据点dn的采样时间标记为t0+t，。
6、相对于采样数据点dn的其他采样数据点的时间标记为t0+t+k Ts，k为其他采样数据点相对于采样数据点dn的位置编号，前面为负，后面为正。2.根据权利要求1所述的数据采集系统，其特征在于，所述的时间标记信号调理模块还包括有一标记信号选择器，时间标记选择信号通过标记信号选择器选择外控时间标记信号或者内部标准时间标记信号，并作为起始时间信号送入电平比较器中与触发阈值A1比较。3.根据权利要求1所述的数据采集系统，其特征在于，所述的时间标记信号调理模块还包括有分配器、非门以及边沿选择器，分配器将比较器的输出分为两路，一路经过一个非门送入边沿选择器，另一路直接送入边沿选择器，在边沿选择信号选择下，边沿。
7、选择器将选择的信号送至D触发器D3产生起始时刻信号。4.根据权利要求1所述的数据采集系统，其特征在于，所述的时间间隔测量与控制模块还包括有分配器、非门以及边沿选择器，分配器将触发信号分为两路，一路经过一个非门权 利 要 求 书CN 102880071 A2/2页3送入边沿选择器，另一路直接送入边沿选择器，在边沿选择信号选择下，边沿选择器将选择的信号送至D触发器D1。权 利 要 求 书CN 102880071 A1/6页4一种具有高精度时间标记的数据采集系统技术领域0001 本发明属于数据采集技术领域，更为具体地讲，涉及一种具有高精度时间标记的数据采集系统，它能够精确地标记被测信号波形各采样点的。
8、绝对时间或相对时间。背景技术0002 随着科技的进步，数据采集系统在信号获取的速度与精度上获得了极大发展，广泛应用于电子测量、通信、雷达、航空航天等各个领域。但传统仅以信号采集为目的的系统已不能完全满足工程实际应用中的功能多样化要求。0003 在激光主动遥感与探测领域里，新一代脉冲激光成像系统采用了对回波波形进行全波形分析技术，其发射单次激光脉冲即可获取一个激光脚印内复杂目标的回波全波形信息并可充分分析其脉冲时间、幅度、脉宽及脉冲个数等综合信息。这就需要激光回波的数据采集系统不仅具有信号波形采集功能，而且还需要波形的各个采样点与发射脉冲起始时刻的精确时间间隔。因此，一种具有波形采集和高精度时间。
9、间隔测量的数据采集系统就具有极为重要的作用，其原理如图1所示。采样时钟SCLK对待测信号S2进行采样量化，获取波形信息。为获得各个采样时刻的与起始时刻信号S1的时间关系，则依采样时钟周期稳定性，只需获得采样波形中的任一采样时刻与起始时刻之间的时间间隔t即可获得全部采样时刻的时间间隔关系，即可标记各个采样时刻的时间。0004 该数据采集系统不仅具有对采集信号的波形进行采样量化功能，还需具有能够提供第dn个采样点的时间结束信号S3与起始时间信号S1之间时间间隔信息，进而获得每个采样点与起始时刻的时间间隔关系。若起始时刻的信号S1是绝对时间的起始时刻，则加上时间间隔信息就可以获得每个采样时刻的绝对时。
10、间；反之，若S1为相对起始时间，则最终获得每个采样时刻的相对时间。0005 目前，在市面上可直接获得的数据采集系统核心器件ADC（模数转换器）中，分辨率为8bit的ADC采样率可达5GSPS；分辨率为16bit的ADC采样率可达250MSPS。以数字存储示波器为代表的传统数据采集系统具有强大的数据采集与丰富的功能，通常具有两个以上通道，且具有一定精度的通道间数据同步采集能力，但并不提供各通道采样点的具体采样时刻信息，且通道间的时间同步精度一般只具有最低采样周期的等级，如5GSPS的采集系统，通道间的时间同步精度为400ps。这无法满足更高精度的时间同步需求。0006 传统数据采集系统的原理框图。
11、如图2所示。待测模拟信号经调理通道1、2后送至ADC1、ADC2进行模数转换，同时也把该信号送至触发通道，在进行相应的触发选择和设置后输出触发信号到实时接收与处理平台里进行相应的采样数据存储控制。实时接收与处理平台一般选用FPGA（现场可编程逻辑阵列）和DSP（数字信号处理器）的组合构架。FPGA接收来自ADC采样后的数据data1、data2与数据同步时钟dclk1、dclk2进行相应的数据处理，DSP统管整个数据采集系统的控制过程。0007 从传统的数据采集系统构架原理可以看出，通道间采样时间同步由通道延迟时间、ADC采样同步时间和数据存储同步时间等三个方面决定的。通道间的延迟时间差可以说。
12、 明 书CN 102880071 A2/6页5由硬件电路的一致性做到较高精度的保证；ADC的采样同步时间差由采样时钟相位和复位信号给予精确保证；采样数据存储是由触发信号控制的，由于触发信号与采样时钟不具有相关性，因此数据存储同步时间只能保证在Ts（Ts为采样周期）内。由此得到，两个通道间的采样同步时间大于2Ts。如采样周期为1ns，则通道间的采样同步时间大于2ns。这时以其中一个通道的输入信号作为起始时间的开始，则可以标记另外一个通道的采样时刻，但精度较低。同时由于采样的存储容量有限，于是在起始时刻与待测信号之间的时间间隔较大时该采集系统便无法完成待测信号的时间标记。0008 另外，在数字存储。
13、示波器的采集系统中，预触发功能也具有一定的时间标记能力，即以开始采集为时间的起始点、以触发的到来为结束点进而标记各个采样点的时间。但其精度较低，且一般不提供给用户使用，也就是不可控。0009 时间间隔测量的方法很多，如电子计数法、模拟内插法、游标法、时间-幅度转换法等。时间间隔的测量精度也已达到很高。在市面上可直接获得的TDC（时间-数字转换器）芯片的测量精度可达10ps。更有甚者，据报道在实验室里已获得了1ps精度的时间间隔测量系统。0010 以激光测距为代表的时间间隔测量系统具有很高的测量精度，但不具有全波形采集并存储的能力。这已远远不能满足具有高精度时间标记的全波形采集的要求。发明内容0。
14、011 本发明的目的在于克服现有技术中，由于触发信号与采样时钟不具有相关性，造成时间标记精度低的不足，提供一种具有高精度时间标记的数据采集系统，以实现精确时间标记功能。0012 为实现上述发明目的，本发明具有高精度时间标记的数据采集系统，其特征在于，还包括时间标记信号调理模块及时间间隔测量与控制模块；0013 时间标记信号调理模块又包括：0014 一比较器，起始时间信号在比较器中与触发阈值A1比较，当高于触发阈值A1时，比较器输出信号从低电平转为高电平；0015 一D触发器D3，比较器输出信号接D触发器D3的CP脉冲端，清零信号CLR使D触发器D3的清零端有效，Q端输出低电平，D触发器D3清零。
15、之后开始启动测量；使能信号EN2为高电平，使D触发器D3的D端为高电平，使能D触发器，开始检测起始时间信号，当起始时间信号超过触发阈值A1时，比较器输出从低电平到高电平，即上升沿触发D触发器D3的Q端输出从低电平反转为高电平，得到起始时刻信号；D触发器D3的作用是锁定比较器的输出，以免比较器之后输出发生变化对时间间隔测量的影响，保证正确的测量时序；0016 时间间隔测量与控制模块又包括：0017 一D触发器D1，触发信号接D触发器D1的CP脉冲端，清零信号CLR同时使D触发器D1的清零端有效，Q端输出低电平，之后使能信号EN1为高电平，使D触发器D1的D端为高电平，使能D触发器，开始检测触发信。
16、号；当触发信号上升沿到来时，触发D触发器D1的Q端输出从低电平反转为高电平；D触发器D1的作用是触发信号输出，以免触发信号之发生变化对时间间隔测量的影响，保证正确的测量时序；0018 一D触发器D2，D触发器D1的Q端输出接D触发器D2的D端，采样时钟信号接D说 明 书CN 102880071 A3/6页6触发器D2的CP脉冲端，清零信号CLR同时使D触发器D2的清零端有效，Q端输出低电平，之后在D触发器D1的Q端输出高电平后，使能D触发器D2，之后的第一个采样时钟信号上升沿到来时，触发D触发器D1的Q端输出从低电平反转为高电平，得到时间结束信号；D触发器D2的作用是使触发信号同步到采样时钟信。
17、号；0019 一时间间隔测量模块，用于测量起始时刻信号与时间结束信号的时间间隔，得到时间间隔t；0020 时间结束信号同时作为触发存储信号，输入到存储控制模块中，控制采样数据的同步存储；0021 在实时接收与处理平台中，起始时刻信号时间标记为t0，则时间结束信号对应采样数据点dn的采样时间标记为t0+t，相对于采样数据点dn的其他采样数据点的时间标记为t0+t+kTs，k为其他采样数据点相对于采样数据点dn的位置编号，前面为负，后面为正。0022 本发明的发明目的是这样实现的：0023 本发明具有高精度时间标记的数据采集系统，通过时间标记信号调理模块中的比较器对起始时间信号进行整形，然后用D触。
18、发器对比较器输出进行锁定，得到起始时刻信号；同时，通过时间间隔测量与控制模块的一D触发器，锁定触发信号，另一D触发器使触发信号与采样时钟信号同步，同步后的触发信号一方面作为测量时间间隔的时间结束信号，另一方用于控制采样数据的同步存储；最后通过时间间隔测量单元测出起始时刻信号与时间结束信号时间间隔t。由于时间结束信号与采样时钟信号同步，其对应的一个采样数据点dn的采样时间就可以精确地标记为t0+t，并且根据采样数据点的位置关系，确定每个采样数据点的绝对时间或相对时间，从而克服了先有技术由于触发信号与采样时钟不具有相关性，造成时间标记精度低的不足。附图说明0024 图1是具有时间间隔测量的数据采集。
19、原理图；0025 图2是传统数据采集系统的原理框图；0026 图3是本发明具有高精度时间标记的数据采集系统时间标记功能实现的原理图；0027 图4是本发明具有高精度时间标记的数据采集系统一具体实施方式原理图；0028 图5是图4所示时间标记信号调理模块、时间间隔测量与控制模块以及存储控制模块的具体原理框图；0029 图6是图3所示具有高精度时间标记的数据采集系统时间间隔测量与控制时序图。具体实施方式0030 下面结合附图对本发明的具体实施方式进行描述，以便本领域的技术人员更好地理解本发明。需要特别提醒注意的是，在以下的描述中，当已知功能和设计的详细描述也许会淡化本发明的主要内容时，这些描述在这。
20、里将被忽略。0031 图3是本发明有高精度时间标记的数据采集系统时间标记功能实现的原理图。0032 在本实施例中，如图3所示，起始时间信号S4可以由外部用户输入和内部系统产说 明 书CN 102880071 A4/6页7生。由于起始时间信号S4的特性（如幅度As，上升时间等）不一致，故需增加一个起始时间信号的时间标记信号调理模块，经设定的触发阈值A1整形后产生高精度的时间间隔t测量的起始时刻信号S1。由于触发信号的到来时刻是不确定的，因此，需要将其同步到采样时钟并作为时间间隔测量的时间结束信号S3，同时也作为触发存储信号，用于采样数据的存储。0033 这样，时间结束信号S3与采样时钟sclk同。
21、步，其对应的一个采样数据点dn的采样时间就可以精确地标记为t0+t，并且根据采样数据点的位置关系，确定每个采样数据点的绝对时间或相对时间，0034 图4是本发明有高精度时间标记的数据采集系统一具体实施方式原理图。0035 在本实施例中，如图4所示，本发明有高精度时间标记的数据采集系统在传统的数据采集系统中增加了时间标记信号调理模块1及时间间隔测量与控制模块2，使之具有精确控制的时间标记功能。0036 时间标记信号调理模块1可以选择外控时间标记信号SEB和内部标准时间标记信号SIB其中之一作为起始时间信号S4，然后经整形后发出适合时间间隔测量模块输入要求的起始时刻信号S1。其中外控时间标记信号是。
22、指可以由用户外部输入一个带有时间标记的信号；内部标准时间标记信号是指系统内部标准时间标记信号产生模块产生的带有时间标记的信号。0037 在时间标记信号调理模块1与FPGA之间增加高精度时间间隔测量与控制模块2实现高精度时间间隔测量与数据同步存储控制。触发通道对外触发信号SET以及通道1调理后的待测信号SCH1、通道2调理后的待测信号SCH2进行选择和调理，输出触发信号ST到时间间隔测量与控制模块2中进行锁定，并与采样时钟产生与分配模块输出的采样时钟sck3同步后，得到时间结束信号S3，并通过时间间隔测量模块测量出起始时刻信号S1与时间结束信号S3的时间间隔t。同时，时间结束信号S3也作为触发存。
23、储信号STS，输入到存储控制模块中，控制采样数据的同步存储。0038 时间间隔t送至FPGA的实时接收与处理平台进行采样数据点时间标记。在图4中，sclk1、sclk2与sclk3是由采样时钟产生与分配模块产生的同频同相的时钟；data1、data2和dclk1、dclk2分别是两个通道ADC输出的采样数据及其存储同步时钟。0039 从图4中，可以看出触发信号与数据结束信号S3时间上有间隔tf，本发明通过与采样时钟的同步，克服了直接采用触发信号测量时间间隔t造成时间标记不准确的缺陷。0040 图5是图4所示时间标记信号调理模块、时间间隔测量与控制模块以及存储控制模块的具体原理框图。0041 在。
24、本实施例中，如图4所示，时间标记信号调理模块还包括有一标记信号选择器，时间标记选择信号SEL2通过标记信号选择器选择外控时间标记信号SEB或者内部标准时间标记信号SIB，并作为起始时间信号S4送入电平比较器中与触发阈值A1比较，当高于触发阈值A1时，比较器输出信号从低电平转为高电平；0042 在本实施例中，时间标记信号调理模块还包括有分配器、非门以及边沿选择器，分配器将比较器的输出分为两路，一路经过一个非门送入边沿选择器，另一路直接送入边沿选择器，在边沿选择信号SEL3选择下，边沿选择器将选择的信号送至D触发器D3产生起始说 明 书CN 102880071 A5/6页8时刻信号S1，作为时间间。
25、隔测量模块时间间隔测量的起始输入信号，在本实施例中，时间间隔测量模块采样TDC，即时间数字转换器（Time-to-Digital Converter）0043 触发通道选择外触发信号SET或待测信号SCH1、SCH2进行整形后产生触发信号ST。0044 在本实施例中，时间间隔测量与控制模块还包括有分配器、非门以及边沿选择器，分配器将触发信号ST分为两路，一路经过一个非门送入边沿选择器，另一路直接送入边沿选择器，在边沿选择信号SEL1选择下，边沿选择器将选择的信号送至D触发器D1，之后在D触发器D2上与采样时钟sclk3同步后得到时间结束信号S3，经另一分配器分成两路，其中一路作为触发存储信号S。
26、TS。0045 时间间隔测量模块即TDC接收起始时刻信号S1与时间结束信号S3进行测量后，把测得的时间间隔t送至FPGA的实时接收与处理平台进行采样数据点时间标记，而FPGA中的存储控制模块接收触发存储信号STS来控制采样数据的同步存储。0046 本发明有高精度时间标记的数据采集系统的选择信号SEL1、SEL2、SEL3和使能信号EN1、EN2、清除信号CLR都由FPGA进行综合控制。0047 本发明有高精度时间标记的数据采集系统的测量精度较高，所以其中的D触发器、分配器、选择器和比较器都需采用高速器件来实现，且信号传输采用差分方式。TDC是本发明有高精度时间标记的数据采集系统中的最重要模块，。
27、需要根据时间间隔测量的精度来决定具体电路的实现，本发明要实现高精度的测量功能，故需选用高精度的TDC测量模块，并且需配合高精度高稳定性的周边元器件。0048 图6是图3所示具有高精度时间标记的数据采集系统时间间隔测量与控制时序图。0049 在本实施例中，如图6所示，具有高精度时间标记的数据采集系统系统在清零信号CLR清零零后启动测量。首先开启使能信号EN2，检测时间起始时刻信号S1，在检测到该信号后，开启使能信号EN1等待由触发信号经同步后的时间结束信号S3的到来。时间结束信号S3到来后，TDC测量时间间隔t，并输出至FPGA的实时接收与处理平台进行采样数据点时间标记。0050 由于数据存储需。
28、要一定的建立和稳定时间，触发存储信号STS在存储控制模块中经过td的时延后，得到的信号ENs作为触发信号控制采样数据的存储。0051 触发与存储属于现有技术，在此不再赘述。0052 在本实施例中，本发明的具有高精度时间标记的数据采集系统具有预触发功能，触发前采集的最后一个采样数据点即为时间结束信号对应采样数据点dn。起始时刻信号时间标记为t0，则时间结束信号对应采样数据点dn的采样时间标记为t0+t，相对于采样数据点dn的其他采样数据点的时间标记为t0+t+kTs，k为其他采样数据点相对于采样数据点dn的位置编号，前面为负，后面为正。如dn的前一个采样点为k-1时的时间标记值t0+t-Ts；后。
29、一个采样点则为k1时的时间标记值t0+t+Ts。0053 本发明具有高精度时间标记的数据采集系统能够对被测信号在进行有效采集后的波形进行绝对时间或相对时间标记，可以由用户来控制波形标记的起始时间（来自外部还是内部），且可以选择触发沿的类型（上升沿或下降沿）。系统的关键技术主要体现在：0054 1、时间间隔测量模块是系统关键的测量单元之一，它的测量精度直接影响整个系统的测量精度，故在实现时需严格按照高精度测量方法来进行，如采用高稳定性的晶振、高说 明 书CN 102880071 A6/6页9速低抖动的器件等。时间间隔测量模块也是系统能够测量时间间隔范围的体现，为此采用宽时间间隔范围的时间间隔测量。
30、模块则能极大地扩展系统的性能。0055 2、时间标记信号调理通道中，为保证测量精度，需保证各器件采用高速的，且PCB布线需按高速布线要求进行，其中的比较电平A1应采样高精度参考信号源。0056 3、时间间隔测量与控制模块中，采样时钟sclk3应与ADC采样时钟sclk1和sclk2是同源且同频的，最好是同相位的，以保证对采样数据的同步存储控制。0057 4、在数据同步存储过程中，需保证触发存储信号STS满足数据存储时钟dclk的建立时间与保持之间的要求，避免处于亚稳态状态。若ADC的数据同步时钟dclk与采用时钟sclk为同频的，存储时只需考虑满足时序要求即可；若在高速采集系统中，数据同步时钟dclk是采用时钟sclk的整数分频，则系统需增加一个检测采用时钟sclk3作用时钟沿在数据同步时钟dclk中的具体位置，以保证时间间隔t的结束点准确定位到具体的采样点上。0058 尽管上面对本发明说明性的具体实施方式进行了描述，以便于本技术领域的技术人员理解本发明，但应该清楚，本发明不限于具体实施方式的范围，对本技术领域的普通技术人员来讲，只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内，这些变化是显而易见的，一切利用本发明构思的发明创造均在保护之列。说 明 书CN 102880071 A1/3页10图1图2说 明 书 附 图CN 102880071 A10。