振荡器和包括该振荡器的存储器装置相关申请的交叉引用
本申请要求2014年6月18日提交的申请号为10-2014-0074188
的韩国专利申请和2014年8月14日提交的申请号为10-2014-0105651
的韩国专利申请的优先权，上述韩国专利申请以参阅方式全文并入本
申请。
技术领域
本申请涉及振荡器和包括该振荡器的存储器装置。
背景技术
诸如存储器装置、集成电路(IC)芯片、微控制器和激励电路的
电路使用周期信号来进行内部电路操作。这些周期信号由振荡器生成
并且允许存储器装置操作的同步。
振荡器的周期信号具有根据振荡器的操作环境而变化的周期。操
作环境可以由于温度变化或操作电压变化而变化。为了响应于这样的
变化并且优化性能，可以调整周期信号以适合给定的操作环境。
存储器装置刷新操作是调整振荡器周期信号可以提高性能的示
例。存储器装置的存储器单元包括用作开关的晶体管和用于存储电荷
(数据)的电容器。电荷是否存储在存储器单元的电容器中，即，电
容器的端电压是高或低，表示存储的数据点是高(逻辑1)或低(逻
辑2)。
由于数据在电容器中被存储为电荷，原则上不消耗电力。但是，
因为MOS晶体管的PN结等引起的泄露电流，存储在电容器中的初
始电荷减少，数据可能会丢失。为了防止这样的数据丢失，存储在存
储器单元中的数据必须在数据丢失前被读取，并且根据读取的信息电
容器必须被再充电。该再充电操作必须被周期地重复以在已知的被称
作刷新操作的过程中保持存储的数据。
刷新操作包括在存储器装置本身中执行的自刷新操作。自刷新操
作具有根据充电保持时间而调整的优化的周期信号。例如，当保持时
间长(低温)时，刷新操作可以被延长以减少电流消耗，当保持时间
短(高温)时，刷新周期可以被缩短以将数据丢失的可能性降为最小。
振荡器可以用来调整存储器装置的刷新周期。振荡器可以生成根
据温度变化的周期信号。为了防止数据丢失并且将功率消耗降为最
小，周期信号的周期需要被精确地调整以使温度适合于存储器装置的
操作。
发明内容
各实施例涉及能够阻断由电路的内部部件生成的电容并且根据
温度的周期生成精确振荡的周期信号的振荡器。
并且，各实施例涉及能够将功率消耗降为最小同时使用上述振荡
器根据温度优化自刷新周期的存储器装置。
在一个实施例中，一种振荡器可以包括：比较装置，其适于通过
将内节点的内电压与参考电压进行比较生成比较信号；反相单元，其
适于将比较信号反相并且将反相的比较信号传送至输出节点；上拉驱
动单元，其适于响应于输出节点的电压上拉驱动内节点；放电单元，
其适于使内节点放电；和门单元，其联接在内节点和放电单元之间，
并且响应于输出节点的电压接通/断开，其中包括在振荡器中的电容
性负载的至少部分电联接至内节点。
在一个实施例中，一种振荡器可以包括：比较装置，其适于通过
将内节点的内电压与参考电压进行比较生成比较信号；反相单元，其
适于将比较信号反相并且将反相的比较信号传送至输出节点；上拉驱
动单元，其适于响应于输出节点的电压上拉驱动内节点；选择单元，
其适于响应于选择信息和输出节点的电压生成控制信号；多个放电单
元，每一个响应于控制信号操作并且适于使内节点放电；和多个门单
元，其联接在内节点和在多个放电单元中的相对应的放电单元之间，
并且响应于控制信号接通/断开；其中包括在振荡器中的电容性负载
的至少部分电联接至内节点。
其中门单元的每一个包括彼此以并联形式电联接的NMOS晶体
管和PMOS晶体管；反相单元包括奇数个串联联接的反相器；放电
单元均包括一个或更多个串联联接的NMOS晶体管，并且其中每个
NMOS晶体管均用作二极管。
在一个实施例中，一种存储器装置可以包括：单元阵列，其包括
多个存储器单元；第一信号生成单元，其适于生成具有固定周期的第
一信号；第二信号生成单元，其适于生成具有可变周期的第二信号；
和控制单元，其适于在自刷新模式下，根据在固定周期和可变周期间
较短的一个来刷新存储器单元。第二信号生成单元可以包括：多个放
电单元，其适于使内节点放电；和多个门单元，其分别电联接在内节
点和多个放电单元之间，并且当选择多个放电单元中的相对应的一个
时，每一个门单元根据第二信号操作，其中可变周期对应于由多个放
电单元中被选择的放电单元使内节点放电的速度，其中包括在振荡器
中的电容器负载的至少部分电联接至内节点。
其中门单元的每一个均包括彼此以并联形式电联接的NMOS晶
体管和PMOS晶体管；多个放电单元中的每一个的放电速度随着其
温度下降而减慢，并且随着温度升高而加快，并且第二信号的周期随
着温度下降变得更长，并且随着温度升高变得更短。
其中第二信号生成单元进一步包括：比较单元，其适于通过将内
节点的内电压与参考电压进行比较生成比较信号；反相单元，其适于
通过使比较信号反相生成第二信号；上拉驱动单元，其适于根据第二
信号上拉驱动内节点；以及选择单元，其适于响应于选择信息和第二
信号生成控制信号，其中被选择的放电单元是响应于控制信号而被选
择的。
当存储器装置不是处于自刷新模式时，控制单元响应于刷新命令
刷新存储器单元。
其中控制单元包括：自刷新信号生成器，其适于将第一信号的周
期与第二信号的周期进行比较，并且对应于在第一信号和第二信号之
中具有较短周期的信号的周期激活自刷新信号；刷新信号生成器，其
适于响应于刷新命令激活刷新信号，并且在自刷新模式下响应于自刷
新信号激活刷新信号；以及字线控制器，其适于当启用刷新信号时刷
新存储器单元。
其中自刷新信号生成器将在第一信号和第二信号之中具有较短
周期的信号作为自刷新信号来传送，或将通过划分在第一信号和第二
信号之中具有较短周期的信号而获得的信号作为自刷新信号来传送。
在一个实施例中，一种振荡器可以包括：比较装置，其适于通过
将内节点的内电压与参考电压进行比较生成比较信号；反相单元，其
适于使比较信号反相并且将反相比较信号传送至输出节点；上拉驱动
单元，其适于响应于输出节点的电压上拉驱动内节点；和多个放电单
元，其适于使内节点当被选择时放电，其中包括在振荡器中的电容性
负载的至少部分电联接至内节点。
其中反相单元包括奇数个串联联接的反相器；每个放电单元在内
节点和放电端之间均包括串联联接的一个或更多个二极管；二极管是
NMOS晶体管。
该振荡器进一步包括多个选择元件，每一个分别联接在内节点和
多个放电单元之间，或分别联接在放电端和多个放电单元之间，并且
当选择多个放电单元中的相对应的放电单元时，每个选择元件均被接
通。
其中在多个放电单元中选择的放电单元的数量随着温度升高而
增加，并且随着温度下降而减少。
附图说明
图1是说明振荡器的电路图。
图2是说明在图1所示的振荡器中包括的晶体管的电路图。
图3是说明根据本发明的示意性实施例的振荡器的电路图。
图4是说明根据本发明的示意性实施例的振荡器的电路图。
图5是说明图1和图4的振荡器的性能的时间与内电压曲线图。
图6是说明根据本发明的示意性实施例的存储器装置的框图。
图7是说明使用图1和图4所示的振荡器的存储器装置的温度与
刷新周期的曲线图。
图8是说明根据本发明的示意性实施例的振荡器的电路图。
图9A至9C是说明根据本发明的示意性实施例的振荡器的电路
图。
具体实施方式
下文将参照附图更详细地描述各实施例。但是，本发明可以以不
同的形式实现，不应被理解为限制于本文所提出的实施例。而是，提
供这些实施例来使本文全面和完整，并且向本领域技术人员完全表达
本发明的范围。贯穿全文，相同的附图标记表示本发明各个图和实施
例的相同部件。
图1是说明振荡器的电路图。
如图1所示，振荡器包括比较单元110、反相单元120、上拉驱
动单元130、电容器140、多个放电单元150-1至150-N、多个联接单
元160_1至160_N和控制单元170。
比较单元110将参考电压VREF和内节点IN的电压(下文称为
内电压VIN)进行比较，并且输出比较结果A。比较结果A是当参
考电压VREF的电平高于内电压VIN的电平时具有高电平的信号，
并且是当内电压VIN的电平高于参考电压VREF的电平时具有低电
平的信号。
反相单元120将比较单元110的比较结果A反相、延迟并且输出
至输出节点OUT。反相单元120包括奇数个串联联接的反相器INV_1
至INV_M。反相单元120具有根据反相器INV_1至INV_M的数量
而调整的延迟值。当反相器INV_1至INV_M的数量增加时，反相单
元120的延迟值也增加，当反相器INV_1至INV_M的数量减少时，
反相单元120的延迟值也减小。输出节点OUT的电压具有比较单元
110的输出信号的相反值。当比较单元110的比较结果A从低电平转
变至高电平时，在经过对应于反相单元120的延迟值的时间之后，输
出节点OUT的电压从高电平转变至低电平。另外，当比较单元110
的比较结果A从高电平转变至低电平时，在经过对应于反相单元120
的延迟值的时间之后，输出节点OUT的电压从低电平转变至高电平。
上拉驱动单元130响应于输出节点OUT的电压将内节点IN上拉
驱动至电源电压VDD。上拉驱动单元130包括在其一端联接至内节
点IN并且在其另一端联接至电源电压VDD的PMOS晶体管P，并
且响应于输出节点OUT的电压接通/断开。当输出节点OUT的电压
在高电平时，上拉驱动单元130断开，并且当输出节点OUT的电压
在低电平时，上拉驱动单元130接通，并且将内节点IN上拉驱动至
电源电压VDD。
电容器140被联接至内节点IN，并且存储从上拉驱动单元130
传送的电荷。电容器140表示包括电联接至内节点IN的设计电容和
寄生电容的电容总和。
多个放电单元150_1至150_N被联接至内节点IN。当选择放电
单元150_1至150_N中的一个时，放电单元150_1至150_N中被选
择的一个通过内节点IN使电容器140放电。放电单元150_1至150_N
中的每一个都包括一个或更多个串联联接的晶体管N_1<1:3>至
N_N<1:3>。晶体管N_1<1:3>至N_N<1:3>的每一个都是NMOS晶体
管，其用作具有彼此联接的漏极和栅极的二极管。
放电单元150_1至150_N分别联接至多个联接单元160_1至
160_N。联接单元160_1至160_N被联接至接地电压VSS，并且分别
响应于多个选择信号SEL<1:N>接通/断开。多个联接单元160_1至
160_N包括在一端分别联接至相对应的放电单元150_1至150_N和
联接至接地电压VSS的NMOS晶体管N_1<4>至N_N<4>。NMOS
晶体管N_1<4>至N_N<4>分别响应于多个选择信号SEL<1:N>接通/
断开。
控制单元170响应于选择信息SEL_INF选择多个放电单元150_1
至150_N的全部或部分，并且生成多个选择信号SEL<1:N>以响应于
输出节点OUT的电压分别接通/断开多个联接单元160_1至160_N。
例如，当输出节点OUT的电压处于低电平时，不管是否选择多个放
电单元150_1至150_N中相对应的一个，控制单元170都生成选择
信号SEL<1:N>以断开所有联接单元160_1至160_N。也就是，控制
单元170停用所有选择信号SEL<1:N>。另外，当输出节点OUT的
电压处于高电平时，控制单元170生成选择信号SEL<1:N>以接通对
应于选择的多个放电单元150_1至150_N中的一个或更多个的多个
联接单元160_1至160_N中的一个或更多个。也就是，控制单元170
启用选择信号SEL<1>并且停用选择信号SEL<2:N>。
基于上述配置来描述生成周期信号OSC的振荡器的操作。振荡
器在输出节点OUT生成具有预定周期的周期信号OSC。下文中，多
个放电单元150_1至150_N中的一个放电单元150_1被选作示例。
当参考电压VREF高于内电压VIN时，比较单元110将具有高
电平的信号输出为比较结果A，并且输出节点OUT的电压变为低电
平。由于周期信号OSC处于低电平，上拉驱动单元130被接通，并
且控制单元170将所有选择信号SEL<1:N>停用至低电平以断开所有
联接单元160_1至160_N。由于所有放电单元150_1至150_N都被
去活，随着电容器140被上拉驱动单元130充电，内电压VIN逐渐
增加。
当内电压VIN变得比参考电压VREF更高时，比较单元110的
输出信号从高电平转变至低电平，并且经过预定的时间之后，周期信
号OSC从低电平转变至高电平。因此，上拉驱动单元130被断开，
并且控制单元170将选择信号SEL<1>启用至高电平以接通对应于选
择的放电单元150_1的联接单元160_1，并且停用其它选择信号
SEL<2:N>。然后，当通过选择的放电单元150_1和选择的联接单元
160_1使电容器140放电时，内电压VIN逐渐减小。
当内电压VIN变得低于参考电压VREF时，比较单元110的输
出信号从低电平转变至高电平，并且在经过预定的时间后，周期信号
OSC从高电平转变至低电平。因此，上拉驱动单元130被接通，并
且内电压VIN的电平以上述相同的方式增加。这样，周期信号OSC
的电平根据内电压VIN和参考电压VREF之间的数量关系振荡。周
期信号OSC的周期根据反相单元120的延迟值、电容器140的充电
速度和放电单元150_1至150_N的放电速度而变化。
具体来说，随着放电单元150_1至150_N的放电速度加快，周
期信号OSC的周期变得更短，并且随着放电单元150_1至150_N的
放电速度减慢，周期信号OSC的周期变得更长。随着温度升高，放
电单元150_1至150_N的放电能力提高，并且随着温度下降，放电
单元150_1至150_N的放电能力降低。因此，图1中振荡器生成的
周期信号OSC的周期根据温度被调整。
另外，由于电容器140的放电速度根据在多个放电单元150_1至
150_N中选择的放电单元的数量而变化，因此周期信号OSC的周期
根据选择的放电单元的数量被调整。例如，当选择的放电单元的数量
增加时，周期信号OSC的周期变得更短，当选择的放电单元的数量
减少时，周期信号OSC的周期变得更长。
图2是说明在图1所示的振荡器中包括的晶体管的电路图。
如图2所示，在包括在每一个放电单元150_1至150_N中的每
一个晶体管N_1<1:3>至N_N<1:3>中的漏极D和源极S之间以及在
栅极G和源极S之间存在寄生电容CDS和CGS。寄生电容CDS和CGS
延迟电容器140的充电。另外，在多个放电单元150_1至150_N中
未被选择的一个放电单元的寄生电容CDS和CGS延迟电容器140的放
电，这由在多个放电单元150_1至150_N中选择的一个放电单元执
行。也就是，电容器140的充电和放电被在放电单元150_1至150_N
中存在的寄生电容CDS和CGS延迟，并且周期信号OSC的周期由于
寄生电容CDS和CGS变得比预期或期望周期更长。
图3是说明根据本发明的示意性实施例的振荡器的电路图。
如图3所示，振荡器可以包括比较单元310、反相单元320、上
拉驱动单元330、电容器340、放电单元350、联接单元360和传输
门(passgate)370。
除了传输门370以外，图3所示的振荡器可以与上文参照图1描
述的振荡器相同。
图3的振荡器可以只包括一个放电单元350和联接在放电单元
350和内节点IN之间的传输门370。当放电单元350不使电容器340
放电时，传输门370可以使放电单元350与内节点IN电绝缘。传输
门370可以包括NMOS晶体管NT和PMOS晶体管PT。PMOS晶体
管PT和NMOS晶体管NT可以在内节点IN和放电单元350之间以
并联形式电联接。
当输出节点OUT的电压处于低电平时，联接单元360和传输门
370可以断开，并且当输出节点OUT的电压处于高电平时，联接单
元360和传输门370可以接通。用于参考，在输出节点OUT可以生
成周期信号OSC。当传输门370断开时，传输门370可以使放电单
元350电绝缘从而使电流不流入放电单元350，由此防止包括在放电
单元350中的晶体管N<1:3>在周期信号OSC的周期上的寄生电容的
影响。
当传输门370包括如图3所示的NMOS和PMOS晶体管两者时，
比当传输门370只包括NMOS和PMOS晶体管中的一个更有效。内
电压VIN可以在低电平和高电平之间切换。因此，当内电压VIN处
于低电平时，内节点IN和放电单元350通过NMOS晶体管NT彼此
有效绝缘，或当内电压VIN处于高电平时，内节点IN和放电单元350
通过PMOS晶体管彼此有效绝缘。
图3的振荡器可以根据预期的温度变化在周期信号OSC的周期
上有效地阻断放电单元350的寄生电容的影响，使得周期信号OSC
具有精确的周期。具体来说，周期信号OSC在特定的温度可以具有
更短的周期。
图4是说明根据本发明的示意性实施例的振荡器的电路图。
如图4所示，振荡器可以包括比较单元410、反相单元420、上
拉驱动单元430、电容器440、多个放电单元450_1至450_N、多个
联接单元460_1至460_N、多个传输门470_1至470_N和控制单元
480。
除了分别联接在内节点IN和多个放电单元450_1至450_N之间
的多个传输门470_1至470_N以外，图4的振荡器可以与参照图1
所述的振荡器相同。
多个传输门470_1至470_N的每一个除了其控制信号以外可以
与参照图3所述的传输门370相同。传输门470_1至470_N可以由
选择信号SEL<1:N>分别接通/断开。选择信号SEL<1:N>还可以分别
控制联接单元460_1至460_N的接通/断开。传输门470_1至470_N
可以分别包括N对NMOS晶体管NT_1至NT_N和PMOS晶体管
PT_1至PT_N。每一对PMOS晶体管PT_1至PT_N和NMOS晶体
管NT_1至NT_N可以在内节点IN和多个放电单元450_1至450_N
中的相对应的一个之间以并联形式电联接。
传输门470_1至470_N可以使在多个放电单元450_1至450_N
中未被选择的绝缘，使得没有电流流入未选择的放电单元。因此，当
电容器440通过多个放电单元450_1至450_N中选择的一个放电单
元来充电或放电时，包括在多个放电单元450_1至450_N中的寄生
电容不会影响充电/放电速度。没有多个传输门470_1至470_N，当
电容器440充电时，所有放电单元450_1至450_N的寄生电容会影
响充电速度，并且当电容器440放电时，未选择的放电单元的寄生电
容会影响放电速度。
图4的振荡器会根据预期的温度变化有效地阻断放电单元450_1
至450_N的寄生电容在周期信号OSC的周期上的影响，使得周期信
号OSC具有精确的周期。具体来说，周期信号OSC在特定温度可以
具有更短的周期。
图5是分别在图1和4中说明的振荡器的时间与内电压曲线图。
图5说明了在特定的温度取决于时间(t)的内电压VIN。作为一个示例，
在图1和图4的振荡器中选择的放电单元的数量相同。
参照图5，t0表示放电单元开始放电操作的时间，并且VINT表示
在放电操作的开始时间t0的内电压VIN。如图5所示，上文参照图1
描述的振荡器的内电压VIN1总是高于上文参照图4描述的振荡器的
内电压VIN2。
图1的振荡器将内电压从VINT降低至VREF1需要时间(t2-t0)，该
时间比图4的振荡器将内电压从VINT降低至VREF1所需的时间(t1-t0)
更长。因此，在参考电压和温度条件相同的情况下，由图1的振荡器
生成的周期信号具有比由图4的振荡器生成的周期信号更长的周期。
另外，在时间(t1-t0)期间，图1和图4的振荡器的内电压分别达
到电平VREF1和VERF2(VREF2>VREF1)。因此，在相同的温度条
件下针对周期信号的相同周期，图1的振荡器的参考电压应当使用比
图4的振荡器更高的参考电压。
参考电压越高，包括在放电单元中的晶体管的温度-周期变化特
征变得越差。参考电压越高，周期信号的周期变得对温度变化越不灵
敏。因此，图4的振荡器可以有效地生成更响应于温度变化的周期信
号。
图6是说明根据本发明的示意性实施例的存储器装置的框图。
如图6所示，存储器装置可以包括命令输入单元610、命令解码
器620、模式设置单元630、第一周期信号生成单元640、第二周期
信号生成单元650、地址计数单元660、控制单元670和单元阵列680。
单元阵列680可以包括多个字线WL，每个字线联接至一个或更多个
存储器单元MC。
参照图6描述存储器装置。
命令输入单元610可以接收命令信号CMD。命令信号CMD可
以包括多位信号。命令解码器620可以解码通过命令输入单元610接
收的命令信号CMD，并且生成刷新命令REF、自刷新进入命令
ENTRY，和自刷新退出命令EXIT。命令解码器620可以启用在刷新
命令REF、自刷新进入命令ENTRY和自刷新退出命令EXIT当中由
输入命令信号CMD的组合表示的命令。
模式设置单元630可以设置存储器装置的自刷新模式。模式设置
单元630可以控制存储器装置以响应于自刷新进入命令ENTRY进入
自刷新模式，并且控制存储器装置以响应于自刷新退出命令EXIT从
自刷新模式退出。针对此操作，模式设置单元630可以响应于自刷新
进入命令ENTRY启用表示自刷新模式的自刷新模式信号
SELF_MODE，并且响应于自刷新退出命令EXIT停用自刷新模式信
号SELF_MODE。
当启用自刷新模式信号SELF_MODE时，第一周期信号生成单
元640可以生成具有固定周期的第一周期信号OSC1。不管在存储器
装置中的温度变化，固定周期可以是恒定的。
当自刷新模式信号SELF_MODE被启用时，第二周期信号生成
单元650可以生成具有根据温度变化的周期的第二周期信号OSC2。
第二周期信号生成单元640可以包括图3或图4的振荡器。自刷新周
期可以根据温度确定，并且图3或图4的振荡器可以根据温度更精确
地调整其自刷新周期，由此提高存储器装置根据温度的自刷新周期特
性。第二周期信号OSC2的周期会随着温度升高变得更短，或随着温
度下降变得更长。尽管在图3和图4中没有说明，比较单元310和
410以及控制单元470可以接收自刷新模式信号SELF_MODE。比较
单元310和410以及控制单元470可以响应于启用的自刷新模式信号
SELF_MODE被激活以执行上述操作，或响应于停用的自刷新模式信
号SELF_MODE被去活。
控制单元670可以响应于刷新命令REF刷新单元阵列680。在这
种情况下，当自刷新模式信号SELF_MODE被启用时，控制单元670
可以根据在自刷新模式下在第一和第二周期信号OSC1和OSC2之间
的较短周期刷新单元阵列680。
针对上述操作，控制单元670可以包括自刷新信号生成器671、
刷新信号生成器672和字线控制器673。当启用自刷新模式信号
SELF_MODE时，自刷新信号生成器671可以比较第一和第二周期信
号OSC1和OSC2，并且在对应于具有较短周期的周期信号的周期启
用自刷新信号SELF。用于参考，自刷新信号SELF的周期可以等于
或划分自第一周期信号OSC1和第二周期信号OSC2中较短的周期。
刷新信号生成器672可以响应于刷新命令REF启用刷新信号REFP。
当启用自刷新模式信号SELF_MODE时，刷新信号生成器672可以
响应于自刷新信号SELF启用刷新信号REFP。当启用刷新信号REFP
时，字线控制器673可以刷新对应于计数地址CNT_ADD的字线WL。
地址计数单元660可以生成计数地址CNT_ADD，并且每当启用
刷新信号REFP，就改变计数地址CNT_ADD的值。每当启用刷新信
号REFP时，地址计数单元660可以将计数地址CNT_ADD的值加1。
当将计数地址CNT的值加1时，其表示计数信息被改变，使得当先
前第K字线WLK被选择时，此次第(K+1)字线被选择。
当存储器装置不是在自刷新模式下时，存储器装置可以响应于刷
新命令REF顺序地刷新包括在单元阵列380中的多个字线WL。在自
刷新模式下，存储器装置可以响应于自刷新信号SELF顺序地刷新多
个字线WL。
图7说明使用图1和图4分别所示的振荡器的存储器装置的温度
与刷新周期曲线图。图7示出了存储器装置取决于温度T的自刷新周
期(t)。
参照图7，第一曲线L1说明根据图1的振荡器的自刷新周期，
第二曲线L2说明根据图4的振荡器的自刷新周期。
自刷新周期可以根据在图6的第一周期信号OSC1和第二周期信
号OSC2间具有较短周期的周期信号的周期来确定。因此，当存储器
装置的温度对应于预定温度T1或T2时，自刷新周期可以由第一周期
信号OSC1确定。因此，如tmax所示，低于预定温度T1或T2，自刷
新周期是恒定的。但是，当存储器装置的温度开始等于或大于预定温
度T1或T2时，自刷新周期可以由第二周期信号OSC2确定。因此，
自刷新周期可以随着温度升高而减小。
在虚线L1的情况下，由振荡器生成的周期信号OSC的周期变化
对温度相对不敏感，也就是，周期变化的斜率小。因此，周期信号
OSC的周期可以从相对低温T1起由第二周期信号OSC2确定。因此，
自刷新周期从相对低温T1开始变得更短。
在实线L2的情况下，由振荡器生成的周期信号OSC的周期变化
对温度相对敏感，也就是，周期变化的斜率大。因此，周期信号OSC
的周期可以从相对高温T2起由第二信号OSC2确定。因此，自刷新
周期从相对低温T2开始变得更短。
当自刷新周期变得更短，执行刷新操作所需的存储器装置的电流
消耗和功率消耗会增加。另外，当自刷新周期不是充分响应于温度时，
存储器单元MC的保持时间变化可能不会根据温度被补偿并且数据
可能会丢失。使用图3或图4的振荡器的存储器装置可以适当地根据
温度改变自刷新周期，由此根据存储器装置的温度变化适当地补偿存
储器单元MC的保持时间变化，而同时将电流消耗和功率消耗降为最
小。
图8是说明根据本发明的示意性实施例的振荡器的电路图。
如图8所示，振荡器可以包括比较单元810、反相单元820、上
拉驱动单元830、电容器840、多个放电单元850_1至850_N、多个
选择元件860_1至860_N和控制单元870。
比较单元810、反相单元820、上拉驱动单元830和电容器840
可以以和参照图1描述的比较单元110、反相单元120、上拉驱动单
元130和电容器140相同的方式被配置和操作。
多个放电单元850_1至850_N可以被联接至内节点N。当放电
单元850_1至850_N中的每一个均被选择，且内节点IN的电压变得
比预定电压高时，放电单元可以使电容器840放电。放电单元850_1
至850_N中的每一个可以包括串联联接的一个或更多个二极管
DIODE。此时，每一个二极管可以包括NMOS晶体管NT，该晶体管
的漏极D和栅极G彼此联接。也就是，放电单元850_1至850_N中
的每一个可以被设置为如类型1或类型2所示的方式。使内节点IN
放电的放电单元850_1至850_N的放电取决于温度而不同。多个放
电单元850_1至850_N可以在温度和放电间具有相同的关系，或放
电单元850_1至850_N中的一个或更多个可以在温度和放电之间具
有不同的关系。
当相对应的放电单元850_1至850_N被选择时，多个选择元件
860_1至860_N可以接通，并且联接在相对应的放电单元850_1至
850_N和内节点IN之间或联接在相对应的放电单元850_1至850_N
和放电端801之间。图8是说明多个选择元件860_1至860_N是联
接在相对应的放电单元850_1至850_N和内节点IN之间的NMOS
晶体管NT_1至NT_N的情况。
图9A至9C是说明根据本发明的示意性实施例的振荡器的电路
图。多个选择元件860_1至860_N可以取决于设计分别包括如图9A
所示的联接在内节点IN和相对应的放电单元850_1至850_N之间的
传输门PG_1至PG_N、如图9B所示的联接在放电端801和相对应
的放电单元850_1至850_N之间的NMOS晶体管NT_1至NT_N，
或如图9C所示的联接在放电端801和相对应的放电单元850_1至
850_N之间的传输门PG_1至PG_N。另选地，多个选择单元860_1
至860_N可以分别包括联接在内节点IN和相对应的放电单元850_1
至850_N之间的PMOS晶体管或联接在放电端801和相对应的放电
单元850_1至850_N之间的PMOS晶体管。这样，多个选择元件的
位置和类型可以以多种方式设计。
当在多个选择信号SEL<0:N>中的相对应的选择信号被启用至高
电平时，可以接通多个选择元件860_1至860_N。当接通多个选择元
件860_1至860_N时，当内节点IN的电压增加至预定电平或以上时，
内节点IN可以被放电。在图9A和9C中，对应于传输门PG_1至PG_N
的选择信号可以包括选择信号SEL<0:N>和通过将选择信号
SEL<0:N>反相而获得的选择信号SELB<0:N>。当启用选择信号
SEL<0:N>时，选择信号SEL<0:N>可以具有高电平，并且当启用选择
信号SELB<0:N>时，选择信号SELB<0:N>可以具有低电平。
控制单元870可以响应于温度信息TEMP_INF在多个放电单元
850_1至850_N中选择一个或更多个放电单元。控制单元870可以启
用对应于在多个放电单元850_1至850_N中选择的放电单元的选择
信号。控制单元870可以根据温度信息TEMP_INF随着温度升高选
择较大数量的放电单元或随着温度下降选择较少数量的放电单元。例
如，假设振荡器包括三个放电单元并且参考温度由T1和T2表示
(T2>T1)。参照温度信息TEMP_INF，当电流温度低于参考温度T1
时，控制单元870可以只选择一个放电单元850_1，当电流温度高于
参考温度T1并且低于参考温度T2时，选择两个放电单元850_1和
850_2，或当电流温度高于参考温度T2时，选择三个放电单元850_1
至850_3。
由于二极管DIODE的放电能力取决于温度而不同，输出至输出
节点OUT的周期信号OSC的周期可以根据温度变化。具体来说，由
于选择的放电单元的数量基于参考温度T1和T2不同，在温度和周
期信号OSC的周期之间的函数关系可以在参考温度T1和T2的左侧
和右侧而不同。例如，假设振荡器包括三个放电单元，并且在三个放
电单元中选择的放电单元的数量在参考温度T1和T2的左侧和右侧
而不同。因此，当前温度T低于参考温度T1(T<T1)时的温度-周期
函数、当前温度高于参考温度T1并且低于参考温度T2(T2>T>T1)
时的温度-周期函数和当前温度T高于参考温度(T>T2)时的温度-
周期函数可以不同。
通过上述配置和操作，振荡器可以根据温度来调整周期。图6的
存储器装置的第二周期信号生成单元640可以包括图8、9A、9B或
9C的振荡器。使用振荡器，存储器装置可以将整个部分划分成多个
部分(例如，T>T1的部分、T2>T>T1的部分和T2<T的部分)，并且
在各部分中根据温度适当地调整自刷新周期。
根据本发明的实施例，振荡器可以有效地绝缘由电路的内部部件
生成的电容，并且生成周期信号，该周期信号在根据温度确定的周期
精确地振荡。
另外，存储器装置可以使用上述振荡器将功率消耗降为最小的同
时根据温度优化自刷新周期。
尽管出于说明的目的，描述了各实施例，但对本领域技术人员而
言显而易见的是，在不偏离随附权利要求书限定的本发明精神和范围
的情况下，可以进行各种修改和变型。