用于无线基带处理的装置和方法.pdf

提供了用于接收和发送信号的装置和方法。基带处理器包括接收机电路，该接收机电路包括用于解调接收的单载波信号的单载波接收机电路和用于解调接收的多载波信号的多载波接收机电路。单载波接收机电路包括第一数字内插器，且多载波接收机电路包括第二数字内插器。通过调整第一数字内插器或第二数字内插器的内插相位来执行符号定时恢复。基带处理器还包括用于编码待发送的信号的发射机电路。基带处理器进一步包括耦合到接收机电路以及耦合到发射机电路的时钟。时钟被配置为提供时钟信号，处理该时钟信号以产生用于发送和接收单载波信号和多载波信号的时钟采样频率。

权利要求书
1.  一种用于接收与一个或多个无线通信协议相关联的信号的装置，所述装置包括：
单载波接收机电路，所述单载波接收机电路用于解调接收的单载波信号并且包括第一数字内插器；
多载波接收机电路，所述多载波接收机电路用于解调接收的多载波信号并且包括第二数字内插器，其中在所述装置中通过调整所述第一数字内插器或所述第二数字内插器的内插相位来执行符号定时恢复；以及
耦合到所述单载波接收机电路且耦合到所述多载波接收机电路的时钟，所述时钟配置为提供时钟信号，所述时钟信号被处理以产生用于解调所述接收的单载波信号和所述接收的多载波信号的多个时钟采样频率。

2.  根据权利要求1所述的装置，进一步包括：
所述单载波接收机电路，包括：
所述第一数字内插器，所述第一数字内插器为工作在第一时钟采样频率下的线性内插器，其中所述第一数字内插器具有在所述第一时钟采样频率下的输入数据速率和在第二时钟采样频率下的输出数据速率；
解码核心，用于使用第三时钟采样频率来对所述接收的单载波信号解码，所述第三时钟采样频率是所述第二时钟采样频率的整数倍；
数控振荡器，被配置为调整所述第一数字内插器的所述内插相位；以及
时钟产生控制模块，被配置为接收来自所述时钟的时钟信号并基于控制信号产生所述第二时钟采样频率和所述第三时钟采样频率。

3.  根据杈利要求2所述的装置，其中所述第二时钟采样频率是 基于第一时钟门控操作产生的，所述第一时钟门控操作是使用所述控制信号和具有第一时钟采样频率的信号而执行的，并且其中所述第三时钟采样频率是基于第二时钟门控操作产生的，所述第二时钟门控操作是使用所述控制信号和具有所述第一时钟采样频率的整数倍的频率的信号而执行的。

4.  根据权利要求2所述的装置，其中所述第一时钟采样频率为40MHz，其中所述第二时钟采样频率为22MHz，并且其中所述第三时钟采样频率为44MHz。

5.  根据权利要求1所述的装置，进一步包括：
模数转换器(ADC)，所述模数转换器(ADC)耦合到所述单载波接收机电路、所述多载波接收机电路和所述时钟，其中所述ADC工作在第一时钟采样速率；以及
所述第二数字内插器，所述第二数字内插器为工作在所述第一时钟采样速率的立方内插器。

6.  根据权利要求1所述的装置，进一步包括：
模数转换器(ADC)，被配置为将所述接收的单载波信号或所述接收的多载波信号从模拟信号转换到数字信号；
第一内插器类型的所述第一数字内插器，所述第一数字内插器经由第一数据通路耦合到所述ADC，其中所述第一数字内插器被配置为在检测到分组的时间点之前且在检测到所述接收的单载波信号之后运行；以及
第二内插器类型的所述第二数字内插器，所述第二数字内插器经由所述第一数据通路耦合到所述ADC并且具有与所述第一内插器类型不同的控制方案，其中所述第二数字内插器被配置为在检测到所述接收的多载波信号之后运行。

7.  根据权利要求1所述的装置，其中所述接收的单载波信号遵循IEEE802.11b标准，并且其中所述接收的多载波信号是遵循IEEE802.11a标准、IEEE802.11n标准、或IEEE802.11ac标准的正交频分复用(OFDM)信号。

8.  根据权利要求1所述的装置，其中第二时钟不包括在所述装置中，并且其中所述时钟信号被处理以产生用于对所述接收的单载波信号和所述接收的多载波信号两者进行解码的所述多个时钟采样频率。

9.  根据权利要求1所述的装置，进一步包括：
模数转换器(ADC)，所述模数转换器(ADC)耦合到所述单载波接收机电路、所述多载波接收机电路和所述时钟，其中所述ADC的时钟采样相位不发生变化，并且其中所述装置不包括模拟时钟相位内插器。

10.  根据权利要求1所述的装置，其中所述时钟工作在320MHz的频率下。

11.  一种用于发送与一个或多个无线通信协议相关联的信号的装置，所述装置包括：
单载波发射机电路，用于对待发送的单载波信号编码；
多载波发射机电路，用于对待发送的多载波信号编码；以及
耦合到所述单载波发射机电路以及耦合到所述多载波发射机电路的时钟，所述时钟被配置为提供时钟信号，所述时钟信号被处理以产生用于对所述待发送的单载波信号和所述待发送的多载波信号进行编码的多个时钟采样频率。

12.  根据权利要求11所述的装置，进一步包括：
时钟产生模块，所述时钟产生模块耦合到所述时钟并且被配置为接收所述时钟信号，其中所述时钟产生模块被配置为基于所述时钟信号产生第一时钟采样频率和第二时钟采样频率；
编码器核心，所述编码器核心用于对所述待发送的单载波信号编码，所述编码器核心耦合到所述时钟产生模块以接收所述第一时钟采样频率的信号，并且被配置为在对所述待发送的单载波信号编码时应用barker码；以及
包括多个D触发器的数据缓冲器，其中所述数据缓冲器耦合到所述时钟产生模块和所述编码器核心，其中所述编码器核心产生以 所述第一时钟采样速率被写入所述数据缓冲器的第一输出，并且其中所述数据缓冲器以所述第二时钟采样速率产生第二输出。

13.  根据权利要求12所述的装置，其中所述第一时钟采样频率为88MHz，其中所述第二时钟采样频率为80MHz，并且其中所述时钟信号具有320MHz的频率。

14.  根据权利要求11所述的装置，其中第二时钟不包括在所述装置中，并且其中所述时钟信号被处理以产生用于对所述待发送的单载波信号和所述待发送的多载波信号进行编码的多个时钟采样频率。

15.  一种基带处理器，具有用于与一个或多个无线通信协议相关联的信号的全双工通信的接收机电路和发射机电路，所述基带处理器包括：
所述接收机电路，包括：
单载波接收机电路，所述单载波接收机电路用于解调接收的单载波信号并且包括第一数字内插器；以及
多载波接收机电路，所述多载波接收机电路用于解调接收的多载波信号并且包括第二数字内插器，其中在所述基带处理器中通过调整所述第一数字内插器或所述第二数字内插器的内插相位来执行符号定时恢复；
所述发射机电路，所述发射机电路用于对待发送的信号编码，所述待发送的信号为单载波信号或多载波信号；以及
耦合到所述接收机电路且耦合到所述发射机电路的时钟，所述时钟被配置为提供时钟信号，所述时钟信号被处理以产生用于发送和接收单载波信号和多载波信号二者的多个时钟采样频率。

16.  一种用于在基带处理器处处理接收的信号的方法，所述接收的信号与一个或多个无线通信协议相关联，所述方法包括：
检测所述接收的信号是单载波信号还是多载波信号；
如果所述接收的信号是所述单载波信号，则经由单载波接收机电路解调所述接收的信号，所述单载波接收机电路包括第一数字内 插器；
如果所述接收的信号是所述多载波信号，则经由多载波接收机电路解调所述接收的信号，所述多载波接收机电路包括第二数字内插器；
在所述基带处理器中通过调整所述第一数字内插器或所述第二数字内插器的内插相位而执行符号定时恢复；
使用耦合到所述单载波接收机电路且耦合到所述多载波接收机电路的时钟来产生时钟信号；以及
通过处理所述时钟信号来产生时钟采样频率，其中所述时钟采样频率的信号由所述单载波接收机电路或所述多载波接收机电路接收，以用于解调所述单载波信号或所述多载波信号。

17.  根据权利要求16所述的方法，进一步包括：
使用数控振荡器来调整所述第一数字内插器或所述第二数字内插器的所述内插相位；
在第一时钟采样频率下操作所述第一数字内插器，其中所述第一数字内插器具有在所述第一时钟采样频率下的输入数据速率和在第二时钟采样频率下的输出数据速率；
使用所述第二时钟采样频率的整数倍的第三时钟采样频率来解码所述单载波信号；以及
在时钟产生控制模块处接收所述时钟信号，所述时钟产生控制模块被配置为产生所述第二时钟采样频率和所述第三时钟采样频率。

18.  根据权利要求16所述的方法，进一步包括：
在第一时钟采样频率下操作所述第二数字内插器；以及
在所述第一时钟采样频率下操作模数转换器(ADC)，其中所述ADC耦合到所述单载波接收机电路、所述多载波接收机电路和所述时钟。

19.  根据权利要求16所述的方法，进一步包括：
在模数转换器(ADC)处将所述单载波信号或所述多载波信号 从模拟信号转换为数字信号；
在检测到分组的时间点之前且在检测到所述单载波信号之后操作所述第一数字内插器，其中所述第一数字内插器为第一内插器类型并且经由所述第一数据通路耦合到所述ADC；以及
在检测到所述多载波信号之后操作所述第二数字内插器，其中所述第二数字内插器为第二内插器类型并且经由所述第一数据通路耦合到所述ADC，并且其中所述第二内插器类型具有与所述第一内插器类型不同的控制方案。

20.  一种用于在基带处理器处处理待发送的信号的方法，所述待发送的信号与一个或多个无线通信协议相关联，所述方法包括：
检测所述待发送的信号是单载波信号还是多载波信号；
如果所述待发送的信号是所述单载波信号，则经由单载波发射机电路编码所述待发送的信号；
如果所述待发送的信号是所述多载波信号，则经由多载波发射机电路编码所述待发送的信号；
使用耦合到所述单载波发射机电路且耦合到所述多载波发射机电路的时钟来产生时钟信号；以及
通过处理所述时钟信号来产生时钟采样频率，其中所述时钟采样频率的信号由所述单载波发射机电路或所述多载波发射机电路接收，以用于编码所述单载波信号或所述多载波信号。

说明书用于无线基带处理的装置和方法
相关申请的交叉引用
本申请要求于2012年6月12日提交的第61/658,885号美国临时专利申请以及于2013年2月15日提交的第61/765,424号美国临时专利申请的优先权，这两个美国临时专利申请的公开内容通过引用的方式全部并入于此。
技术领域
本文件中描述的技术一般地涉及无线通信，更具体地涉及使用单时钟源的无线基带处理器。
背景技术
无线通信系统，比如无线局域网络(WLAN)包括在一个或多个无线信道上通信的多个无线通信设备。无线通信设备的各种示例包括移动电话，智能电话，无线路由器和无线集线器。在一些情况下，无线通信电子器件与数据处理设备，比如膝上型笔记本、个人数字助理和计算机集成。无线通信系统能够使用一个或更多无线通信技术，比如正交频分复用(OFDM)。在基于OFDM的无线通信系统中，数据流被划分为多个数据子流。这些数据子流被通过不同的OFDM子载波发送，OFDM子载波可能指代为音调或者频率音调。WLAN，比如电气和电子工程师协会(IEEE)无线通信标准中定义的那些，能够使用OFDM来发送和接收信号，所述无线通信标准例如为IEEE802.11a、IEEE802.11n、或IEEE802.11ac。WLAN能够使用单载波调制技术，比如IEEE802.11b标准。
发明内容
本公开针对用于接收和发送与一个或更多无线通信协议相关联的信号的装置和方法。用于接收与一个或更多无线通信协议相关联的信号的装置包括用于解调接收的单载波信号的单载波接收机电路，这里单载波接收机电路包括第一数字内插器。该装置还包括用于解调接收的多载波信号的多载波接收机电路，这里多载波接收机电路包括第二数字内插器。在该装置中，通过调整第一数字内插器或第二数字内插器的内插相位来执行符号定时恢复。该装置进一步包括耦合到单载波接收机电路以及耦合到多载波接收机电路的时钟。该时钟被配置为提供时钟信号，该时钟信号被处理以产生用于解调接收的单载波信号和接收的多载波信号的多个时钟采样频率。
在另一个示例中，用于发送与一个或更多无线通信协议相关联的信号的装置包括用于编码待发送的单载波信号的单载波发射机电路。该装置还包括用于编码待发送的多载波信号的多载波发射机电路。该装置进一步包括耦合到单载波发射机电路以及耦合到多载波发射机电路的时钟。该时钟被配置为提供时钟信号，该时钟信号被处理以产生用于编码待发送的单载波信号和待发送的多载波信号的多个时钟采样频率。
在另一个示例中，用于与一个或多个无线通信协议相关联的信号的全双工通信的基带处理器包括接收机电路，该接收机电路包括用于解调接收的单载波信号的单载波接收机电路和用于解调接收的多载波信号的多载波接收机电路。该单载波接收机电路包括第一数字内插器，该多载波接收机电路包括第二数字内插器。在基带处理器中，通过调整第一数字内插器或第二数字内插器的内插相位来执行符号定时恢复。基带处理器还包括用于编码待发送的信号的发射机电路，这里待发送的信号是单载波信号或多载波信号。基带处理器进一步包括耦合到接收机电路以及耦合到发射机电路的时钟。时钟被配置为提供时钟信号，处理该时钟信号以产生用于发送和接收单载波信号和多载波信号的多个时钟采样频率。
在另一个示例中，在用于在基带处理器处处理接收的信号的方 法中，检测接收的信号是单载波信号还是多载波信号。如果接收的信号是单载波信号，则接收的信号通过单载波接收机电路解调。单载波接收机电路包括第一数字内插器。如果接收的信号是多载波信号，则接收的信号通过多载波接收机电路解调。多载波接收机电路包括第二数字内插器。通过调整第一数字内插器或第二数字内插器的内插相位来执行符号定时恢复。使用耦合到单载波接收机电路和耦合到多载波接收机电路的时钟产生时钟信号。通过处理该时钟信号产生时钟采样频率，这里时钟采样频率由单载波接收机电路或多载波接收机电路接收，以用于解调单载波信号或多载波信号。
在另一个示例中，在用于在基带处理器处处理待发送的信号的方法中，检测待发送的信号是单载波信号还是多载波信号。如果待发送的信号是单载波信号，则通过单载波发射机电路对信号编码以进行发送。如果待发送的信号是多载波信号，则待发送的信号通过多载波发射机电路编码。使用耦合到单载波发射机电路和耦合到多载波发射机电路的时钟产生时钟信号。通过处理该时钟信号产生时钟采样频率。时钟采样频率由单载波发射机电路或多载波发射机电路接收，以用于编码单载波信号或多载波信号。
附图说明
图1是描绘了使用具有固定频率的单时钟的示例性基带处理器的框图。
图2是图示出示例性无线终端的模块的框图。
图3是图示出用于基带处理器中使用的数控振荡器(NCO)和时钟门控模块的示例性实施方式的框图。
图4描绘了数控振荡器(NCO)和时钟门控模块中使用的某些信号的波形。
图5是图示出用于基带处理器中使用的单载波发射电路的示例性实施方式的框图。
图6描绘了单载波发射电路的示例性实施方式中使用的某些信 号的波形。
图7是图示出在基带处理器处处理接收的信号的示例性方法的流程图，这里接收的信号与一个或多个无线通信协议相关联。
图8是图示出在基带处理器处处理待发送的信号的示例性方法的流程图，这里待发送的信号与一个或多个无线通信协议相关联。
具体实施方式
图1是描绘使用具有固定频率的单时钟102的示例性基带处理器100的框图。示例性基带处理器100使用在无线通信系统中，例如IEEE802.11标准化的无线局域网络(WLAN)系统。在这种IEEE802.11标准化的WLAN中，支持的两种不同类型的分组包括单载波(例如802.11b)分组和多载波正交频分复用(OFDM)(例如802.11a，802.11n，和802.11ac)分组。对于使用示例性基带处理器100发送和接收的802.11b单载波分组，扩展码片速率为11Mchip/s，用于这些分组的信号处理的过采样速率为11MHz的倍数。对比之下，对于使用示例性基带处理器100发送和接收的OFDM分组，时域采样速率是20MHz的倍数，除了其它的因数之外，还基于设备带宽来支配采样速率。贯穿本公开讨论了术语“多载波”和“OFDM”，且它们在大多数情况下是可互换的。因此，引用OFDM之处，可以使用其它的多载波调制和解调技术。类似地，对多载波调制和解调的引用包括OFDM实施。
为了接收单载波分组和OFDM分组两者，示例性基带处理器100包括单载波接收机电路104和多载波接收机电路106。类似地，为了发送单载波分组和OFDM分组两者，示例性基带处理器100包括单载波发射机电路108和多载波发射机电路110。如上面指出的，示例性基带处理器100包括单时钟102，并且不包括额外的时钟源。单时钟102工作在320MHz，并配置为在处理单载波分组和OFDM分组两者时使用。单时钟102的使用和利用多时钟的系统(例如，使用176MHz时钟处理单载波分组和使用320MHZ时钟处理OFDM分组 的系统)形成对比。如128处所图示的，单时钟102耦合到单载波接收机电路104、多载波接收机电路106、单载波发射机电路108、以及多载波发射机电路110。单时钟源102向示例性基带处理器100的模块104、106、108、110提供时钟信号，并且在模块104、106、108、110内，处理所提供的时钟信号以产生多个时钟采样频率。多个时钟采样频率使用在单载波接收机电路104、多载波接收机电路106、单载波发射机电路108以及多载波发射机电路110中，用于解码和编码单载波分组和多载波分组两者。
在可替换的实施方式中，时钟信号并非直接提供给模块104、106、108、110，而是替代地提供给时钟产生和分发模块。在所述时钟产生和分发模块中，处理时钟信号以产生多个时钟采样频率。多个时钟采样频率接着被提供给模块104、106、108、110，并在接收和发送单载波信号和多载波信号两者时使用。
图1的示例性系统包括媒体接入控制(MAC)层112和射频(RF)层126。MAC层112能够包括一个或多个MAC控制单元(MCU)。示例性基带处理器100从MAC层112通过MAC数据接口(MDI)124接收一个或多个数字数据流。基于接收的一个或多个数字数据流，示例性基带处理器100进行编码(例如，基于Barker码)和调制，从而使一个或多个数据流能够通过一个或多个天线无线地发射。为了进一步支持一个或多个数字数据流的发射，示例性基带处理器100包括数模转换器(DAC)130以将一个或多个数字数据流转换为模拟基带信号。DAC130的采样速率对于20MHz设备为80MHz，对于40MHz设备为160MHz。RF层126接收模拟基带信号，并产生已从模拟基带信号转换的RF信号以用于通过一个或多个天线发射。
如上面所描述的，RF层126用来产生用于发射的RF信号。RF层126还在处理通过一个或多个天线接收的RF信号时使用。因此，RF层126耦合到一个或多个天线以接收辐射的RF信号，且RF层126将接收的RF信号转换为基带信号并将基带信号提供给示例性基 带处理器100的模数转换器(ADC)114。示例性基带处理器100处理转换后的基带信号并将数字信息通过MDI124提供给MAC112。如图1中所示，ADC114和DAC130两者都耦合到时钟102并响应于由时钟102提供的时钟采样频率。ADC114和DAC130可以各自从时钟102接收一个单独的、不同的时钟采样频率。尽管图1描绘了时钟102直接连接到ADC114和DAC130两者，在其它实施方式中，提供给ADC114和DAC130的时钟采样频率由耦合到ADC114和DAC130的时钟产生模块提供。在这样的实施方式中，由时钟102提供的时钟信号由时钟产生模块处理以产生用于ADC114和DAC130的时钟采样频率。
单载波接收机电路104包括第一数字内插器118，多载波接收机电路106包括第二数字内插器120。第一数字内插器118和第二数字内插器120用于进行单载波接收机电路104和多载波接收机电路106中的定时恢复。对于利用示例性基带处理器100的无线通信系统，在通信系统的发射部分和通信系统的接收部分中使用的参考时钟并非严格地相同。因此，为了在接收部分中正确地检测数据，接收部分的定时元件和到来的、来自发射部分的发送信号同步。将接收部分和发射的信号同步的过程使定时恢复成为可能。在图1的示例性基带处理器100中，纯数字定时恢复使用第一数字内插器118或第二数字内插器120而执行。在纯数字定时恢复中，ADC114的采样相位是固定的，通过调整数字内插器118、120的内插相位，使用数字内插器118、120进行定时跟踪。内插相位可以基于，例如，使用数控振荡器的查找表而产生。通过图1中的数字内插器118、120执行的纯数字定时恢复与使用模拟时钟相位内插器来进行的定时恢复的方法形成对比。当模拟时钟相位内插器用在进行定时恢复中时，调整ADC114的采样时钟以跟踪进入的信号。在使用经由数字内插器118、120和单时钟102的纯数字定时恢复中，一个或多个模拟时钟相位内插器能够从基带处理器100有效地移除(例如，分别工作在320MHz和176MHz的两个模拟时钟相位内插器，可以从基带处 理器100有效地移除)。
在图1的示例性基带处理器100中，使用单时钟102来产生用于发送和接收单载波信号和多载波信号两者所需要的时钟采样频率，消除了对外部的时钟的需求(例如，针对发送和接收单载波信号的176MHz的时钟没有包括在示例性基带处理器100中)。进一步的，当示例性基带处理器100的操作模式从OFDM模式改变为单载波模式时，这种方式来使用单时钟102消除了对时钟切换的需求，反之亦然。单时钟102的使用还使得基带处理器100中的数字到模拟接口的简化成为可能。例如，单时钟102和数字内插器118、120的使用允许不包括模拟相位内插器的基带处理实施方式，模拟相位内插器用于控制ADC114的采样相位。作为另一个示例，单时钟102和数字内插器118、120的使用消除或降低了由于时钟相位改变的ADC114接口定时变化。使用单时钟102和数字内插器118、120，实现了对于单载波和多载波分组两者的、分组到达和离开的准确时间测量。单时钟102和数字内插器118、120的使用还使示例性基带处理器100能够符合到达时间差(TDOA)要求，到达时间差(TDOA)要求由无线设备的不同标准或制造商所强加。
图2是图示出示例性无线终端200的模块的框图。无线终端200使用在无线通信系统中，例如IEEE802.11标准化的WLAN系统。在图2中，无线终端200包括RF层210，MAC层236，和单时钟基带处理器204。MAC层236通过MAC数据接口(MDI)234耦合到单时钟基带处理器204，使得一个或多个数字数据流能够从MAC层236接收到，并接着在单时钟基带处理器204中编码。为了支持一个或多个数字数据流的发射，单时钟基带处理器204包括数模转换器(DAC)256以将一个或多个数字数据流转换为模拟基带信号。RF层210接收模拟基带信号，并产生已从模拟基带信号转换的RF信号以用于通过一个或多个天线发射。
RF层210也用于在处理通过一个或多个天线接收的RF信号时使用。例如，RF层210将接收的RF信号转换为基带信号，并将基 带信号提供给单时钟基带处理器204的模数转换器(ADC)212。ADC212和DAC256通过第一时钟产生模块218耦合到320MHz时钟214。如图2中图示的，第一时钟产生模块218依据设备带宽(BW)向ADC212和DAC256提供一个或多个时钟采样频率。320MHz时钟214也耦合到第二时钟产生模块216(即，时钟产生/门控和分发模块216)。第二时钟产生模块216包括时钟门控和时钟分发功能。
图2的单时钟基带处理器204包括单载波接收机电路、多载波接收机电路、单载波发射机电路和多载波发射机电路，以支持单载波分组和OFDM分组两者的接收和发送。第二时钟产生模块216的时钟分发功能将320MHz时钟214耦合到基带处理器204的单载波接收机电路、多载波接收机电路、单载波发射机电路、和多载波发射机电路。320MHz时钟214向第二时钟产生模块216提供时钟信号，所提供的时钟信号由第二时钟产生模块216处理以产生多个时钟采样频率。多个时钟采样频率用在基带处理器204的单载波接收机电路、多载波接收机电路、单载波发射机电路和多载波发射机电路中，用于发送和接收单载波分组和多载波分组。
如上所描述的，RF层210将接收的RF信号转换为基带信号，并将基带信号提供给模数转换器(ADC)212。ADC212将模拟基带信号转换为数字信号，单时钟基带处理器204的单载波接收机电路和多载波接收机电路通过通用数据通路220接收数字信号。单载波接收机电路包括第一数字内插器238(图2中标记为“DINT-802.11b”)，多载波接收机电路包括第二数字内插器222(标记为“DINT-OFDM”，)。数字内插器222、238两者都用于单时钟基带处理器204中的定时恢复(即，在单时钟基带处理器204中为了正确地检测接收的数据，单时钟基带处理器204的定时元件和到来的、所发送的信号同步)。通过调整数字内插器222、238的内插相位，由数字内插器222、238进行定时跟踪，且ADC212的时钟采样相位是固定的。在进行以这种方式的定时跟踪中(即，使用数字内插器222、238以进行纯数字定时恢复)，没有调整ADC采样时钟，且没 有使用模拟时钟相位内插器。
第一数字内插器238(即，单载波数字内插器)中使用的控制方案与第二数字内插器222(即，多载波数字内插器)中使用的控制方案不同。为了实现针对高正交幅度调制(QAM)OFDM的良好性能，第二数字内插器222的内插器结构可能相对地复杂，第二数字内插器222可能具有相对高的功耗。反之，处理单载波(例如，IEEE802.11b)信号可以不需要复杂的内插器(即，与第二数字内插器222相比，第一数字内插器238的复杂度较小)。用于处理单载波信号的第一数字内插器238在分组被检测到之前的全部时间(即，接收机噪声周期)期间运行，并且如果分组为单载波分组时继续运行。用于处理多载波信号的第二数字内插器222在检测到OFDM分组之后运行。接收机噪声周期是无线信道上没有业务量的时间周期。在IEEE802.11标准化的系统中，设备不知道到来的分组何时将会发送，接收机需要一直监视介质。第一数字内插器238利用修改的控制和计时方案，该方案使得第一数字内插器238能够处理802.11b控制信号(CS)和802.11b数据信号。
如上面所描述的，多载波接收机电路包括第二数字内插器222。第二数字内插器222的用途是跟踪发射设备和接收设备之间的定时偏移(即，进行定时恢复，如上面所描述的)。第二数字内插器222是利用法罗(farrow)结构的立方内插器。为了维持性能，第二数字内插器222使用和ADC212相同的采样速率。图2的单时钟基带处理器204包括320MHz时钟214，除了其他组件之外，320MHz时钟214也耦合到多载波接收机电路的第二数字内插器222。320MHz时钟214向时钟产生/门控和分发模块216提供时钟信号，从而使得时钟产生/门控和分发模块216能够处理时钟信号，并产生由第二数字内插器222利用的时钟采样频率。通过利用接收的通信信号的保护间隔(GI)，发生在第二数字内插器222之后的处理(即，后DINT处理)不需要多载波接收机电路中的复杂时钟门控。
如图2所描述的，多载波接收机电路进一步包括数控振荡器 (NCO)224、载波恢复(CR)模块226、接收机状态机228和快速傅里叶变换(FFT)模块230。NCO224是产生波形的同步的(即，时钟控制的)、离散时间、离散赋值的表示的数字信号发生器。波形的同步的、离散赋值的表示可以是例如正弦信号。在图2的示例性系统中，第二数字内插器222和NCO224的控制和分组处理控制相合并。CR模块226用于估计载波频率偏移(CFO)，这里CFO等于发射机载波频率和接收机载波频率之间的差异。CFO反映了如下事实：无线通信系统中的发射机和接收机是两个不同的设备，从而不同的设备将具有与标称的载波频率值不同并且相互不同的载波频率。CR模块226接收第二数字内插器222的输出，并且也耦合到NCO224。接收机状态机228执行各种功能，除了其它的功能以外，还包括：(a)确定目的地地址、加密状态、帧类型、重试状态、和特殊帧状态，(b)确定是否需要时间敏感的响应，(c)过滤(例如，将接收的帧路由到主机CPU)。FFT模块230接收来自CR模块226和接收机状态机228的输出，并将接收的信号从时域信号转换为频域信号。频率处理模块232用来处理从FFT模块230输出的频域信号。从频率处理模块232输出的结果信号被通过MDI234传送到MAC层236。
如上所描述的，单载波接收机电路包括用于处理接收的单载波信号的第一数字内插器238。第一数字内插器238的用途是跟踪发射设备和接收设备之间的定时偏移(即，进行定时恢复，如上面所描述的)。第一数字内插器238可以是具有40MHz的工作时钟的线性数字内插器，或者可以是具有工作在不同频率的工作时钟的不同类型的数字内插器。第一数字内插器238的输入速率是40MHz，输出数据速率有效地为22MHz。如图2中所描绘的，单载波接收机电路进一步包括NCO和时钟门控模块240、雷克(rake)和补码键控(CCK)解码器模块242、和单载波空闲信道评估(CCA)(例如，802.11bCCA)模块244。雷克和CCK解码器模块242用于解码接收的CCK符号和通过MDI234提供结果输出给MAC层236。单载波CCA模 块244配置为基于通信信道中的RF活动是存在还是不存在，来确定发射机和接收机之间的通信信道是繁忙还是空闲的(即，对于通信信道确定空闲信道评估)。
图3是图示出用于在基带处理器中使用的数控振荡器(NCO)和时钟门控模块的示例性实施方式300的框图。图3的NCO和时钟门控模块的示例性实施方式300可以实施在图2的单载波基带处理器204的上下文中(例如，作为图2的NCO和时钟门控模块240)。参考图2，NCO和时钟门控模块的示例性实施方式300可以耦合到第一数字内插器238以及雷克和CCK解码器模块242两者。如上所指出的，第一数字内插器238具有40MHz的工作时钟、40MHz的输入数据速率、以及有效地为22MHz的输出数据速率。对于工作时钟和输入数据速率的40MHz时钟采样频率是基于320MHz时钟214而产生的。第一数字内插器238的内插相位可以由NCO和时钟门控模块240产生或调整。内插相位基于查找表而产生或调整，并且可以通过时钟或采样速率变换而实施。如先前描述的，通过调整数字内插器238的内插相位，第一数字内插器238在执行符号定时恢复(即，ADC采样频率是固定的，进行纯数字定时恢复)时使用。
为了产生针对第一数字内插器238的输出数据速率的22MHz时钟，产生一个控制信号。基于该控制信号，产生有效的22MHz时钟，并提供给图2的第一数字内插器238的内插器输出级。类似地，基于该控制信号，产生有效的44MHz时钟并提供给图2的雷克和CCK解码器模块242。为了使硬件共享成为可能，提供给雷克和CCK解码器模块242的有效44MHz时钟在11MHz时钟周期中具有四个循环。为了产生44MHz有效的后处理时钟，可以对第二数字内插器238的输入进行上采样，第二数字内插器238可以工作在80MHz。可选的，为了产生提供给雷克和CCK解码器模块242的有效44MHz时钟，数据采样速率可以保持不变，44MHz的有效时钟可以从80MHz时钟产生，并利用有效数据采样校准。
这些概念在图3的示例性实施方式300中举例说明。在图3中， NCO和时钟门控模块的示例性实施方式300接收CK40M信号328(即，40MHz时钟采样频率)以及CK80M信号334(即，80MHz时钟采样频率)。相位累加器310用来产生相位mu[16:0]值324。相位累加器310的输入包括针对40MHz到22MHz的采样速率变换的相位常量Oxd174(304)和Oxd175(306)、来自符号定时偏移估计的定时偏移mu_tr[16:0]信号312、以及当前相位mu[16:0]。如果当前相位mu[16]320的MSB不为1，则相位累加器310的输出318将会锁存至触发器322。如果mu[16]320为1，当前相位mu[16:0]324将会被mu[15:0]314更新。在图2的单时钟基带处理器204的上下文中，40MHz时钟信号328和80MHz时钟信号334是从320MHz时钟214接收(例如，通过时钟产生/门控和分发模块216)的。CK40M信号328在第一时钟门控单元330处被接收到，此处使用CK40M信号328和Mu[16]值326的倒数(即，～Mu[16])来进行第一时钟门控单元330的操作。时钟门控单元330的输出为提供给数字内插器(例如，图2的单载波接收机电路的第一数字内插器238)的最后级(即，输出级)的CK22M信号332(即，22MHz时钟采样频率)。如上面所指出的，为了产生针对第一数字内插器238的输出级的22MHz时钟采样频率332，产生控制信号。该控制信号可以经由Mu[16]值326的倒数来实现，此处Mu[16]值326的倒数是与CK40M信号328组合以产生22MHz时钟采样频率332的控制信号。
类似地，CK80M信号334在第二时钟门控单元336处接收，此处使用CK80M信号334和Mu[16]值326的倒数(即，～Mu[16])来进行第二时钟门控单元336的操作。时钟门控单元336的输出为提供给单载波(例如，802.11b)的解码核心(例如，图2的单载波接收机电路的雷克和CCK解码器242)的CK44M信号338(即，44MHz时钟采样频率)。使用Mu[16:O]值324来产生Mu[16]值326的倒数，此处Mu[16:0]值324用来设定数字内插器的内插相位(例如，提供Mu[16:0]值324给图2的第一数字内插器238的DINT相位)。如上面所指出的，为了产生针对802.11b CCK/Barker核心处理(例 如，雷克和CCK解码器242)的44MHz时钟采样频率338，使用一个控制信号。该控制信号通过Mu[16]值326的倒数来实现，此处Mu[16]值326的倒数是与CK80M信号334相组合以产生44MHz时钟采样频率338的控制信号。
图3的NCO和时钟产生控制模块的示例性实施方式300还包括第一多路复用器302。第一多路复用器302接收输入“0xd174”304和“0xd175”306，并基于选择线输入308产生输出309。0xd174304和0xd175306是用于从40MHz到22MHz采样速率变换的相位常量。选择线输入308接收对应于Mu_index[3]值和Mu_index[0]值之间的“OR”操作(即，Mu_index[3]||Mu_index[0])的一个值。“OR”操作的结果选择第一多路复用器302的输入304、306中的一个以发送到输出309。第一多路复用器302的输出309在加法器310处接收，加法器310还接收Mu_tr[16:01值312和Mu[15:0]值314。加法器310的输出318在第二多路复用器316处接收。第二多路复用器316还接收作为输入的Mu[15:0]值314，Mu[15:0]值314还在选择线输入Mu[161320上被提供给第二多路复用器316。第二多路复用器316的输出320通过时钟CK40M信号328锁存到触发器322中，触发器322产生Mu[16:0]值324作为输出。基于在触发器322处对CK40M信号328的接收，触发器322的输出速率为40MHz。
图4描绘了数控振荡器(NCO)和时钟门控模块中使用的某些信号的波形400。图4的波形400可以是例如图3的数控振荡器(NCO)和时钟门控模块的示例性实施方式300中所使用的波形。波形402-410与在数控振荡器(NCO)和时钟门控模块中发生的相位计算相关。波形402对应于图3的CK40M信号328(即，40MHz时钟采样频率)。波形404对应于在图3的第一多路复用器302的多路复用器选择线处接收的Mu_index[3]||Mu_index[0]信号308。波形406对应于在图3的第二多路复用器316处接收的Mu[15:0]信号。波形408表示对应于第一多路复用器302的输出309的mu_delt[15:0]信号。如图4中图示出的，基于波形404的值(即，输 入到第一多路复用器302的选择线输入的Mu_index[3]||Mu_index[0]值308)的改变，波形408在“0xd174”和“0xd175”之间变化。波形410表示由触发器322输出的图3的Mu[16:0]值324。
波形412-416与在NCO和时钟门控模块的示例性实施方式中的22MHz时钟生成有关。波形412对应于图3的CK40M信号328(即，40MHz时钟采样频率)。波形414对应于在第二多路复用器316的选择线输入处和在加法器310处接收的图3的Mu[16]值320。波形416对应于CK22M信号322，该CK22M信号322由图3的时钟门控单元330产生，作为基于～mu[16]值326和CK80M信号334进行的时钟门控操作的结果。
波形418-422与在NCO和时钟门控模块的示例性实施方式中的44MHz时钟生成有关。波形418对应于图3的CK80M信号334(即，80MHz时钟采样频率)。波形420对应于在第二多路复用器316的选择线输入处和在加法器310处接收的图3的Mu[16]值320。波形422对应于CK44M信号334，该CK44M信号334由图3的时钟门控单元336产生，作为基于～mu[16]值326和CK40M信号328进行的时钟门控操作的结果。
再次参照图2，单时钟基带处理器200还包括单载波发射机电路和多载波发射机电路。为了发送单载波信号，要发送的数据通过MDI234从MAC层236提供给802.11b Barker/CCK码产生模块248。802.11b Barker/CCK码产生模块248内的所有处理均由88MHz时钟采样频率驱动。802.11b Barker/CCK码产生模块248所产生的数据序列以88MHz写入数据缓冲器和重采样器控制模块250。802.11bBarker/CCK码产生模块248的输出速率可以为11MHz并过滤或上采样到88MHz。在数据缓冲器和重采样控制模块250中，输出数据序列在80MHz速率下连续读出，并馈送进入802.11b传输过滤/重采样器模块252。802.11b传输过滤/重采样器模块252利用为本领域技术人员所知的组件和信号(例如，扰码器电路或组件，和p_shape、upcvr、和DVGA信号或电路等)。802.11b传输过滤/重采样器模块 252的输出同样在80MHz上。时钟产生/门控和分发模块216用来从320MHz时钟214产生80MHz时钟采样频率和88MHz时钟采样频率。如下面进一步细节中所举例说明的，88MHz时钟并非常规的50/50占空比时钟。
在重采样之后，单载波数据序列以和OFDM信号相同或类似地方式被处理。因此，来自802.11b传输过滤/重采样器模块252的输出在802.11b/OFDM通用功能模块254处接收，并随后发送到DAC256。如果要发送的信号是多载波信号，则基带处理器204还包括多载波发射机电路。为了发送多载波信号，要发送的数据从MAC层236提供给OFDM传输模块246。来自OFDM传输模块246的输出提供给802.11b/OFDM通用功能模块254，并随后发送到DAC256。
图5是图示出用于基带处理器中的单载波发射电路的示例性实施方式500的框图。图5的单载波发射电路的示例性实施方式500可以实施在图2的基带处理器204的上下文中(例如，作为图2的802.11b Barker/CCK码产生模块248、数据缓冲器和重采样器控制模块250、802.11bTX过滤/重采样器模块252)。在图5的示例性实施方式500中，在Barker/CCK编码模块510处接收要发送的单载波数据。Barker/CCK编码模块510中的所有处理均由从时钟产生/时钟门控模块502接收的CK88信号506(即，88MHz时钟采样频率)驱动。时钟产生/时钟门控模块502基于接收的320MHz源时钟504来产生88MHz时钟采样频率506。时钟产生/时钟门控模块502还产生提供给数据缓冲器516和重采样器534的80MHz时钟采样频率508。
Barker/CCK编码模块510产生的数据序列514以88MHz写入数据缓冲器。数据缓冲器516包括用于向重采样器534读入数据之前锁存数据的多个D触发器517。为了锁存来自数据序列514的数据，在D触发器517的数据输入引脚518接收数据序列514。D触发器517的时钟输入引脚524接收由时钟产生/门控选通模块502产生的88MHz时钟采样频率506。还在数据缓冲器516的写入使能模块接收由时钟产生/时钟门控模块502产生的88MHz时钟采样频率， 该写入使能模块使用88MHz时钟采样频率来提供向D触发器517的使能引脚522的输入。D触发器517的输出引脚526向多路复用器528提供输出。多路复用器528的选择线输入接收来自数据缓冲器516的读取选择模块530的输入。读取选择模块530接收由时钟产生/门控选通模块502产生的80MHz时钟采样频率508，并在产生输出中使用80MHz时钟采样频率508。读取选择模块530的输出用于选择多路复用器528的输入526中的一个，以由多路复用器528输出。多路复用器528的输出是数据缓冲器516的输出532，该输出532以提供给读取选择模块530的80MHz时钟采样频率508连续地被读取。数据缓冲器516的输出532由重采样器534接收。基于由重采样器534接收的80MHz时钟采样频率508，重采样滤波器的重采样数据序列输出536同样在80MHz下。在图5图示的单载波发射电路的示例性实施方式500中，采用流控制以防止数据缓冲器516的溢出。流控制可以包括使用比示例性实施方式中的最高时钟速率更快的时钟(即，比88MHz时钟采样频率更快的时钟)。
图6描绘了单载波发射电路的示例性实施方式中使用的某些信号的波形600。图6的波形600可以是例如图5的单载波发射电路的示例性实施方式500中所使用的波形。波形602是对应于图5中的源时钟CK320信号504的输出的320MHz时钟信号。320MHz波形602由时钟产生/门控选通模块(例如，图5的时钟产生/时钟门控模块502)接收，并用于产生分别为80MHz和88MHz的时钟采样频率的波形604和606。如图6中所示，88MHz时钟采样频率606并非常规的50/50占空比的时钟。波形608对应于图5中的Barker/CCK编码模块510产生的数据序列514。波形608在88MHz下被写入数据缓冲器(例如，图5中的数据缓冲器516)。波形610对应于图5中的重采样器534所产生的数据序列536。接收波形608的数据缓冲器以80MHz速率连续地读出数据序列，该数据序列随后被馈送至重采样器(即，图5中的重采样器534)。表示重采样器的输出的波形610同样具有80MHz的速率。
图7是图示在基带处理器处处理接收的信号的示例性方法的流程图700，此处接收的信号与一个或多个无线通信协议相关联。在702处，检测接收的信号是单载波信号还是多载波信号。在704处，如果接收的信号是单载波信号，则经由单载波接收机电路解调接收的信号，此处单载波接收机电路包括第一数字内插器。在706处，如果接收的信号是多载波信号，则经由多载波接收机电路解调接收的信号，此处多载波接收机电路包括第二数字内插器。在708处，通过调整所述第一数字内插器或所述第二数字内插器的内插相位来执行符号定时恢复。在710处，利用耦合到单载波接收机电路和耦合到多载波接收机电路的时钟来产生时钟信号。在712处，通过处理该时钟信号来产生时钟采样频率。时钟采样频率由单载波接收机电路或多载波接收机电路接收，用于解调单载波信号或多载波信号。
图8是图示出在基带处理器处处理待发送的信号的示例性方法的流程图800，此处待发送的信号与一个或多个无线通信协议相关联。在802处，检测待发送的信号是单载波信号还是多载波信号。在804处，如果待发送的信号是单载波信号，则待发送的信号经由单载波发射机电路编码以发送。在806处，如果待发送的信号是多载波信号，则待发送的信号经由多载波发射机电路编码。在808处，利用耦合到单载波发射机电路和耦合到多载波发射机电路的时钟来产生时钟信号。在810处，通过处理该时钟信号来产生时钟采样频率。时钟采样频率由单载波发射机电路或多载波发射机电路接收，以用于编码单载波信号或多载波信号。
本书面描述使用示例性来公开本发明，包括最佳模式，并且使得本领域技术人员能够制造或使用本发明。本发明的可取得专利的范围可以包括其它的示例性。此外，本文描述的方法和系统可以通过包括由设备处理子系统执行的程序指令的程序代码，实施在许多不同类型的处理设备上。软件程序指令可能包括源代码、对象代码、机器代码、或任何其它可以操作以引起处理系统进行本文描述的方法和操作的存储数据。然而，也可以使用其它实施方式，比如配置 为实现本文描述的方法和系统的固件或者甚至是适当设计的硬件。
系统“和方法”数据(例如，关系、映射、数据输入、数据输出、中间数据结果、最终数据结果，等等)可以以一个或多个不同类型的计算机实施的数据存储来存储和实施，比如，不同类型的存储设备和程序构造(例如，RAM、ROM、闪存、平面文件、数据库、程序数据结构、程序变量、IF-THEN(或类似形式)语句构造，等等)。注意到数据结构描述了用于在数据库、程序、存储器、或为计算机程序所使用其它的计算机可读媒体中组织和存储数据的格式。
为了允许它们的操作所需要的数据流程，本文描述的计算机组件、软件模块、功能、数据存储和数据结构可以互相直接地、或间接地连接。同样注意到，模块或处理器包括但不限于进行软件操作的代码单元，也可以，例如，作为代码子程序单元、或作为代码软件功能单元、或作为对象(在面相对象范例中)、或作为支程序、或以计算机脚本语言、或另一种类型的计算机代码而实施。软件组件和/或功能体可以位于单个计算机上或跨越分布在多计算机上，依赖于手边的情况。
应当理解，如本文描述中和贯穿后续的权利要求书所使用的，“一”、“一个”和“该”的含义包括复数的引用，除非上下文明确有其他指示。另外，如本文描述中和贯穿后续的权利要求书所使用的，“在......中”的含义包括“在......中”和“在......上”，除非上下文明确有其他指示。进一步的，如本文说明书中和贯穿后续的权利要求书所使用的，“每个”的含义并不要求“每个和全体”，除非上下文明确指示另外的。最后，如本文描述中和贯穿后续的权利要求书所使用的，“和”和“或”的含义包括连词和反意连接词两者，并且可以互换地使用，除非上下文明确有其他指示；短语“排除”可以被用来指示仅有反意连接词含义可以运用的情况。