一种提高传信率的多通道2FSK调制方法与多通道信号输出系统.pdf

一种提高传信率的多通道2FSK调制方法与多通道信号输出系统，本发明涉及提高传信率的多通道2FSK调制方法与多通道信号输出系统。本发明是要解决现有2FSK调制方法传信率低的问题。一、以多通道信号输出系统为硬件平台，设置码元序列的参数；二、根据设置的参数产生两个频率不同且幅值不同的正弦载波，传送码元序列；三、通过设置多路复用器进行通道切换，分时进行多通道2FSK调制。多通道信号输出系统由电源模块、FPGA模块、配置模块、时钟管理模块、DAC模块、模拟开关模块、PCI总线以及对外接口组成。本发明应用于通信领域。

权利要求书1.  一种提高传信率的多通道2FSK调制方法，其特征在于它按以下步骤实现：一、以多通道信号输出系统为硬件平台，设置码元序列的参数；其中，所述码元序列的参数包括码元序列A、码元序列B、码元序列中码元的个数、码宽、频率控制字1和频率控制字2；二、根据设置的参数产生两个频率不同且幅值不同的正弦载波，传送码元序列；其中，所述每个码元序列有“00”、“01”、“10”、“11”共4种取值；三、通过设置多路复用器进行通道切换，分时进行多通道2FSK调制。2.  一种提高传信率的多通道信号输出系统，其特征在于多通道信号输出系统由电源模块、FPGA模块、配置模块、时钟管理模块、DAC模块、模拟开关模块、PCI总线以及对外接口组成；其中，所述电源模块为系统供电；所述FPGA模块作为主控器，实现内部各单元功能，同时控制DAC模块和时钟管理模块，实现2FSK调制，并控制模拟开关模块，实现多通道切换；所述配置模块实现对FPGA模块的配置；所述时钟管理模块包括晶振和时钟分配器，通过时钟分配器产生高质量、低抖动的时钟信号，供DAC模块使用，通过晶振产生时钟信号供FPGA模块使用；所述DAC模块实现载波信号向模拟开关模块的发送；所述模拟开关模块采用多路复用器，由FPGA模块控制多路复用器各路通道的通断，通过对外接口与外部设备连接。3.  根据权利要求2所述的一种提高传信率的多通道信号输出系统，其特征在于所述FPGA模块包括DAC控制单元、DAC时钟配置单元、2FSK调制单元、PCI译码单元与模拟开关控制单元；其中，所述PCI译码单元对PCI总线上的地址和对应数据进行译码，将数据写入各寄存器中，供2FSK调制单元和模拟开关模块使用；所述2FSK调制单元实现2FSK调制；所述DAC控制单元实现对DAC模块的控制，并将调制后的数据供DAC模块使用；所述DAC时钟配置单元控制时钟管理模块中的时钟分配器产生高质量时钟，供DAC模块使用。4.  根据权利要求3所述的一种提高传信率的多通道信号输出系统，其特征在于所述2FSK调制单元码元序列A和码元序列B中码元个数相同，码宽相同；设置码元序列A、码元序列B中码元的个数、码宽、频率控制字1和频率控制字2参数，经PCI总线分别写入码元序列A寄存器、码元序列B寄存器、序列中码元的个数寄存器、码宽寄存器、频率控制字1寄存器、频率控制字2寄存器；启动信号有效后，码元时钟发生器根据码宽寄存器的码宽产生码元时钟并输出，时钟周期为码宽；码元时钟作为D触发器的时钟输入，控制码元序列A寄存器中的值和码元序列B寄存器中的值以二进制数的形式，分别按位依次写入D触发器1和D触发器2，并输出A的码元和B的码元；不同的频率控制字控制DDS IP核产生不同频率的正弦信号；A频率控制字寄存器中的值和B频率控制字寄存器中的值，分别输入DDS IP核A和DDS IP核B；启动信号有效后，序列脉冲发生器根据序列中码元个数寄存器的值产生序列脉冲并输出，序列脉冲的脉宽等于码元个数×码宽；序列脉冲连接到DDS IP核的输出清零端，当序列脉冲不输出时，DDS IP核A和DDS IP核B输出清零，不输出正弦波数字量，不会通过DAC模块输出正弦信号；当序列脉冲输出时，DDS IP核A和DDS IP核B输出均不清零，输出正弦波数字量，正弦波数字量经过DAC输出正弦信号；DDS IP核A和DDS IP核B分别输出的正弦波数字量A与数字量B，代表某一频率的具有最大幅值的正弦信号；对正弦波数字量以二进制数的形式右移N位，所得的正弦波数字量代表该频率的幅值为最大幅值的的正弦信号；通过右移1、2、……、N位可获得一系列正弦波数字量，这些数字量代表该频率的幅值为最大幅值的的正弦信号；对这些数字量进行加或剪，经过DAC模块的数/模转换和放大器放大后，产生输出信号最大幅值范围内的任意幅值正弦信号；其中，所述数字量包括数字量A与数字量B；在移位器A和移位器B内，DDS IP核A输出的数字量A通过右移产生两个代表不同幅值正弦信号的数字量A1、数字量A2，DDS IP核B输出的数字量B通过右移产生两个代表不同幅值正弦信号的数字量B1、数字量B2；由B的码元作为二选一数据选择器A的控制端对数字量A1、数字量A2进行选通，输出作为数字量A0；由B的码元作为二选一数据选择器B的控制端对数字量B1、数字量B2进行选通，输出作为数字量B0；由A的码元作为二选一数据选择器的控制端对数字量A0和数字量B0进行选通，输出 的正弦波数字量经DAC控制单元，输入DAC模块，由DAC模块产生正弦载波；PCI译码单元对来自PCI总线的数据进行译码，根据译码结果控制模拟开关控制单元产生控制信号，控制模拟开关模块的多路复用器，进行通道切换，分时进行多路2FSK调制。

说明书一种提高传信率的多通道2FSK调制方法与多通道信号输出系统
技术领域
本发明涉及提高传信率的多通道2FSK调制方法与多通道信号输出系统。
背景技术
当甲乙两个设备进行通信时，为了保证数字信号与信道的特性相匹配，往往需要用模拟信号作为载波进行数字调制，即用数字基带信号控制载波，把数字基带信号变换为带通信号。数字调制方式中最常用的就是2FSK调制。它具有原理简单、抗噪性能好、传输距离远、误码率低等优点。
2FSK(二进制频移键控)是分别用两个不同频率的正弦载波传送信号码元“1”和“0”的调制方式，其表达式为：

式中和是两个不同码元的初始相位，ω0和ω1是两个不同码元的角频率，A为码元的包络。
尽管2FSK调制有很多优点，但由于调制过程只是传输了“0”和“1”两种码元信息，其传信率较低。
发明内容
本发明是要解决现有2FSK调制方法传信率低的问题，而提供了一种提高传信率的多通道2FSK调制方法与多通道信号输出系统。
一种提高传信率的多通道2FSK调制方法,它按以下步骤实现：
一、以多通道信号输出系统为硬件平台，设置码元序列的参数；
其中，所述码元序列的参数包括码元序列A、码元序列B、码元序列中码元的个数、码宽、频率控制字1和频率控制字2；
二、根据设置的参数产生两个频率不同且幅值不同的正弦载波，传送码元序列；其中，所述每个码元序列有“00”、“01”、“10”、“11”共4种取值；
三、通过设置多路复用器进行通道切换，分时进行多通道2FSK调制。
一种提高传信率的多通道信号输出系统，多通道信号输出系统由电源模块、FPGA模块、配置模块、时钟管理模块、DAC模块、模拟开关模块、PCI总线以及对外接口组成；
其中，所述电源模块为系统供电；
所述FPGA模块作为主控器，实现内部各单元功能，同时控制DAC模块和时钟管理模块，实现2FSK调制，并控制模拟开关模块，实现多通道切换；
所述配置模块实现对FPGA模块的配置；
所述时钟管理模块包括晶振和时钟分配器，通过时钟分配器产生高质量、低抖动的时钟信号，供DAC模块使用，通过晶振产生时钟信号供FPGA模块使用；
所述DAC模块实现载波信号向模拟开关模块的发送；
所述模拟开关模块采用多路复用器，由FPGA模块控制多路复用器各路通道的通断，通过对外接口与外部设备连接。
发明效果：
利用2FSK调制方式通过复杂的通信协议传输更多的信息，一方面充分发挥了2FSK调制的优点，另一方面也将有效提高传信率。
本发明提供了一种提高传信率的多通道2FSK调制方法，用两个频率不同且幅值不同的正弦载波传送某一码元序列(待传输的基带信号)，每个码元有“00”、“01”、“10”、“11”共4种取值，相比于传统的2FSK调制，单个码元的信息量可增加一倍，传信率可提高一倍。采用多路复用器作为模拟开关，实现多通道分时进行2FSK调制。
附图说明
图1是多通道信号输出系统图；
图2是2FSK调制单元的结构图。
具体实施方式
具体实施方式一：本实施方式的一种提高传信率的多通道2FSK调制方法，它按以下步骤实现：
一、以多通道信号输出系统为硬件平台，设置码元序列的参数；
其中，所述码元序列的参数包括码元序列A、码元序列B、码元序列中码元的个数、码宽、频率控制字1和频率控制字2；
二、根据设置的参数产生两个频率不同且幅值不同的正弦载波，传送码元序列；其中，所述每个码元序列有“00”、“01”、“10”、“11”共4种取值；
三、通过设置多路复用器进行通道切换，分时进行多通道2FSK调制。
具体实施方式二：本实施方式与具体实施方式一不同的是：一种提高传信率的多通道信号输出系统，多通道信号输出系统由电源模块、FPGA模块、配置模块、时钟管理模块、DAC模块、模拟开关模块、PCI总线以及对外接口组成；
其中，所述电源模块为系统供电；
所述FPGA模块作为主控器，实现内部各单元功能，同时控制DAC模块和时钟管理模块，实现2FSK调制，并控制模拟开关模块，实现多通道切换；
所述配置模块实现对FPGA模块的配置；
所述时钟管理模块包括晶振和时钟分配器，通过时钟分配器产生高质量、低抖动的时钟信号，供DAC模块使用，通过晶振产生时钟信号供FPGA模块使用；
所述DAC模块实现载波信号向模拟开关模块的发送；
所述模拟开关模块采用多路复用器，由FPGA模块控制多路复用器各路通道的通断，通过对外接口与外部设备连接。
其它步骤及参数与具体实施方式一相同。
具体实施方式三：本实施方式与具体实施方式一或二不同的是：所述FPGA模块包括DAC控制单元、DAC时钟配置单元、2FSK调制单元、PCI译码单元与模拟开关控制单元；
其中，所述PCI译码单元对PCI总线上的地址和对应数据进行译码，将数据写入各寄存器中，供2FSK调制单元和模拟开关模块使用；
所述2FSK调制单元实现2FSK调制；
所述DAC控制单元实现对DAC模块的控制，并将调制后的数据供DAC模块使用；
所述DAC时钟配置单元控制时钟管理模块中的时钟分配器产生高质量时钟，供DAC模块使用。
其它步骤及参数与具体实施方式一或二相同。
具体实施方式四：本实施方式与具体实施方式一至三之一不同的是：所述2FSK调制单元码元序列A和码元序列B中码元个数相同，码宽相同；
设置码元序列A、码元序列B中码元的个数、码宽、频率控制字1和频率控制字2参数，经PCI总线分别写入码元序列A寄存器、码元序列B寄存器、序列中码元的个数寄存器、码宽寄存器、频率控制字1寄存器、频率控制字2寄存器；
启动信号有效后，码元时钟发生器根据码宽寄存器的码宽产生码元时钟并输出，时钟周期为码宽；
码元时钟作为D触发器的时钟输入，控制码元序列A寄存器中的值和码元序列B寄存器中的值以二进制数的形式，分别按位依次写入D触发器1和D触发器2，并输出A的码元和B的码元；
不同的频率控制字控制DDS IP核产生不同频率的正弦信号；A频率控制字寄存器中的值和B频率控制字寄存器中的值，分别输入DDS IP核A和DDS IP核B；
启动信号有效后，序列脉冲发生器根据序列中码元个数寄存器的值产生序列脉冲并输出，序列脉冲的脉宽等于码元个数×码宽；
序列脉冲连接到DDS IP核的输出清零端，当序列脉冲不输出时，DDS IP核A和DDS IP核B输出清零，不输出正弦波数字量，不会通过DAC模块输出正弦信号；当序列脉冲输出时，DDS IP核A和DDS IP核B输出均不清零，输出正弦波数字量，正弦波数字量经过DAC输出正弦信号；
DDS IP核A和DDS IP核B分别输出的正弦波数字量A与数字量B，代表某一频率的具有最大幅值的正弦信号；对正弦波数字量以二进制数的形式右移N位，所得的正弦波数字量代表该频率的幅值为最大幅值的的正弦信号；通过右移1、2、……、N位可获得一系列正弦波数字量，这些数字量代表该频率的幅值为最大幅值的的正弦信号；对这些数字量进行加或剪，经过DAC模块的数/模转换和放大器放大后，产生输出信号最大幅值范围内的任意幅值正弦信号；其中，所述数字量包括数字量A与数字量B；
在移位器A和移位器B内，DDS IP核A输出的数字量A通过右移产生两个代表不同幅值正弦信号的数字量A1、数字量A2，DDS IP核B输出的数字量B通过右移产生两个代表不同幅值正弦信号的数字量B1、数字量B2；
由B的码元作为二选一数据选择器A的控制端对数字量A1、数字量A2进行选通，输出作为数字量A0；由B的码元作为二选一数据选择器B的控制端对数字量B1、数字量B2进行选通，输出作为数字量B0；
由A的码元作为二选一数据选择器的控制端对数字量A0和数字量B0进行选通，输出的正弦波数字量经DAC控制单元，输入DAC模块，由DAC模块产生正弦载波；
PCI译码单元对来自PCI总线的数据进行译码，根据译码结果控制模拟开关控制单元产生控制信号，控制模拟开关模块的多路复用器，进行通道切换，分时进行多路2FSK调制。
其它步骤及参数与具体实施方式一至三之一相同。