一种开漏输出端口的ESD保护电路.pdf

本发明公开了一种开漏输出端口的ESD保护电路，包括由控制信号控制的开漏输出管，开漏输出管输出为PAD端，开漏输出管自身具有形成于源极和漏极间的寄生二极管和栅极与漏极间的第一寄生电容、栅极与源极间的第二寄生电容；控制信号与开漏输出管栅极之间设置ESD保护电路，对控制信号的输出和开漏输出管的输入进行隔离。本发明的开漏输出端口的ESD保护电路，和原有的开漏输出管相比，该电路提供了各种状态下的ESD电流泄放通路，进一步提高了ESD保护能力，同时，该电路简单，方便集成。

权利要求书1.   一种开漏输出端口的ESD保护电路，包括由控制信号控制的开漏输出管，开漏输出管输出为PAD端，开漏输出管自身具有形成于源极和漏极间的寄生二极管和栅极与漏极间的第一寄生电容、栅极与源极间的第二寄生电容；其特征是，控制信号与开漏输出管栅极之间设置ESD保护电路，对控制信号的输出和开漏输出管的输入进行隔离。2.  根据权利要求1所述的开漏输出端口的ESD保护电路，其特征是，ESD保护电路包括对电源的保护电路和对地的保护电路。3.  根据权利要求1或2所述的开漏输出端口的ESD保护电路，其特征是，开漏输出管在导通工作状态时，ESD保护电路不工作；开漏输出管在截止工作状态或ESD测试时，ESD电流通过ESD保护电路进行泄放。4.  根据权利要求1所述的开漏输出端口的ESD保护电路，其特征是，对电源的ESD保护电路采用PMOS器件的栅源短接方式；对地的ESD保护电路ESD2采用NMOS器件的栅源短接方式实现。5.  根据权利要求2或4所述的开漏输出端口的ESD保护电路，其特征是，电源的保护电路设置在电源VDD与开漏输出管的栅极之间；对地的保护电路设置在开漏输出管的栅极与地VSS之间。6.  根据权利要求1所述的开漏输出端口的ESD保护电路，其特征是，版图布置时，ESD保护电路就近设置在开漏输出管的周围。7.  根据权利要求1所述的开漏输出端口的ESD保护电路，其特征是，控制信号控制开漏输出管的导通与截止，控制信号的驱动能力与开漏输出管的尺寸相匹配。

说明书一种开漏输出端口的ESD保护电路
技术领域
本发明属于半导体集成电路中静电放电保护技术领域，尤其涉及一种开漏输出端口的ESD保护电路。
背景技术
集成电路一般都需要在I/O端口处进行ESD保护电路设计，以保护芯片I/O端口的ESD（Electro-Static discharge，静电释放）能力，但在一些集成电路中，存在一种开漏输出端口，输出管的漏极上没有接上任何负载的电路形式，不能构成完整的逻辑，需要由外接电路提供电流通路，才能构成完整的逻辑运算功能，图1中是NMOS的开漏输出结构，电路内部控制信号控制NMOS管工作的方式。输出管一般是大尺寸的晶体管，自身利用NMOS晶体管MN1的寄生二极管D1具有一定的ESD保护能力，一般不需要在其输出端口加ESD保护结构，但在非正常工作状态或者进行ESD试验时，由于该端口对电源VDD间无ESD电流泄放通道，有可能通过寄生电容C1、C2的耦合导致控制信号的电路或者该输出管的栅极损坏，如果在输出端口加对电源的ESD保护电路，会影响开漏输出电路的正常工作状态。
发明内容
针对上述问题，本发明提出了一种开漏输出端口的ESD保护电路，增加对电源地的ESD电流泄放通路，提高该输出端口的ESD能力。
为解决上述技术问题，本发明提供一种开漏输出端口的ESD保护电路，包括由控制信号控制的开漏输出管，开漏输出管输出为PAD端，开漏输出管自身具有形成于源极和漏极间的寄生二极管和栅极与漏极间的第一寄生电容、栅极与源极间的第二寄生电容；
其特征是，
控制信号与开漏输出管栅极之间设置ESD保护电路，对控制信号的输出和开漏输出管的输入进行隔离。
ESD保护电路包括对电源的保护电路和对地的保护电路。
对电源的ESD保护电路采用PMOS器件的栅源短接方式；对地的ESD保护电路ESD2采用NMOS器件的栅源短接方式实现。
电源的保护电路设置在电源VDD与开漏输出管的栅极之间；对地的保护电路设置在开漏输出管的栅极与地VSS之间。
控制信号控制开漏输出管的导通与截止，其驱动能力与开漏输出管的尺寸相匹配。
开漏输出管在导通工作状态时，ESD保护电路不工作；开漏输出管在截止工作状态或ESD测试时，ESD电流通过该ESD保护电路进行泄放。
开漏输出管是大尺寸的MOS管(NMOS或PMOS)，版图按照ESD设计规则进行设计，ESD保护电路就近放置在开漏输出管的周围。
本发明所达到的有益效果：
本发明的开漏输出端口的ESD保护电路，和原有的开漏输出管相比，该电路提供了各种状态下的ESD电流泄放通路，进一步提高了ESD保护能力，同时，该电路简单，方便集成。
附图说明
图1 是NMOS开漏输出电路示意图。
图2 是NMOS开漏输出电路的ESD保护示意图。
图3 是NMOS开漏输出电路的ESD保护电路示意图。
图4 是PMOS开漏输出电路的ESD保护电路示意图。
具体实施方式
以下结合附图对本发明进行详细说明。
开漏输出端口的ESD保护电路主要包括电源VDD、地VSS、开漏输出管MN1、控制信号、对电源VDD、地VSS的ESD保护电路ESD1、ESD2和输出PAD，如图2。
控制信号控制开漏输出管的导通与截止，其驱动能力与开漏输出管的尺寸相匹配；ESD保护电路包括对电源、地的保护电路ESD1、ESD2，放置在控制信号与开漏输出管之间，对控制信号电路的输出和开漏输出管的输入进行隔离。
开漏输出管MN1在导通工作状态时，ESD保护电路不工作；在截止工作状态或ESD试验时，ESD电流通过ESD保护电路进行泄放。
图3中是一个具体的ESD保护电路实现方式，对电源的ESD保护电路ESD1，采用PMOS器件的MP2栅源短接方式实现；对地的ESD保护电路ESD2，采用NMOS器件的MN2栅源短接方式实现。开漏输出管是大尺寸的MOS管(NMOS或PMOS)，版图按照ESD设计规则进行设计，ESD保护电路就近放置在开漏输出管的周围。
该开漏输出管ESD保护电路的工作原理如下：
1．开漏输出管在正常工作状态
如果控制信号输出为高电平，开漏输出管MN1处于导通状态，开漏输出管MN1的工作电流通过输出PAD进行输出；如果控制信号输出为低电平，开漏输出管MN1处于截止状态，外加在输出PAD上的电压通过开漏输出管MN1的寄生电容C1、C2和对电源、地的保护电路ESD1、ESD2形成电流泄放。
2．开漏输出管在ESD测试状态
（1）当VSS接地时，如果PAD上施加正脉冲ESD电压即PS模式，通过PAD、电容C1、对电源的保护电路ESD1正偏导通进行ESD电流泄放，对地的保护电路ESD2反偏；如果PAD上施加负脉冲ESD电压即NS模式，通过寄生二极管D1的正偏导通进行ESD电流泄放；
（2）当VDD接地时，如果PAD上施加正脉冲ESD电压即PD模式，通过PAD、电容C1、对电源的保护电路ESD1正偏导通进行ESD电流泄放；如果PAD上施加负脉冲ESD电压即ND模式，通过PAD、寄生二极管D1、电容C1和对地的保护电路ESD2正偏导通进行ESD电流泄放；
（3）当PAD接地时，如果VSS上施加正脉冲ESD电压，通过VSS、对地的保护电路ESD2正偏导通、寄生二极管D1和PAD进行ESD电流泄放；如果VSS上施加负脉冲ESD电压，通过VSS、对电源的保护电路ESD1正偏导通、电容C1和PAD进行ESD电流泄放；
（4）当PAD接地时，如果VDD上施加正脉冲ESD电压，通过VSS、对地的保护电路ESD2正偏导通、寄生二极管D1和PAD进行ESD电流泄放；如果VDD上施加负脉冲ESD电压，通过VSS、对电源的保护电路ESD1正偏导通、电容C1和PAD进行ESD电流泄放。
同理，图4是PMOS开漏输出电路的ESD保护电路示意图，开漏输出管ESD保护电路的工作原理相同，不再赘述。
和原有的开漏输出管相比，该电路提供了各种状态下的电流泄放路径，进一步提高了ESD保护能力，同时，该电路简单，方便集成和转换。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。