一种输出摆幅自动校正LC压控振荡器.pdf

本发明涉及一种输出摆幅自动校正LC压控振荡器，包括振荡器核心电路模块、低通滤波器、比较器、数字自动幅度校正模块、偏置电路模块以及开关电阻控制字产生模块；振荡器核心电路模块由第一开关电阻阵列、LC谐振网络、可变电容阵列/交叉耦合晶体管以及第二开关电阻阵列组成，偏置电路模块由第三开关阵列和电流可编程控制阵列组成。本发明采用开关电阻阵列代替传统的电流源阵列，降低了电路中的噪声对振荡器相位噪声的影响；采用偏置电路对振荡器输出摆幅的实时调节，采用低通滤波器、比较器和数字自动幅度校正模块构成输出幅度检测环路；输出信号幅度检测点选取在谐振网络与开关电阻阵列之间，降低了检测环路噪声对振荡器输出信号的影响。

权利要求书1.  一种输出摆幅自动校正LC压控振荡器，其特征在于：包括振荡器核心电路模块、低通滤波器、比较器、数字自动幅度校正模块、偏置电路模块以及开关电阻控制字产生模块；振荡器核心电路模块由依序顺次连接的第一开关电阻阵列、LC谐振网络、可变电容阵列/交叉耦合晶体管以及第二开关电阻阵列组成，偏置电路模块由第三开关阵列和电流可编程控制阵列组成，电压电源VDD分三路分别与第一、三开关电阻阵列和比较器相连接，第一开关电阻阵列与LC谐振网络之间的连接节点接入低通滤波器的输入端，来自寄存器的数字输入信号Din分两路分别输送至开关电阻控制字产生模块和电流可编程控制阵列，开关电阻控制字产生模块输出端分两路分别与第一、三开关电阻阵列相连接，第三开关电阻阵列与电流可编程控制阵列之间的连接节点接入比较器的输入端，低通滤波器的输出端与比较器的输入端相连接，数字自动幅度校正模块与第二开关电阻阵列相连接，电流可编程控制阵列和开关电阻阵列均接入地VSS。2.  根据权利要求1所述的输出摆幅自动校正LC压控振荡器，其特征在于：第一、三开关电阻阵列相同。3.  根据权利要求1或2所述的输出摆幅自动校正LC压控振荡器，其特征在于：第三开关电阻阵列包括晶体管M11、M12、M13、M14、M15、M16，电源电压VDD分6路分别与晶体管M11、M12、M13、M14、M15、M16的源极连接，晶体管M11、M12、M13、M14、M15、M16的栅极分别由来自开关电阻控制字产生模块的数字控制字d[5:0]中的控制信号d[5]、d[4]、d[3]、d[2]、d[1]、d[0]控制，晶体管M11、M12、M13、M14、M15、M16的漏极分别连接电阻R14、R15、R16、R17、R18、R19的一端，电阻R14、R15、R16、R17、R18、R19的另一端短接并连接输出端口Vbias；电流可编程控制阵列包括晶体管M17、M18、M19、 M20，晶体管M17、M18、M19、M20的漏极短接在一起并与输出端口Vbias相接；晶体管M17、M18、M19、M20的源极分别与电流源I1、I2、I3和I4的输入端连接，晶体管M17、M18、M19、M20的栅极分别由来自于寄存器的控制信号D[3]、D[2]、D[1]和D[0]控制，电流源I1、I2、I3和I4的另一端分别接入地。

说明书一种输出摆幅自动校正LC压控振荡器
技术领域
本发明涉及振荡器领域，具体涉及一种输出摆幅自动校正LC压控振荡器。
背景技术
先前的压控振荡器输出摆幅或通过电路设计将其控制在某一特定值上，或采用尾部电流源阵列进行输出摆幅动态调节。前者所采用的技术由于受到温漂、电压和制造工艺的影响，实际输出摆幅与理想值之间存在较大偏差，而且输出摆幅无法调节，最终导致压控振荡器极差的而又无法优化的相位噪声性能；后者虽采用电流源阵列进行动态的输出摆幅调节，但尾部电流源阵列所产生的噪声会经过压控振荡器中的交叉耦合晶体管和电感-电容谐振网络，与振荡信号一同进入输出信号中，严重恶化了振荡器的相位噪声；同时摆幅检测点选取在输出信号位置处，使得检测电路中的噪声亦进入输出信号，严重影响了振荡器输出信号的质量。
发明内容
本发明的目的就是提供一种输出摆幅自动校正LC压控振荡器，其可有效解决上述问题，降低了检测环路噪声对振荡器输出信号的影响。
为实现上述目的，本发明采用以下技术方案进行实施：
一种输出摆幅自动校正LC压控振荡器，其特征在于：包括振荡器核心电路模块、低通滤波器、比较器、数字自动幅度校正模块、偏置电路模块以及开关电阻控制字产生模块；振荡器核心电路模块由依序顺次连接的第一开关电阻阵列、LC谐振网络、可变电容阵列/交叉 耦合晶体管以及第二开关电阻阵列组成，偏置电路模块由第三开关阵列和电流可编程控制阵列组成，电压电源VDD分三路分别与第一、三开关电阻阵列和比较器相连接，第一开关电阻阵列与LC谐振网络之间的连接节点接入低通滤波器的输入端，来自寄存器的数字输入信号Din分两路分别输送至开关电阻控制字产生模块和电流可编程控制阵列，开关电阻控制字产生模块输出端分两路分别与第一、三开关电阻阵列相连接，第三开关电阻阵列与电流可编程控制阵列之间的连接节点接入比较器的输入端，低通滤波器的输出端与比较器的输入端相连接，数字自动幅度校正模块与第二开关电阻阵列相连接，电流可编程控制阵列和开关电阻阵列均接入地VSS。
上述技术方案中，采用开关电阻阵列代替传统技术中的电流源阵列，降低了电路中的噪声对振荡器相位噪声的影响；同时，采用偏置电路实现对振荡器输出摆幅的实时调节，采用低通滤波器、比较器和数字自动幅度校正模块构成输出幅度检测环路；输出信号幅度检测点未选取在振荡信号输出端口，而是在谐振网络与开关电阻阵列之间，降低了检测环路噪声对振荡器输出信号的影响。
附图说明
图1为本发明的结构原理图；
图2为振荡器核心电路模块与低通滤波器、比较器、数字自动幅度校正模块之间的连接结构原理图；
图3为偏置电路模块的结构原理图；
图4为比较器的电路原理图；
图5为数字幅度自动校正模块的算法流程图；
图6为数字幅度自动校正模块的电路实现原理图。
具体实施方式
为了使本发明的目的及优点更加清楚明白，以下结合实施例对本发明进行具体说明。应当理解，以下文字仅仅用以描述本发明的一种 或几种具体的实施方式，并不对本发明具体请求的保护范围进行严格限定。
本发明采取的技术方案如图1所示，一种输出摆幅自动校正LC压控振荡器，包括振荡器核心电路模块14、低通滤波器13、比较器15、数字自动幅度校正模块16、偏置电路模块12以及开关电阻控制字产生模块11；振荡器核心电路模块14由依序顺次连接的第一开关电阻阵列141、LC谐振网络143、可变电容阵列/交叉耦合晶体管144以及第二开关电阻阵列142组成，偏置电路模块12由第三开关阵列121和电流可编程控制阵列122组成，电压电源VDD分三路分别与第一、三开关电阻阵列和比较器15相连接，第一开关电阻阵列141与LC谐振网络143之间的连接节点接入低通滤波器13的输入端，来自寄存器的数字输入信号Din分两路分别输送至开关电阻控制字产生模块11和电流可编程控制阵列122，开关电阻控制字产生模块11输出端分两路分别与第一、三开关电阻阵列相连接，第三开关电阻阵列与电流可编程控制阵列122之间的连接节点接入比较器15的输入端，低通滤波器13的输出端与比较器15的输入端相连接，数字自动幅度校正模块16与第二开关电阻阵列142相连接，电流可编程控制阵列122和开关电阻阵列均接入地VSS。
本发明的改进之处在于振荡器输出摆幅校正环路由振荡器核心电路模块14，低通滤波器13，比较器15，数字自动幅度校正模块16，偏置电路模块12组成；Din为来自寄存器的数字输入信号；第一开关电阻阵列141，LC谐振网络143(电感-电容谐振网络)，可变电容阵列/交叉耦合晶体管144和第二开关电阻阵列142构成振荡器的核心电路模块；第三开关电阻阵列和电流可编程控制阵列122组成振荡器的偏置电路；电源电压VDD分三路分别连接第一开关电阻阵列141、 第三开关电阻阵列和为比较器15提供电源电压；第一开关电阻阵列141和第三开关电阻阵列具有完全相同的电路结构和器件尺寸，同时，其6位控制位也相同，均为d[5:0]；LC谐振网络143决定了为整个振荡器的振荡基频，并于第一开关电阻阵列141的底部相连接；可变电容阵列/交叉耦合晶体管144与LC谐振网络143的底端连接，与第二开关电阻阵列142的顶端相连，为振荡器提供负跨导，并调谐其振荡频率；第二开关电阻阵列142的底端接入地VSS；第一开关电阻阵列141的底部接入低通滤波器13，对幅度信息进行滤波，并产生幅度检测信号Vt；第三开关电阻阵列的底端与电流可编程控制阵列122连接，并产生偏置电压Vbias；电流可编程控制阵列122的另一端接入地VSS；低通滤波器13的输出电压Vt和偏置电路产生的电压Vbias同时进入比较器15进行比较，所得数字比较值进入数字自动幅度校正模块16，产生的6位数字控制字S[5:0]送入第二开关电阻阵列142，调节其等效电阻值；来自寄存器的3位输入信号Din送入开关电阻控制字产生模块11，产生6位数字控制字d[5:0]对第一开关电阻阵列141和第三开关电阻阵列进行等效电阻值调节；同时相同的数字信号D[2:0]也送入电流可编程控制阵列122调节其电流值等效值；通过以上方式，振荡器核心电路模块14的电流与偏置电路中的电流保持一致，从而实现对输出摆幅的自动校正。
详细的方案为：
图2为压控振荡器核心电路与数字幅度控制环路结构原理图，Vin为来自电荷泵的输出电压信号，Dft为来自寄存器的频率调谐数字信号，Voutput+和Voutput-分别为压控振荡器的正、负输出端，Vbias为图1中偏置模块所产生的偏置电压；电压电源VDD分6路分别与开关晶体管M1、M2、M3、M4、M5、M6的源极连接；晶体管M1、M2、M3、M4、M5、M6的栅极分别由数字信号d[5:0]的各数字位d[0]、d[1]、d[2]、d[3]、d[4]、d[5]控制，其漏极分别连接电阻阵列R1、R2、 R3、R4、R5、R6的一端；电阻阵列R1、R2、R3、R4、R5、R6的另一端短接，并连接交叉耦合晶体管M7、M8的源极，并且该短接节点A作为振荡器的输出摆幅测试点，该节点电压信号进入由R13和电容C3组成的低通滤波器13，并产生输出测试电压Vt；晶体管M7的栅极连接晶体管M8的漏极，而漏极连接晶体管M8的栅极；晶体管M8的栅极连接晶体管M7的漏极，而漏极连接晶体管M7的栅极；LC谐振网络143由电感L和可变电容阵列并联组成，其一端连接晶体管M7的漏极、M8的栅极、基本可变电容C1的一端、晶体管M9的漏极以及振荡器的正输出端Voutput+，另一端连接晶体管M8的漏极、M7的栅极、基本可变电容C2的一端、晶体管M10的漏极以及振荡器的负输出端Voutput-；晶体管M9的栅极连接晶体管M10的漏极，漏极连接晶体管M10的栅极；电阻阵列R7、R8、R9、R10、R11、R12的一端短接，并连接晶体管M9和M10的源极，另一端分别与开关S[0]、S[1]、S[2]、S[3]、S[4]、S[5]的一端连接，开关阵列的另一端短接并接入地VSS；电压Vt从比较器15的正极输入，偏置电压Vbias从比较器15负极输入，经过比较器15比较，输出数字信号Dcomp，送入数字自动幅度校正模块16；数字自动幅度校正模块16根据Dcomp的信号产生6为数字幅度控制字，分别控制开关S[0]、S[1]、S[2]、S[3]、S[4]、S[5]的状态。
图3为偏置电路结构原理图，偏置电路由第三开关电阻阵列和电流可编程控制阵列122组成；电源电压VDD分6路分别与晶体管M11、M12、M13、M14、M15、M16的源极连接，晶体管M11、M12、M13、M14、M15、M16的栅极分别由数字控制字d[5:0]中的d[5]、d[4]、d[3]、d[2]、d[1]、d[0]控制，并且该数字控制字d[5:0]与图2中的数字控制字d[5:0]相同；晶体管阵列M11、M12、M13、M14、M15、M16的漏极分别连接电阻阵列R14、R15、R16、R17、R18、R19的一端，另一端短接，并连接输出端口Vbias；晶体管M17、M18、M19、M20的 漏极短接在一起，并于输出端口Vbias相接；晶体管M17、M18、M19、M20的源极分别与电流源I1、I2、I3和I4的输入端连接，栅极分别由来自于寄存器的控制信号D[3]、D[2]、D[1]和D[0]控制；电流源阵列的另一端分别接入地。
图4为比较器15的电路原理图，Vt为图2中测试点A经低通滤波器13后的输出电压，连接至晶体管M21的栅极；Vbias为图3中偏置电路的输出电压，连接至晶体管M22的栅极，Vbias1和Vbias2为外部电路提供的偏置电压，分别连接至晶体管M32和M29的栅极；Dcomp为比较器15的输出电压；电源电压VDD分6路分别连接电阻R20、R21的一端和晶体管M23、M24、M25、M26的源极；电阻R20另一端连接晶体管M21的漏极和晶体管M27的栅极，电阻R21另一端连接晶体管M22的漏极和晶体管M28的栅极；晶体管M21和M22的源极短接，并连接晶体管M32的漏极，晶体管M32的源极接入地VSS；晶体管M24的栅极与漏极短接，并连接至晶体管M23的栅极和晶体管M27的漏极；晶体管M25的栅极与漏极短接，并连接至晶体管M26的栅极和晶体管M28的漏极；晶体管M27和M28的源极短接并连接至晶体管M29的漏极，晶体管M29的源极接入地VSS；晶体管M30的漏极与栅极短接，并分别连接晶体管M23的漏极和M31的栅极，晶体管M26的漏极和M31的漏极短接，并连接输出Dcomp；晶体管M30和M31的源极均接入地VSS。
图5为数字幅度自动校正模块的算法流程图，6位数字信号d[5:0]由来自于寄存器的数字信号Din经开关电阻控制字产生模块11所产生，而S[5:0]由数字幅度自动校正模块7产生，其初始值设定为“001000”；首先判断图1中比较器15的输出信号Dcomp是否为1，若为1，则判断S[5:0]是否全为“1”，即溢出；若S[5:0]溢出，则存储并输出S[5:0]，如不溢出，则令S[5:0]进行二进制自加1运算后，再次判断Dcomp是否为1；当Dcomp不为1时，令S[5:0]进行二 进制自减1运算，再判断Dcomp的值，并以此循环直至Dcomp为1时，存储并输出S[5:0]；
图6所示为数字幅度自动校正模块的电路实现原理图，RESET为寄存器重置复位端，DCONST为外部电路提供的恒定数字信号，本发明中其值为“111111”，Dcomp为图2中比较器的数字输出信号值，RST为外部电路提供的周期控制信号，OUTPUT为自动幅度自动校正模块输出信号。寄存器中存储S[5:0]的初始值，本发明中，其值为“001000”，寄存器输出信号S[5:0]分三路分别进入数字比较器、数字加法器和数字减法器，进入数字比较器的S[5:0]与DCONST信号进行比较，输出信号作为双路选择器MUX1的控制端，进入数字加法器的信号S[5:0]与数字值“1”进行加法运算，其输出端连接双路选择器MUX1的一端，当MUX1的控制端为“0”时，MUX1输出S[5:0]的值，当MUX1的控制端为“1”时，MUX1输出S[5:0]自加1后的值；进入数字减法器的S[5:0]与数字值“1”进行减法运算，其输出信号进入双路选择器MUX2的一端，Dcomp信号与数字恒定值“1”分别进入与非门NAND的两个输入端进行求与非运算，与非门NAND的输出连接反相器INV的输入端，反相器INV的输出端连接双路选择器MUX2的控制端，双路选择器MUX1的输出信号连接双路选择器MUX2的一端，当MUX2的控制端为“0”时，MUX1输出双路选择器MUX1的输出信号值，当MUX1的控制端为“1”时，MUX1输出数字减法器的输出信号值，双路选择器MUX2的输出端连接D触发器的输入端，D触发器在RST的控制下对信号进行周期性存储，其输出信号作为整个模块的输出信号，同时连接寄存器的输入端，作为下一时刻S[5:0]的初始值。
总之，本发明可有效降低检测环路噪声对振荡器输出信号的影响，降低电路中的噪声对振荡器相位噪声的影响。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在获知本发明中记载内容后，在不脱离本发 明原理的前提下，还可以对其作出若干同等变换和替代，这些同等变换和替代也应视为属于本发明的保护范围。