制造碳化硅衬底的方法和碳化硅衬底 技术领域 本发明涉及制造碳化硅衬底的方法和碳化硅衬底， 更特别地， 涉及一种制造能够 容易地具有大直径的碳化硅衬底的方法以及这种碳化硅衬底。
背景技术 近年来， 为了实现半导体装置的高反向击穿电压、 低损耗以及高温环境下的使用， 已经开始采用碳化硅 (SiC) 作为半导体装置用材料。碳化硅是与常规上已经广泛用作半导 体装置用材料的硅相比， 具有更大带隙的宽带隙半导体。 因此， 通过采用碳化硅作为半导体 装置用材料， 半导体装置能够具有高反向击穿电压、 下降的导通电阻等。 此外， 有利地， 由此 与采用硅作为其材料的半导体装置相比， 采用碳化硅作为其材料的半导体装置即使在高温 度环境下， 仍具有较少劣化的特性。
为了有效制造这种半导体装置， 使用具有大直径的衬底是有效的。 因此， 已经对由 单晶碳化硅制成并具有 3 英寸或 4 英寸直径的碳化硅衬底以及制造这种碳化硅衬底的方法
进行了多种研究。例如， 已经提出了使用升华法制造这种碳化硅衬底的方法 ( 例如参见美 国专利申请公开 2006/0073707( 专利文献 1)、 美国专利申请公开 2007/0209577( 专利文献 2) 和美国专利申请公开 2006/0075958( 专利文献 3))。
引用列表
专利文献
专利文献 1 ： 美国专利申请公开 2006/0073707
专利文献 2 ： 美国专利申请公开 2007/0209577
专利文献 3 ： 美国专利申请公开 2006/0075958 发明内容 技术问题
为了更有效地制造半导体装置， 需要提供具有更大直径 (4 英寸以上 ) 的碳化硅衬 底。此处， 为了使用升华法制造具有大直径的碳化硅衬底， 需要在其宽区域上温度均匀。然 而， 因为在升华法中碳化硅的生长温度高， 具体地， 不小于 2000℃， 所以难以控制温度。因 此， 不易具有其中温度均匀的宽区域。 另外， 还难以实现温度分布的充分再现性。 此外， 在使 用升华法制造碳化硅衬底中， 难以检验碳化硅晶体生长的过程。即使当在看上去相同的条 件下进行碳化硅的晶体生长时， 得到的衬底 ( 晶体 ) 仍可能不利地在品质方面不同。因此， 即使当使用相对易于获得大直径的升华法时， 仍不利地不易制造结晶度优异并具有大直径 ( 例如 4 英寸以上 ) 的碳化硅衬底。
鉴于此， 本发明的目的是提供一种制造结晶度优异并具有大直径的碳化硅衬底的 方法以及这种碳化硅衬底。
解决所述问题的手段
本发明制造碳化硅衬底的方法包括 ： 准备多个 SiC 衬底 (20) 的步骤， 所述多个
SiC 衬底各自由单晶碳化硅制得 ； 以及以当俯视观察时所述多个 SiC 衬底并排排列的方式 将所述多个 SiC 衬底的端面相互连接的步骤。
在本发明制造碳化硅衬底的方法中， 以当俯视观察时各自由单晶碳化硅制成的所 述多个 SiC 衬底并排排列的方式将所述 SiC 衬底的端面相互连接。如上所述， 由单晶碳化 硅制成的衬底难以保持其高品质并具有大直径。 为了解决这个问题， 当俯视观察时， 各自具 有小直径并得自碳化硅单晶的多个高品质 SiC 衬底并排排列且其端面相互连接， 由此得到 结晶度优异并能够作为具有大直径的碳化硅衬底而进行处理的碳化硅衬底。
由此， 根据本发明制造碳化硅衬底的方法， 能够制造结晶度优异并具有大直径的 碳化硅衬底。 应注意， 为了实现使用碳化硅衬底制造半导体装置的有效工艺， 当俯视观察时 所述多个 SiC 衬底优选以矩阵的形式排列。此外， 在本发明的碳化硅衬底中， 所述 SiC 层的 端面可直接相互连接， 或可利用插入到其间的中间层而相互连接。 作为各个中间层， 优选使 用半导体或导体。 具体地， 可使用的中间层的实例包括 ： 通过对含碳胶粘剂进行烧结而形成 并因其中含有碳而导电的中间层 ； 由金属制成并因此导电的中间层 ； 以及由碳化硅制成的 中间层。在使用由金属制成的中间层的情况中， 所述金属优选能够通过形成硅化物而与碳 化硅形成欧姆接触。
制造碳化硅衬底的方法可还包括形成用于对多个 SiC 衬底之间的间隙进行填充 的填充部分的步骤。
通常通过研磨等使得所述碳化硅衬底的表面平滑并然后将其用于制造半导体装 置。然而， 当俯视观察时多个 SiC 衬底并排排列时， 难以使得 SiC 衬底完全相互紧密接触， 从而导致在 SiC 衬底之间形成间隙。当对碳化硅衬底的这种表面进行研磨时， 外来物质如 研磨粒子进入到间隙中。 即使通过随后的清洁工艺， 也可能不能将所述外来物质完全除去。 此外， 由此残留在 SiC 衬底之间的间隙中的外来物质可能对使用碳化硅衬底制造半导体装 置带来不利影响。 为了解决这个问题， 实施形成填充部分的步骤， 由此抑制了由外来物质所 造成的不利影响。
应注意， 所述填充部分可由例如碳化硅或二氧化硅制成。由碳化硅制成的填充部 分可使用例如 CVD( 化学气相沉积 ) 外延法、 升华法、 使用 Si 熔融物的液相外延法等形成。 通过例如将 SiC 衬底与保持在碳坩埚中的 Si 熔融物接触以向 SiC 衬底之间的间隙中供应 源自所述熔融物的 Si 和源自坩埚的碳来实施所述使用 Si 熔融物的液相外延。另一方面， 由二氧化硅制成的填充部分可以使用例如 CVD 法形成。
在制造碳化硅衬底的方法中， 在形成填充部分的步骤中， 形成的填充部分可具有 18 -3 大于 5×10 cm 的杂质浓度。
以这种方式， 降低了填充部分的电阻率， 由此防止了因形成填充部分而导致碳化 硅衬底的电阻率升高。此外， 因为在将 SiC 衬底的端面相互连接之后形成填充部分， 所以即 使当填充部分包含许多缺陷时， 所述填充部分仍不会影响 SiC 衬底的品质。因此， 为了进一 步降低填充部分的电阻率， 在形成填充部分的步骤中， 可形成杂质浓度超过 2×1019cm-3 的 填充部分。
在所述将所述多个 SiC 衬底的端面相互连接的步骤之后， 制造碳化硅衬底的方法 可还包括使所述多个 SiC 衬底的主面平滑的步骤。
因此， 当通过在由此具有平滑度的 SiC 衬底的各个主面上形成由例如碳化硅制成的外延层来制造半导体装置时， 所述外延层能够具有高结晶度。所述平滑可通过例如研磨 处理来实现。
制造碳化硅衬底的方法可还包括在具有相互连接的所述端面的所述多个 SiC 衬 底的主面上形成由单晶碳化硅制成的外延生长层的步骤。
以这种方式， 能够制造包含外延生长层的半导体衬底， 所述外延生长层形成在碳 化硅衬底上并充当半导体装置中的缓冲层或有源层。
在制造碳化硅衬底的方法中， 在所述准备多个 SiC 衬底的步骤中准备的所述 SiC 衬底的各个端面可垂直或不垂直于所述 SiC 衬底的主面。更具体地， 例如， 在制造碳化硅衬 底的方法中， 在所述准备多个 SiC 衬底的步骤中准备的所述多个 SiC 衬底的各个端面可与 解理面相对应。
利用与解理面相对应的各个端面， 在得到 SiC 衬底时， 能够抑制在 SiC 衬底端面附 近上的损伤。结果， 能够保持在 SiC 衬底端面附近中的结晶度。
在制造碳化硅衬底的方法中， 在所述准备所述多个 SiC 衬底的步骤中准备的所述 多个 SiC 衬底的各个端面可与 {0001} 面相对应。
利用作为生长面的 {0001} 面， 能够有效地制造高品质单晶碳化硅锭。此外， 单晶 碳化硅能够在 {0001} 面处解理。因此， 利用与 {0001} 面相对应的各个端面， 能够有效地准 备高品质的 SiC 衬底。 在制造碳化硅衬底的方法中， 在所述将所述多个 SiC 衬底的端面相互连接的步骤 中， 将所述多个 SiC 衬底的所述端面相互连接， 使得当俯视观察时所述多个 SiC 衬底的主面 相互对齐， 所述主面中的各个主面相对于 {0001} 面具有不小于 50°且不大于 65°的偏离 角。
通过在 <0001> 方向上生长六方晶系体系的单晶碳化硅， 能够有效地制造高品质 单晶。从在 <0001> 方向上生长的这种碳化硅单晶， 能够有效地获得具有与 {0001} 面相对 应的主面的碳化硅衬底。 同时， 通过使用具有相对于 {0001} 面取向具有不小于 50°且不大 于 65°的偏离角的主面的碳化硅衬底， 可以制造具有高性能的半导体装置。
具体地， 例如， 通常， 用于制造 MOSFET( 金属氧化物半导体场效应晶体管 ) 的碳化 硅衬底具有相对于 {0001} 面取向具有约 8°偏离角的主面。在这种主面和氧化物膜上形 成外延生长层， 在这种外延生长层上形成电极等， 由此得到 MOSFET。在这种 MOSFET 中， 在 包含外延生长层与氧化物膜之间的界面的区域中形成通道区域。然而， 在具有这种结构的 MOSFET 中， 因为衬底的主面相对于 {0001} 面具有约 8°以下的偏离角， 所以在外延生长层 与氧化物膜之间的界面即其中形成通道区域的位置周围形成多样性的界面状态。 这阻碍了 载流子的移动， 由此降低了通道迁移率。
为了解决这个问题， 在将 SiC 衬底的端面相互连接的步骤中， 通过将各个相对于 {0001} 面具有不小于 50°且不大于 65°的偏离角的主面对齐， 待制造的碳化硅衬底会具 有相对于 {0001} 面具有不小于 50°且不大于 65°的偏离角的主面。这减少了界面状态的 形成。因此， 能够制造导通电阻下降的 MOSFET。
在制造碳化硅衬底的方法中， 在所述将所述多个 SiC 衬底的所述端面相互连接的 步骤中， 可以将所述多个 SiC 衬底的所述端面相互连接， 使得所述多个 SiC 衬底的当俯视观 察时相互对齐的各个主面相对于 {0001} 面具有不小于 50°且不大于 65°的偏离角。
所述 <1-100> 方向是碳化硅衬底中的代表性偏离取向。将由在制造衬底的方法中 的切片工艺的变化所造成的偏离取向的变化调整为 5°以下， 这使得可在碳化硅衬底上容 易地形成外延生长层。
在制造碳化硅衬底的方法中， 在所述将所述多个 SiC 衬底的所述端面相互连接的 步骤中， 可以将所述多个 SiC 衬底的所述端面相互连接， 使得所述多个 SiC 衬底的当俯视观 察时相互对齐的各个主面具有相对于所述 <1-100> 方向上的 {03-38} 面具有不小于 -3°且 不大于 5°的偏离角。
因此， 在使用碳化硅衬底制造 MOSFET 的情况中， 能够进一步提高通道迁移率。此 处， 将相对于 {03-38} 面取向的偏离角设定为不小于 -3°且不大于 +5°基于如下事实 ： 作 为检查通道迁移率和偏离角之间的关系的结果， 在该设定范围内得到了特别高的通道迁移 率。
此外， “相对于 <1-100> 方向上的 {03-38} 面的偏离角” 是指由上述主面的法线在 由 <1-100> 方向和 <0001> 方向限定的平面上的正交投影与 {03-38} 面的法线形成的角。 正 值符号对应正交投影与 <1-100> 近似平行的情况， 而负值符号对应正交投影与 <0001> 方向 近似平行的情况。 应注意， 主面优选具有基本为 {03-38} 的面取向， 且所述主面更优选具有 {03-38} 的面取向。此处， 表述 “主面具有基本为 {03-38} 的面取向” 是指包括如下情况 ： 其中， 衬底 主面的面取向包含在考虑到衬底的加工精度， 使得可将面取向基本认为是 {03-38} 的偏离 角范围内。在这种情况下， 偏离角的范围是例如相对于 {03-38} 为 ±2°的偏离角的范围。 因此， 能够进一步提高上述通道迁移率。
在制造碳化硅衬底的方法中， 在所述将所述多个 SiC 衬底的端面相互连接的步骤 中， 可以将所述多个 SiC 衬底的所述端面相互连接， 使得所述多个 SiC 衬底的当俯视观察时 相互对齐的各个主面具有相对于 <11-20> 形成不超过 5°的角的偏离取向。
与 <1-100> 方向一样， <11-20> 是碳化硅衬底中的代表性偏离取向。 将由在制造衬 底的方法中的切片工艺的变化所造成的偏离取向的变化调整为 ±5°， 这使得可以在 SiC 衬底上容易地形成外延生长层。
在制造碳化硅衬底的方法中， 在所述准备所述多个 SiC 衬底的步骤中准备的各个 -2 SiC 衬底可具有不超过 1cm 的微管密度。
此外， 在制造碳化硅衬底的方法中， 在所述准备所述多个 SiC 衬底的步骤中准备 4 -2 的各个 SiC 衬底可具有不超过 1×10 cm 的位错密度。
此外， 在制造碳化硅衬底的方法中， 在所述准备所述多个 SiC 衬底的步骤中准备 -1 的各个 SiC 衬底可具有不超过 0.1cm 的层错密度。
通过使用由此准备的高品质 SiC 衬底来制造碳化硅衬底， 在使用碳化硅衬底制造 半导体装置中能够提高收率。
在制造碳化硅衬底的方法中， 在所述准备所述多个 SiC 衬底的步骤中准备的各个 18 -3 SiC 衬底可具有大于 5×10 cm 且小于 2×1019cm-3 的杂质浓度。
当各个 SiC 衬底的杂质浓度等于或小于 5×1018cm-3 时， 所述 SiC 衬底的电阻率变 19 -3 得太大。另一方面， 当其杂质浓度超过 2×10 cm 时， 难以抑制 SiC 衬底中的堆积缺陷。通 18 -3 过将 SiC 衬底的杂质浓度设定为大于 5×10 cm 且小于 2×1019cm-3， 能够抑制 SiC 衬底中
的堆积缺陷并同时降低其电阻率。
此处， 在本申请中的术语 “杂质” 指示为了在构成碳化硅衬底的碳化硅中产生大多 数载流子而引入的杂质。在其中大多数载流子为例如电子即其中杂质为 n 型杂质的情况 中， 为此可使用的杂质为氮、 磷等。当以与氮相同的浓度引入时， 磷能够进一步降低碳化硅 的电阻率。 因此， 通过将磷用作杂质， 在使用碳化硅衬底制造半导体装置时能够进一步降低 半导体装置的导通电阻。
在制造碳化硅衬底的方法中， 在所述将所述多个 SiC 衬底的所述端面相互连接的 步骤中， 通过对具有相互接触的所述端面的所述多个 SiC 衬底进行加热， 可以将所述多个 SiC 衬底的所述端面相互连接。
以这种方式， 在碳化硅衬底中， 与利用插入到其间的中间层将其连接的情况相比， 能够得到可用于制造半导体装置的更大区域。
在制造碳化硅衬底的方法中， 在所述将所述多个 SiC 衬底的所述端面相互连接的 -1 4 步骤中， 通过在高于 10 Pa 且低于 10 Pa 的压力下对所述多个 SiC 衬底进行加热， 可将所述 端面相互连接。
这能够使用简单的装置来完成上述连接， 并在相对短的时间内提供用于完成所述 连接的气氛， 由此降低了碳化硅衬底的制造成本。 根据本发明的碳化硅衬底包含多个 SiC 层， 所述多个 SiC 层中的各个层由单晶碳 化硅制得且当俯视观察时并排排列， 所述多个 SiC 层具有相互连接的端面。
在本发明的碳化硅衬底中， 以当俯视观察时各个由单晶碳化硅制成的所述多个 SiC 层并排排列的方式将所述 SiC 层的端面相互连接。 以这种方式， 能够得到可有效利用高 品质 SiC 衬底 (SiC 层 )、 结晶度优异且能够作为具有大直径的碳化硅衬底进行处理的碳化 硅衬底， 所述高品质 SiC 衬底 (SiC 层 ) 各自具有小直径并得自碳化硅单晶。
由此， 根据本发明中的碳化硅衬底， 能够得到结晶度优异并具有大直径的碳化硅 衬底。 应注意， 为了获得使用碳化硅衬底制造半导体装置的有效工艺， 当俯视观察时所述多 个 SiC 层优选以矩阵形式排列。
在碳化硅衬底中， 各个 SiC 层可具有大于 5×1018cm-3 且小于 2×1019cm-3 的杂质浓 度。
当各个 SiC 层的杂质浓度等于或小于 5×1018cm-3 时， SiC 层的电阻率变得太大。 另 19 -3 一方面， 当其杂质浓度超过 2×10 cm 时， 难以限制 SiC 层中的堆积缺陷。通过将 SiC 层的 18 -3 杂质浓度设定为大于 5×10 cm 且小于 2×1019cm-3， 能够抑制 SiC 层中的堆积缺陷并同时 降低其电阻率。
所述碳化硅衬底可还包含用于填充所述多个 SiC 层之间的间隙的填充部分。
以这种方式， 当对碳化硅衬底的表面进行研磨时， 可抑制外来物质如研磨粒子进 入到 SiC 层之间的间隙中。应注意， 所述填充部分可由例如碳化硅或二氧化硅制成。
在碳化硅衬底中， 所述填充部分能够具有大于 5×1018cm-3 的杂质浓度。
以这种方式， 降低了填充部分的电阻率， 由此防止了因形成填充部分而导致碳化 硅衬底的电阻率升高。此外， 因为可以在将 SiC 衬底 (SiC 层 ) 的端面相互连接之后形成填 充部分， 所以即使当填充部分具有许多缺陷时， 所述各个 SiC 层的品质仍可以不受影响。因 此， 为了进一步降低填充部分的电阻率， 所述填充部分可具有超过 2×1019cm-3 的杂质浓度。
所述碳化硅衬底可还包含外延生长层， 其由单晶碳化硅制成并设置在具有相互连 接的端面的所述多个 SiC 层的主面上。
以这种方式， 能够提供包含外延生长层的半导体衬底， 所述外延生长层形成在碳 化硅衬底上并可用作例如半导体装置中的缓冲层或有源层。此时， 能够将得自高品质锭的 SiC 层用于各个 SiC 层中。因此， 能够在 SiC 衬底上形成高品质外延生长层。
所述多个 SiC 衬底的各个端面可垂直或不垂直于所述 SiC 层的每个主面。更具体 地， 例如， 在碳化硅衬底中， 所述多个 SiC 层的各个端面可与解理面相对应。
利用与解理面相对应的各个端面， 在得到 SiC 层 (SiC 衬底 ) 时， 能够抑制在 SiC 层端面附近上的损伤。结果， 保持了在 SiC 层端面附近的结晶度。
在碳化硅衬底中， 所述多个 SiC 层的各个端面可与 {0001} 面相对应。
利用与 {0001} 面相对应的生长面， 能够有效地制造高品质单晶碳化硅锭。此外， 单晶碳化硅能够在 {0001} 面处解理。因此， 利用与 {0001} 面相对应的各个端面， 能够有效 地得到高品质 SiC 层。
在碳化硅衬底中， 将所述多个 SiC 层的所述端面相互连接， 使得当俯视观察时所 述多个 SiC 层的主面相互对齐， 所述主面各个相对于 {0001} 面具有不小于 50°且不大于 65°的偏离角。
照 这 样， 在 本发明的 碳化硅 衬底中， 对 SiC 层 的各 个 主面进 行 调整以 相 对 于 {0001} 面具有不小于 50° 且不大于 65° 的偏离角， 由此例如在使用碳化硅衬底形成 MOSFET 时， 减少了在外延生长层与氧化物膜之间的界面即例如其中形成通道区域的位置周 围的界面状态的形成。因此， 能够制造导通电阻下降的 MOSFET。
在碳化硅衬底中， 所述多个 SiC 层的所述端面可以相互连接， 使得所述多个 SiC 层 的当俯视观察时相互对齐的各个主面具有相对于 <1-100> 方向形成不大于 5°的角的偏离 取向。
所述 <1-100> 方向是碳化硅衬底中的代表性偏离取向。将由在制造衬底的方法中 的切片工艺的变化所造成的偏离取向的变化调整为 5°以下， 这使得可以在碳化硅衬底上 容易地形成外延生长层。
在碳化硅衬底中， 所述多个 SiC 层的所述端面可以相互连接， 使得所述多个 SiC 层 的当俯视观察时相互对齐的各个主面具有相对于所述 <1-100> 方向上的 {03-38} 面具有不 小于 -3°且不大于 5°的偏离角。
因此， 在使用碳化硅衬底制造 MOSFET 的情况中， 能够进一步提高通道迁移率。此 外， “相对于 <1-100> 方向上的 {03-38} 面的偏离角” 是指由上述主面的法线在由 <1-100> 方向和 <0001> 方向限定的平面上的正交投影与 {03-38} 面的法线形成的角。正值符号对 应正交投影与 <1-100> 方向近似平行的情况， 而负值符号对应正交投影与 <0001> 方向近似 平行的情况。
此 外， 各 个 主 面 优 选 具 有 基 本 为 {03-38} 的 面 取 向， 且所述主面更优选具有 {03-38} 的面取向。此处， 表述 “主面具有基本为 {03-38} 的面取向” 旨在包括如下情况 ： 其 中， 衬底主面的面取向包含在考虑到衬底的加工精度， 使得可将面取向基本认为是 {03-38} 的偏离角范围内。 在这种情况下， 偏离角的范围是例如相对于 {03-38} 为 ±2°的偏离角的 范围。因此， 能够进一步提高上述通道迁移率。在碳化硅衬底中， 可以将所述多个 SiC 层的端面相互连接， 使得所述多个 SiC 层的 当俯视观察时相互对齐的主面具有相对于 <11-20> 方向形成不超过 5°的角的偏离取向。
与 <1-100> 方向一样， <11-20> 是碳化硅衬底中的代表性偏离取向。将由在制造 衬底的方法中的切片工艺的变化所造成的偏离取向的变化调整为 ±5°， 这使得可以在碳 化硅衬底上容易地形成外延生长层。
在碳化硅衬底中， 各个 SiC 层可具有不超过 1cm-2 的微管密度。此外， 在碳化硅衬 4 -2 底中， 各个 SiC 层可具有不超过 1×10 cm 的位错密度。 此外， 在碳化硅衬底中， 各个 SiC 层 -1 可具有不超过 0.1cm 的堆积缺陷密度。
通过使用这种高品质 SiC 层， 在使用碳化硅衬底制造半导体装置中能够提高收 率。
在碳化硅衬底中， 所述多个 SiC 层的相邻层可具有直接相互连接的端面。
以这种方式， 与利用插入到其间的中间层将其连接的情况相比， 在碳化硅衬底中 能够得到可用于制造半导体装置的更大区域。
发明效果
由上述说明可清楚， 根据本发明的制造碳化硅衬底的方法和碳化硅衬底， 能够提 供制造结晶度优异并具有大直径的碳化硅衬底的方法以及这种碳化硅衬底。 附图说明
图 1 是显示碳化硅衬底的结构的示意性横断面视图。 图 2 是显示碳化硅衬底的结构的示意性平面图。 图 3 是显示具有在其上形成的外延层的碳化硅衬底的结构的示意性横断面视图。 图 4 是示意性显示用于制造碳化硅衬底的方法的流程图。 图 5 是显示实施方案 2 中的碳化硅衬底的结构的示意性横断面视图。 图 6 是示意性显示用于制造实施方案 2 中的碳化硅衬底的方法的流程图。 图 7 是用于说明制造碳化硅衬底的方法的示意性横断面视图。 图 8 是显示实施方案 3 中的碳化硅衬底的结构的示意性横断面视图。 图 9 是示意性显示用于制造实施方案 3 中的碳化硅衬底的方法的流程图。 图 10 是用于说明制造碳化硅衬底的方法的示意性横断面视图。 图 11 是显示实施方案 4 中的碳化硅衬底的结构的示意性横断面视图。 图 12 是示意性显示用于制造实施方案 4 中的碳化硅衬底的方法的流程图。 图 13 是用于说明制造碳化硅衬底的方法的示意性横断面视图。 图 14 是显示实施方案 5 中的碳化硅衬底的结构的示意性横断面视图。 图 15 是示意性显示用于制造实施方案 5 中的碳化硅衬底的方法的流程图。 图 16 是用于说明制造碳化硅衬底的方法的示意性横断面视图。 图 17 是显示垂直型 MOSFET 的结构的示意性横断面视图。 图 18 是示意性显示用于制造垂直型 MOSFET 的方法的流程图。 图 19 是用于说明制造垂直型 MOSFET 的方法的示意性横断面视图。 图 20 是用于说明制造垂直型 MOSFET 的方法的示意性横断面视图。 图 21 是用于说明制造垂直型 MOSFET 的方法的示意性横断面视图。图 22 是用于说明制造垂直型 MOSFET 的方法的示意性横断面视图。具体实施方式
下面参考附图对本发明的实施方案进行说明。应注意， 对图中的相同或相当的部 分给予相同的参考符号且不再重复对其进行说明。
实施方案 1
首先， 参考图 1 和图 2 对本发明的一个实施方案即实施方案 1 进行说明。图 1 与 沿图 2 中的线 I-I 所取的横断面视图相对应。参考图 1， 本实施方案的碳化硅衬底 1 包含多 个 SiC 层 20， 所述多个 SiC 层 20 各自由单晶碳化硅制成并在俯视观察时并排排列。所述多 个 SiC 层 20 具有相互连接的端面 20B。
在本实施方案的碳化硅衬底 1 中， 以当俯视观察时各个由单晶碳化硅制成的多个 SiC 层 20 并排排列的方式将 SiC 层 20 的端面 20B 相互连接。照这样， 碳化硅衬底 1 可有效 地利用各自得自具有小直径并易于实现高品质的碳化硅单晶的 SiC 衬底 (SiC 层 )， 由此能 够作为结晶度优异并具有大直径的碳化硅衬底对碳化硅衬底 1 进行处理。
此外， 参考图 1 和图 2， 在碳化硅衬底 1 中， 当俯视观察时， 所述多个 SiC 层 20 以 矩阵形式排列。更具体地， 对多个 SiC 层 20 的相邻层进行设置， 使得其端面 20B 相互连接。 从不同的观点解释， 将多个 SiC 层 20 的相邻层的端面 20B 直接相互连接。因此， 与利用插 入到其间的中间层将其相互连接的情况相比， 碳化硅衬底 1 具有可用于制造半导体装置的 更大区域。利用具有这种大直径的碳化硅衬底 1 使得半导体装置的制造方法高效。此外， 在碳化硅衬底 1 中， SiC 层 20 的各个端面 20B 与其主面 20A 垂直。这使得 SiC 层 20 可容 易地以矩阵形式排列。 此外， 如图 3 中所示， 在 SiC 层 20 的主面 20A 上形成由单晶碳化硅制成的外延生长 层 30， 由此制造包含外延生长层的碳化硅衬底 2， 所述外延生长层可用作缓冲层或有源层。
此处， 在各个 SiC 层 20 中包含的杂质能够为氮或磷。特别地， 在杂质浓度相同的 条件下， 与采用氮作为杂质的情况中的其电阻率相比， 通过采用磷作为杂质， 碳化硅衬底 1 的电阻率可以变得更小。
此处， 在上述碳化硅衬底 1 中， 各个 SiC 衬底 20 的主面 20A 相对于 {0001} 面可具 有不小于 50°且不大于 65°的偏离角。通过使用这种碳化硅衬底 1 制造 MOSFET， 在通道 区域内能够减少界面状态的形成， 由此得到导通电阻下降的 MOSFET。同时， 为了促进制造， SiC 层 20 的主面 20A 可与 {0001} 面相对应。
此外， SiC 层 20 的主面 20A 的偏离取向可相对于 <1-100> 方向形成 5°以下的角。 所述 <1-100> 方向是碳化硅衬底中的代表性偏离取向。将由在制造衬底的方法中的切片工 艺的变化所造成的偏离取向的变化调整为 5°以下， 这使得可以在碳化硅衬底 1 上容易地 形成外延生长层。
此外， 在碳化硅衬底 1 中， SiC 层 20 的主面 20A 相对于 <1-100> 方向上的 {03-38} 面优选具有不小于 -3°且不大于 5°的偏离角。因此， 在使用碳化硅衬底 1 制造 MOSFET 的 情况中， 能够进一步提高通道迁移率。
或者， 在碳化硅衬底 1 中， SiC 层 20 的主面 20A 的偏离取向可相对于 <11-20> 方 向形成 5°以下的角。
<11-20> 是碳化硅衬底中的代表性偏离取向。将由在制造衬底的方法中的切片工 艺的变化所造成的偏离取向的变化调整为 ±5°， 这使得可以在碳化硅衬底 1 上容易地形 成外延生长层。
此外， 期望的是， SiC 层 20 具有大于 5×1018cm-3 且小于 2×1019cm-3 的杂质浓度。 以这种方式， 能够降低电阻率并同时抑制 SiC 层 20 中的堆积缺陷。
此外， SiC 层 20 优选具有不超过 1cm-2 的微管密度。此外， SiC 层 20 优选具有不 4 -2 -1 超过 1×10 cm 的位错密度。此外， SiC 层 20 优选具有不超过 0.1cm 的堆积缺陷密度。通 过使用这种高品质 SiC 层 20， 在使用碳化硅衬底 1 制造半导体装置中能够提高收率。
下面对制造上述碳化硅衬底 1 的示例性方法进行说明。 参考图 4， 首先实施衬底准 备步骤以作为本实施方案中制造碳化硅衬底的方法中的步骤 (S10)。在该步骤 (S10) 中， 参考图 1 和图 2， 准备各自由单晶碳化硅制成且将成为 SiC 层 20 的多个 SiC 衬底 20。各个 SiC 衬底 20 具有主面， 所述主面将成为通过这种制造方法得到的 SiC 层 20 的主面 20A( 参 见图 1)。因此， 此时， 根据主面 20A 的期望面取向选择 SiC 衬底 20 的主面的面取向。此处， 例如， 准备具有与 {03-38} 面相对应的主面 20A 的 SiC 衬底 20。此外， 作为 SiC 衬底 20， 使 18 -3 19 -3 用具有大于 5×10 cm 且小于 2×10 cm 的杂质浓度的衬底。 然后， 作为步骤 (S20)， 实施接触排列步骤。在该步骤 (S20) 中， 参考图 1 和图 2， 当俯视观察时在步骤 (S10) 中准备的所述多个 SiC 衬底 20 并排排列， 使得相邻的 SiC 衬底 20 的端面 20B 相互接触。
然后， 作为步骤 (S30)， 实施连接步骤。 在该步骤 (S30) 中， 通过对在步骤 (S20) 中 排列的 SiC 衬底 20 进行加热， 将相邻的 SiC 衬底 20 相互连接， 使得相邻的衬底的端面 20B 相互接触。可以在减压下 ( 例如在真空中 ) 实施这种加热。利用上述工艺， 完成了实施方 案 1 的碳化硅衬底 1。
此外， 通过实施如下步骤以在碳化硅衬底 1 上形成外延生长层， 可以制造上述碳 化硅衬底 2。 即， 作为步骤 (S40)， 在通过实施步骤 (S10) ～ (S30) 而制造的碳化硅衬底 1 上 实施表面平滑化步骤。在该步骤 (S40) 中， 通过例如研磨使得各个 SiC 衬底 20 的主面 20A 平滑。这使得可以在 SiC 衬底 20 的主面 20A 上容易地形成高品质的外延生长层。
此外， 作为步骤 (S50)， 实施外延生长步骤。在该步骤 (S50) 中， 参考图 1 和图 3， 在 SiC 层 20 上形成外延生长层 30。以这种方式， 完成了包含外延生长层 30 的碳化硅衬底 2， 所述外延生长层 30 可用作半导体装置中的缓冲层或有源层。
此处， 在步骤 (S20) 中， 在相邻的 SiC 层 20 之间的间隙优选不超过 100μm。即使 当 SiC 衬底 20 的端面 20B 高度平坦时， 仍能够在 SiC 衬底 20 之间形成微小间隙。如果这 种间隙超过 100μm， 则 SiC 衬底 20 之间的连接状态可能不会均匀。通过将 SiC 衬底 20 之 间的间隙设定为不超过 100μm， 能够更可靠地将 SiC 衬底 20 相互均匀连接。
此外， 在步骤 (S30) 中， 优选对 SiC 衬底 20 进行加热以落在等于或高于碳化硅的 升华温度的温度范围内。这使得可更可靠地将 SiC 衬底 20 相互连接。
此外， 在步骤 (S30) 中用于 SiC 衬底 20 的加热温度优选不低于 1800℃且不高于 2500℃。如果加热温度低于 1800℃， 则将 SiC 衬底 20 相互连接需要花费较长时间， 这导致 制造碳化硅衬底 1 的效率下降。另一方面， 如果加热温度超过 2500℃， 则 SiC 衬底 20 的表 面变得粗糙， 这可能导致在要制造的碳化硅衬底 1 中产生多种晶体缺陷。为了提高制造效
率并同时抑制在碳化硅衬底 1 中产生缺陷， 将在步骤 (S30) 中用于 SiC 衬底 20 的加热温度 优选设定为不小于 1900℃且不大于 2100℃。此外， 当将在步骤 (S30) 中进行加热时气氛的 -5 6 压力设定为不低于 10 Pa 且不高于 10 Pa 时， 使用简单装置能够将其相互连接。此外， 在该 -1 4 步骤 (S30) 中， 可在高于 10 Pa 且低于 10 Pa 的压力下对所述多个 SiC 衬底进行加热。这 能够使用简单的装置完成上述连接， 并在相对短的时间内提供用于完成连接的气氛， 由此 实现碳化硅衬底 1 的制造成本的下降。此外， 在步骤 (S30) 中进行加热时的气氛可以为惰 性气体气氛。 在气氛为惰性气体气氛的情况中， 所述惰性气体气氛优选含有选自氩、 氦和氮 中的至少一种。此外， 在该步骤 (S30) 中， 可在通过降低空气的压力而得到的气氛中对所述 多个 SiC 衬底 20 进行加热。这降低了碳化硅衬底 1 的制造成本。
此 外， 在上述实施方案中已经说明了 ： 在 步 骤 (S10) 中， 准备了各自具有与 {03-38} 面相对应的主面 20A 的 SiC 衬底 20 ； 且在步骤 (S20) 和 (S30) 中， 对其进行排列， 使得各自与 {03-38} 面相对应的主面 20A 相互对齐， 即与 {03-38} 面相对应的主面 20A 在 一个平面中相互对齐 ( 在各个主面 20A 具有与 <1-100> 方向相对应的偏离取向的情况中 )。 然而， 作为这种的替代， 各个主面 20A 可具有与例如 <11-20> 方向相对应的偏离取向。
此外， 在步骤 (S10) 中准备的各个 SiC 衬底 20 优选具有不超过 1cm-2 的微管密度。 此外， 在步骤 (S10) 中准备的各个 SiC 衬底 20 优选具有不超过 1×104cm-2 的位错密度。此 外， 在步骤 (S10) 中准备的各个 SiC 衬底 20 优选具有不超过 0.1cm-1 的堆积缺陷密度。通 过利用由此准备的这种高品质 SiC 衬底 20 制造碳化硅衬底 1， 能够在使用碳化硅衬底 1 制 造半导体装置中提高收率。
此 外， 在 步 骤 (S 10) 中 准 备 的 各 个 SiC 衬 底 20 具 有 大 于 5×1018cm-3 且 小 于 2×1019cm-3 的杂质浓度。这使得可在各个 SiC 衬底 20 中降低电阻率并同时抑制堆积缺陷。
实施方案 2
下面对本发明的另一个实施方案即实施方案 2 进行说明。 参考图 5 和图 1， 实施方 案 2 中的碳化硅衬底 1 具有与实施方案 1 中的碳化硅衬底 1 基本相同的结构并提供了与其 基本相同的效果。然而， 实施方案 2 中的碳化硅衬底 1 与实施方案 1 中的不同之处在于， 提 供了填充部分以填充 SiC 层 20 之间的间隙。
参考图 5， 实施方案 2 中的碳化硅衬底 2 还包含用于对所述多个 SiC 层 20 之间的 间隙进行填充的填充部分 60。各个填充部分 60 可由例如碳化硅或二氧化硅制成。此外， 可 使用由硅 (Si) 制成或由树脂制成的填充部分 60。通过例如将熔融的 Si 引入到 SiC 层 20 之间的各个间隙中能够形成由 Si 制成的填充部分 60。通过例如将熔融的树脂倒入 SiC 层 20 之间的各个间隙中并然后实施适当的硬化处理以使得树脂硬化， 能够形成由树脂制成的 中间层。可使用的树脂的实例包括丙烯酸类树脂、 聚氨酯树脂、 聚丙烯、 聚苯乙烯、 聚氯乙 烯、 抗蚀剂、 含 SiC 的树脂等。因此， 即使在对其表面进行研磨时， 实施方案 2 中的碳化硅衬 底 1 也抑制了外来物质如研磨粒子进入到 SiC 层 20 之间的各个间隙中。
应注意， 各个填充部分 60 具有大于 5×1018cm-3 的杂质浓度。 这实现了填充部分 60 的电阻率的下降， 由此通过形成填充部分 60 而防止了碳化硅衬底 1 的电阻率升高。
下面对用于制造实施方案 2 中的碳化硅衬底的方法进行说明。参考图 6， 在制造 该实施方案中的碳化硅衬底的方法中， 以与实施方案 1 中相同的方式实施步骤 (S10) ～ (S30)。因此， 如图 7 中所示， 将 SiC 衬底 20 在其端面 20B 处相互连接。然后， 作为步骤 (S31)， 实施间隙填充步骤。在该步骤 (S31) 中， 形成填充部分以 对相互连接的多个 SiC 衬底 20 之间的间隙进行填充。具体地， 参考图 7 和图 5， 例如， 使用 CVD 外延法来生长碳化硅， 由此形成填充 SiC 衬底 20 之间的间隙的填充部分 60。应注意， 用于形成填充部分 60 的方法不限于 CVD 外延法， 例如可使用升华法或液相外延法。通过例 如将 SiC 衬底 20 与保持在碳坩埚中的 Si 熔融物接触以向它们供应源自熔融物的 Si 和源 自坩埚的碳， 能够实施所述液相外延法。此外， 各个填充部分 60 不必由碳化硅制成， 且例如 可由二氧化硅制成。通过例如 CVD 法能够形成由二氧化硅制成的填充部分 60。
然后， 作为步骤 (S40)， 以与实施方案 1 中相同的方式实施表面平滑化步骤。 此时， 通过研磨将在 SiC 衬底 20 的主面 20A 上形成的填充部分 60 除去。 此外， 由此形成的填充部 分 60 防止了外来物质如研磨粒子进入到 SiC 层 20 之间的间隙中。 利用上述程序， 按图 5 中 所示完成了实施方案 2 中的碳化硅衬底 1。此外， 与实施方案 1 一样， 通过实施步骤 (S70)， 能够制造包含外延生长层的碳化硅衬底。
实施方案 3
下面对本发明的还另一个实施方案即实施方案 3 进行说明。 参考图 8 和图 1， 实施 方案 3 中的碳化硅衬底 1 具有与实施方案 1 中的碳化硅衬底 1 基本相同的结构并提供了与 其基本相同的效果。然而， 在各个 SiC 层 20 的形状方面， 实施方案 3 中的碳化硅衬底 1 与 实施方案 1 中的不同。
参考图 8， 在实施方案 3 中， 各个 SiC 层 20 的端面 20B 不与其主面 20A 垂直。此 外， 实施方案 3 中的 SiC 层 20 的端面 20B 与解理面相对应。 更具体地， 在实施方案 3 中， SiC 层 20 的端面 20B 与 {0001} 面相对应。
下面对用于制造实施方案 3 中的碳化硅衬底 1 的方法进行说明。可以以与实施方 案 1 中基本相同的方式来制造实施方案 3 中的碳化硅衬底 1。然而， 在步骤 (S10) 中准备的 各个 SiC 衬底 20 的形状方面， 用于制造实施方案 3 中的碳化硅衬底的方法与实施方案 1 中 的不同。因此， 能够使用与实施方案 1 中不同的制造方法。
即， 参考图 9， 在作为步骤 (S10) 而实施的衬底准备步骤中， 准备了各自与实施方 案 3 中的各个 SiC 层 20 的形状相对应的 SiC 衬底 20。具体地， 在步骤 (S10) 中准备的各个 SiC 衬底 20 的端面 20B 与作为 {0001} 面的解理面相对应。这抑制了在得到 SiC 衬底 20 时 在 SiC 衬底 20 的端面附近上的损伤。结果， 在 SiC 衬底 20 的端面附近保持了结晶度。
然后， 参考图 9， 实施紧密排列步骤以作为步骤 (S21)。在该步骤 (S21) 中， 参考 图 10， 通过相互面对设置的第一加热器 81 和第二加热器 82 交替保持相邻的要成为 SiC 层 20( 参见图 8) 的 SiC 衬底 20。此时， 认为由第一加热器保持的 SiC 衬底 20 与由第二加热 器 82 保持的 SiC 衬底 20 之间的间隔的合适值与用于在下述步骤 (S32) 中进行加热时得到 的升华气体的平均自由通道相关。具体地， 能够将所述间隔的平均值设定为小于用于在下 述步骤 (S32) 中进行加热时得到的升华气体的平均自由通道。例如， 严格地， 用于原子和分 子的平均自由通道取决于在 1Pa 压力和 2000℃温度下的原子半径和分子半径， 但是为约几 厘米到几十厘米。因此， 实际上， 优选将所述间隔设定为几厘米以下。更具体地， 将由第一 加热器 81 保持的 SiC 衬底 20 和由第二加热器 82 保持的 SiC 衬底 20 相互紧密排列， 使得 其端面在其间的间隔不小于 1μm 且不大于 1cm 的条件下相互面对。所述间隔的平均值优 选为 1cm 以下， 更优选 1mm 以下。同时， 在间隔的平均值为 1μm 以上时， 能够确保用于升华碳化硅的足够空间。 应注意， 这种升华气体是通过对固体碳化硅进行升华而形成的气体， 且 所述升华气体包含例如 Si、 Si2C 和 SiC2。此外， 将第一加热器 81 设置在相对于第二加热器 82 的上侧 ( 在垂直方向上的上侧 )。
然后， 作为步骤 (S32)， 实施升华步骤。在该步骤 (S32) 中， 通过第一加热器 81 将 SiC 衬底 20 加热至预定的第一温度。 同样地， 通过第二加热器 82 将 SiC 衬底 20 加热至预定 的第二温度。此时， 例如通过由此将由第二加热器 82 保持的 SiC 衬底 20 加热至第二温度， 使得 SiC 从由第二加热器 82 保持的 SiC 衬底 20 的表面升华。将所述第一温度设定为比所 述第二温度低。具体地， 例如将第一温度设定为比第二温度低不小于 1℃且不大于 100℃。 所述第一温度优选为 1800℃以上且 2500℃以下。 因此， 作为从由第二加热器 82 保持的 SiC 衬底 20 升华的结果的气体形式的 SiC 到达由第一加热器 81 保持的 SiC 衬底 20 的表面。 通 过保持这种状态， 将相邻的 SiC 衬底 (SiC 层 )20 在其端面 20B 处相互连接， 如图 8 中所示， 由此完成实施方案 3 中的碳化硅衬底 1。此外， 与实施方案 1 一样， 通过实施步骤 (S40) 和 (S50)， 能够制造包含外延生长层的碳化硅衬底。
应注意， 在上述实施方案中的制造方法中， 在步骤 (S21) 中将由第一加热器 81 保 持的 SiC 衬底 20 和由第二加热器 82 保持的 SiC 衬底 20 以其间具有间隔的方式排列， 但其 可以以其间不存在任何间隔的方式进行排列即以相互接触的方式排列。此外， 在这种情况 下， 在由第一加热器 81 保持的 SiC 衬底 20 和由第二加热器 82 保持的 SiC 衬底 20 之间形 成间隙。在该间隙中， 将 SiC 升华， 由此得到实施方案 3 中的碳化硅衬底 1。 实施方案 4
下面对本发明的还另一个实施方案即实施方案 4 进行说明。参考图 11 和图 1， 实 施方案 4 中的碳化硅衬底 1 具有与实施方案 1 中的碳化硅衬底 1 基本相同的构造并提供了 与其基本相同的效果。然而， 实施方案 4 中的碳化硅衬底 1 与实施方案 1 中的不同之处在 于， 在相邻的 SiC 层之间设置了各自充当中间层的无定形 SiC 层。
即， 参考图 11， 在实施方案 4 中的碳化硅衬底 1 中， 将各个无定形 SiC 层 40 设置在 相邻的 SiC 层 20 之间。无定形 SiC 层 40 至少具有由无定形 SiC 制成的部分， 并充当中间 层。然后， 通过这种无定形 SiC 层 40 将相邻的 SiC 层 20 相互连接。由此存在的无定形 SiC 层 40 有助于制造其中将相邻的 SiC 层 20 相互连接的碳化硅衬底 1。此处， 将相邻的 SiC 层 20 之间的间隔即中间层 ( 无定形 SiC 层 40) 的厚度优选设定为 100μm 以下， 更优选 10μm 以下。
下面对制造实施方案 4 中的碳化硅衬底 1 的方法进行说明。参考图 12， 在制造实 施方案 4 中的碳化硅衬底 1 的方法中， 以与实施方案 1 中相同的方式实施衬底准备步骤以 作为步骤 (S10)， 从而准备多个 SiC 衬底 20。
然后， 实施 Si 层形成步骤以作为步骤 (S11)。在该步骤 (S11) 中， 参考图 13， 例如 在步骤 (S10) 中准备的 SiC 衬底 20 的端面 20B 的每一个上形成具有 100nm 厚度的 Si 层 41。例如使用溅射法能够形成这种 Si 层 41。
然后， 作为步骤 (S20)， 实施接触排列步骤。在该步骤 (S20) 中， 与实施方案 1 一 样， 以矩阵形式将相邻的 SiC 衬底 20 并排排列， 使得其与在步骤 (S11) 中在其间形成的 Si 层 41 接触。
然后， 作为步骤 (S33)， 实施加热步骤。 在该步骤 (S33) 中， 例如在氢气和丙烷气体
的混合气体气氛中， 在 1×103Pa 的压力下， 在约 1500℃下将以与在其间形成的 Si 层 41 接 触的方式排列的 SiC 衬底 20 加热 3 小时。因此， 向 Si 层 41 供应作为主要从 SiC 衬底 20 扩散的结果的碳， 由此形成如图 11 中所示的无定形 SiC 层 40。利用上述工艺， 能够制造实 施方案 4 中的碳化硅衬底 1。此外， 与实施方案 1 一样， 通过实施步骤 (S40) 和 (S50)， 可以 制造包含外延生长层的碳化硅衬底。
实施方案 5
下面对本发明的还另一个实施方案即实施方案 5 进行说明。参考图 14， 实施方案 5 中的碳化硅衬底 1 具有与实施方案 1 中的碳化硅衬底 1 基本相同的构造并提供了与其基 本相同的效果。然而， 实施方案 5 中的碳化硅衬底 1 与实施方案 1 中的不同之处在于， 在相 邻的 SiC 层 20 之间形成了中间层 70。
更具体地， 中间层 70 包含碳以充当导体。此处， 本文中可使用的中间层 70 包含例 如石墨粒子和非石墨化碳。优选地， 中间层 70 具有包含石墨粒子和非石墨化碳的碳复合结 构。
即， 在实施方案 5 的碳化硅衬底 1 中， 将通过在其中包含碳而充当导体的中间层 70 设置在相邻的 SiC 层 20 之间。通过中间层 70 将相邻的 SiC 层 20 相互连接。由此存在的 中间层 70 有助于制造其中将相邻的 SiC 层 20 在其端面 20B 处相互连接的碳化硅衬底 1。 下面对制造实施方案 5 中的碳化硅衬底 1 的方法进行说明。参考图 15， 在制造实 施方案 5 中的碳化硅衬底 1 的方法中， 以与实施方案 1 中相同的方式实施步骤 (S10)。
然后， 作为步骤 (S12)， 实施胶粘剂涂布步骤。在该步骤 (S12) 中， 参考图 16， 例如 向 SiC 衬底的端面 20B 涂布碳胶粘剂， 由此形成前体层 71。 所述碳胶粘剂能够由例如树脂、 石墨粒子和溶剂形成。此处， 可使用的示例性树脂为通过加热而形成为非石墨化碳的树脂 如酚醛树脂。可使用的示例性溶剂为苯酚、 甲醛、 乙醇等。此外， 优选以不小于 10mg/cm2 且 不大于 40mg/cm2 的量， 更优选以不小于 20mg/cm2 且不大于 30mg/cm2 的量涂布碳胶粘剂。 此 外， 所涂布的碳胶粘剂优选具有不超过 100μm、 更优选不超过 50μm 的厚度。
然后， 作为步骤 (S20)， 实施接触排列步骤。在该步骤 (S20) 中， 与实施方案 1 一 样， 参考图 16， 以矩阵形式将相邻的 SiC 衬底 20 并排排列， 使得其与在步骤 (S12) 中在其间 形成的前体层 71 接触。
然后， 作为步骤 (S34)， 实施预焙烧步骤。 在该步骤 (S34) 中， 对以与在其间形成的 前体层 71 接触的方式排列的 SiC 衬底 20 进行加热， 由此从构成各个前体层 71 的碳胶粘剂 中除去溶剂组分。具体地， 将 SiC 衬底 20 逐渐加热至超过溶剂组分的沸点的温度范围。通 过尽可能地实施这种加热， 对胶粘剂进行脱气以提高粘合强度。
然后， 作为步骤 (S35)， 实施烧结步骤。在该步骤 (S35) 中， 将具有在步骤 (S34) 中受热并因此预焙烧的前体层 71 的 SiC 衬底 20 加热至高温， 优选不小于 900℃且不高于 1100℃的温度如 1000℃并持续优选不小于 10 分钟且不超过 10 小时的时间如 1 小时， 由此 对前体层 71 进行烧结。在烧结时所使用的气氛能够为惰性气体气氛如氩。所述气氛的压 力能够为例如大气压。以这种方式， 将前体层 71 形成为各自由碳制成的中间层 70， 所述碳 为导体。利用上述工艺， 能够制造实施方案 5 中的碳化硅衬底 1。此外， 与实施方案 1 一样， 通过实施步骤 (S40) 和 (S50)， 可以制造包含外延生长层的碳化硅衬底。
应注意， 实施方案 4 和 5 已经说明了分别包含无定形 SiC 和碳的中间层， 但中间层
不限于此。 作为这些的替代， 例如能够使用由金属制成的中间层。 在这种情况下， 作为金属， 优选使用可通过形成硅化物而与碳化硅形成欧姆接触的金属如镍。
实施方案 6
作为实施方案 6， 下面对使用本发明的上述碳化硅衬底制造的一种示例性半导体 装置进行说明。参考图 17， 根据本发明的半导体装置 101 为垂直型 DiMOSFET( 双注入的 MOSFET)， 并具有衬底 102、 缓冲层 121、 反向击穿电压保持层 122、 p 区 123、 n+ 区 124、 p+ 区 125、 氧化物膜 126、 源极 111、 上源极 127、 栅极 110 和在所述衬底 102 背面上形成的漏极 112。具体地， 在由 n 型导电性碳化硅制成的衬底 102 的正面上形成由碳化硅制成的缓冲层 121。作为衬底 102， 使用本发明的碳化硅衬底， 其包括实施方案 1 ～ 5 中的碳化硅衬底 1。 在使用实施方案 1 ～ 5 的每一个中的碳化硅衬底 1 的情况中， 在碳化硅衬底 1 的 SiC 层 20 上形成缓冲层 121。缓冲层 121 具有 n 型导电性， 并具有例如 0.5μm 的厚度。此外， 缓冲层 17 -3 121 中具有 n 型导电性的杂质具有例如 5×10 cm 的浓度。在缓冲层 121 上形成反向击穿 电压保持层 122。反向击穿电压保持层 122 由 n 型导电性碳化硅制成， 并具有例如 10μm 的 15 -3 厚度。此外， 反向击穿电压保持层 122 以例如 5×10 cm 的浓度包含 n 型导电性杂质。
反向击穿电压保持层 122 具有其中在其间具有间隔的条件下形成 p 型导电性的 p 区 123 的表面。在各个 p 区 123 中， 在 p 区 123 的表面层处形成 n+ 区 124。此外， 在与 n+ 区 124 相邻的位置处， 形成 p+ 区 125。形成氧化物膜 126， 从而在一个 p 区 123 中的 n+ 区 124、 p 区 123、 两个 p 区 123 之间的反向击穿电压保持层 122 的露出部分、 其他 p 区 123 以及其 + 他 p 区 123 中的 n 区 124 上延伸。在氧化物膜 126 上， 形成栅极 110。此外， 在 n+ 区 124 和 p+ 区 125 上形成源极 111。在源极 111 上， 形成上源极 127。而且， 在衬底 102 的背面即与 在其上形成缓冲层 121 的其正面相反的表面上形成漏极 112。
本实施方案中的半导体装置 101 使用本发明中的碳化硅衬底如在实施方案 1 ～ 5 的每一个中所述的碳化硅衬底 1 作为衬底 102。此处， 如上所述， 本发明的碳化硅衬底为结 晶度优异并具有大直径的碳化硅衬底。因此， 半导体装置 101 为其中作为外延层而在衬底 102 上形成的缓冲层 121 和反向击穿电压保持层 122 具有优异结晶度的半导体装置， 且为在 成本下降的条件下制造的。
下面参考图 18 ～图 22 对制造图 17 中所示的半导体装置 101 的方法进行说明。 参 考图 18， 首先， 实施衬底准备步骤 (S110)。此处准备例如由碳化硅制成且具有与 (03-38) 面相对应的主面的衬底 102( 参见图 19)。作为衬底 102， 准备本发明的碳化硅衬底， 其包括 根据实施方案 1 ～ 5 中所述的各种制造方法制造的碳化硅衬底 1。
或者， 作为衬底 102( 参见图 19)， 可使用具有 n 型导电性并具有 0.02Ωcm 的衬底 电阻的衬底。
然后， 如图 18 中所示， 实施外延层形成步骤 (S120)。 具体地， 在衬底 102 的正面上 形成缓冲层 121。在用作衬底 102 的碳化硅衬底 1 的 SiC 层 20( 参见图 1、 图 5、 图 8、 图 11 和图 14) 上形成缓冲层 121。 作为缓冲层 121， 例如， 形成了由 n 型导电性碳化硅制成并具有 0.5μm 厚度的外延层。缓冲层 121 具有例如 5×1017cm-3 的浓度的导电杂质。然后， 在缓冲 层 121 上， 形成反向击穿电压保持层 122， 如图 19 中所示。作为反向击穿电压保持层 122， 使用外延生长法形成了由 n 型导电性碳化硅制成的层。反向击穿电压保持层 122 能够具有 例如 10μm 的厚度。此外， 反向击穿电压保持层 122 以例如 5×1015cm-3 的浓度包含 n 型导电性杂质。
然后， 如图 18 中所示， 实施注入步骤 (S130)。 具体地， 使用通过平版印刷和腐蚀形 成的氧化物膜作为掩模来将 p 型导电性杂质注入到反向击穿电压保持层 122 中， 由此形成 图 20 中所示的 p 区 123。 此外， 在将由此使用的氧化物膜除去之后， 通过平版印刷和腐蚀形 成具有新图案的氧化物膜。使用这种氧化物膜作为掩模， 将 n 型导电性导电杂质注入到预 + 定区域内以形成 n 区 124。以类似方式， 注入 p 型导电性导电杂质以形成 p+ 区 125。结果， 得到了图 20 中所示的结构。
在这种注入步骤之后， 实施活化退火处理。 在例如使用氩气作为气氛气体、 将加热 温度设定为 1700℃并将加热时间设定为 30 分钟的条件下实施这种活化退火处理。
然后， 如图 18 中所示， 实施栅绝缘膜形成步骤 (S140)。 具体地， 如图 21 中所示， 形 + + 成氧化物膜 126 以覆盖反向击穿电压保持层 122、 p 区 123、 n 区 124 和 p 区 125。作为用于 形成氧化物膜 126 的条件， 例如， 可实施干燥氧化 ( 热氧化 )。在将加热温度设定为 1200℃ 并将加热时间设定为 30 分钟的条件下实施干燥氧化。
其后， 如图 18 中所示， 实施氮退火步骤 (S150)。具体地， 在一氧化氮 (NO) 的气氛 气体中实施退火处理。例如， 用于这种退火处理的温度条件如下 ： 加热温度为 1100℃且加 热时间为 120 分钟。结果， 将氮原子引入到氧化物膜 126 与设置在氧化物膜 126 下方的反 向击穿电压保持层 122、 p 区 123、 n+ 区 124 和 p+ 区 125 中的每一个之间的界面附近。此外， 在使用一氧化氮气氛气体的退火步骤之后， 可使用作为惰性气体的氩 (Ar) 气实施另外的 退火。具体地， 使用氩气气氛气体， 可在将加热温度设定为 1100℃并将加热时间设定为 60 分钟的条件下实施另外的退火。
然后， 如图 18 中所示， 实施电极形成步骤 (S160)。 具体地， 利用平版印刷法在氧化 物膜 126 上形成具有图案的抗蚀膜。使用抗蚀膜作为掩模， 通过腐蚀将在 n+ 区 124 和 p+ 区 125 上方的氧化物膜的一部分除去。其后， 在抗蚀膜上以及在与 n+ 区 124 和 p+ 区 125 接触 的氧化物膜 126 的开口中形成导电膜如金属。其后， 将抗蚀膜除去， 由此将位于抗蚀膜上的 导电膜部分除去 ( 剥落 )。此处， 作为导体， 例如能够使用镍 (Ni)。结果， 如图 22 中所示， 能够得到源极 111 和漏极 112。应注意， 此时， 优选实施用于合金化的热处理。具体地， 使用 作为惰性气体的氩 (Ar) 气的气氛气体， 在将加热温度设定为 950℃并将加热时间设定为 2 分钟的条件下实施热处理 ( 合金化处理 )。
其后， 在源极 111 上， 形成上源极 127( 参见图 17)。此外， 在衬底 102 的背面上形 成漏极 112( 参见图 17)。此外， 在氧化物膜 126 上形成栅极 110( 参见图 17)。以这种方 式， 能够得到图 17 中所示的半导体装置 101。即， 通过在碳化硅衬底 1 的 SiC 层 20 上形成 外延层和电极来制造半导体装置 101。
应注意， 在实施方案 6 中， 作为使用本发明的碳化硅衬底能够制造的一种示例性 半导体装置， 已经对垂直型 MOSFET 进行了说明， 但是能够制造的半导体装置不限于此。 例如， 使用本发明的碳化硅衬底能够制造多种半导体装置如 JFET( 结型场效应晶体管 )、 IGBT( 绝缘栅双极晶体管 ) 和肖特基势垒二极管。此外， 实施方案 6 说明了通过在如下碳 化硅衬底上形成充当有源层的外延层来制造半导体装置的情况， 所述碳化硅衬底具有与 (03-38) 面相对应的主面。然而， 能够用于主面的晶面不限于此， 能够将适用于使用目的并 包含 (0001) 面的任何晶面用于主面。如实施方案 6 中所述， 使用本发明的碳化硅衬底能够制造半导体装置。具体地， 在 本发明的半导体装置中， 在本发明的碳化硅衬底上形成外延层以作为有源层。 更具体地， 本 发明的半导体装置包含 ： 本发明的碳化硅衬底 ； 在所述碳化硅衬底上形成的外延生长层 ； 和在所述外延层上形成的电极。 换言之， 本发明的半导体装置包含 ： 由单晶碳化硅制成且在 俯视观察时并排排列的多个 SiC 层 ； 在所述 SiC 层上形成的外延生长层 ； 以及在所述外延 层上形成的电极， 所述多个 SiC 层具有相互连接的端面。
本文中所公开的实施方案在任何方面都是示例性和非限制性的。 本发明的范围由 权利要求书的项来限定而不是由上述实施方案限定， 且本发明的范围旨在包含在与权利要 求书的项等价的范围和含义内的所有变化。
工业实用性
本发明制造碳化硅衬底的方法和碳化硅衬底可特别有利地应用于制造需要具有 高结晶度和大直径两者的碳化硅衬底的方法以及这种碳化硅衬底。
附图标记
1、 2： 碳化硅衬底 ； 20 ： SiC 层 (SiC 衬底 ) ； 20A ： 主面 ； 20B ： 端面 ； 30 ： 外延生长层 ； 40 ： 无定形 SiC 层 ； 41 ： Si 层 ； 60 ： 填充部分 ； 70 ： 中间层 ； 71 ： 前体层 ； 81 ： 第一加热器 ； 82 ： 第二加热器 ； 101 ： 半导体装置 ； 102 ： 衬底 ； 110 ： 栅极 ； 111 ： 源极 ； 112 ： 漏极 ； 121 ： 缓冲层 ； + + 122 ： 反向击穿电压保持层 ； 123 ： p区； 124 ： n 区； 125 ： p 区； 126 ： 氧化物膜 ； 127 ： 上源极。