无线通信中的通用数字式双调制解调技术.pdf

摘要
申请专利号：	CN201010256282.3	申请日：	2010.08.10
公开号：	CN101969319A	公开日：	2011.02.09
当前法律状态：	撤回	有效性：	无权
法律详情：	发明专利申请公布后的视为撤回IPC(主分类):H04B 1/707申请公布日:20110209\|\|\|实质审查的生效IPC(主分类):H04B 1/707申请日:20100810\|\|\|公开
IPC分类号：	H04B1/707(2011.01)I; H04J3/06	主分类号：	H04B1/707
申请人：	贵州航天天马机电科技有限公司
发明人：	陈双良; 潘吉华; 马明峰
地址：	563003 贵州省遵义市汇川区大连路航天高新技术产业园
优先权：
专利代理机构：	遵义市遵科专利事务所 52102	代理人：	宋妍丽
PDF下载：	PDF下载

内容摘要

一种无线通信中的通用数字式双调制解调技术，该技术的方案是：在通信信号发射端将数据信号和语音信号经不同PN序列扩频后实施码分，再分别通过一个调制器和解调器进行调制和解调，调制器调制后输出的数据和语音中频信号进行合路，解调器直接于中频信号进行采样，实现解调和时钟跟踪的同步、恢复基带数据后输入主控装置。可满足高实时性、高传输率和快速同步的通信应用要求，并具有结构简单，工作可靠的优点。

权利要求书

1：一种无线通信中的通用数字式双调制解调技术，其特征在于：该双调制解调技术的方案是：在通信信号发射端将数据信号和语音信号经不同 PN 序列扩频后实施码分，再分别通过一个调制器和解调器进行调制和解调，调制器调制后输出的数据和语音中频信号进行合路，解调器直接于中频信号进行采样，实现解调和时钟跟踪的同步、恢复基带数据后输入主控装置。
2：如权利要求 1 所述的通用数字式双调制解调技术，其特征在于：所述调制解调器包括复杂可编程逻辑器件 CPLD、现场可编程门阵列器件 FPGA，调制解调器的工作过程包括调制和解调两大程序，其中调制过程包括数据分路、相位映射及状态译码、电平产生、输出 I、 Q 两路数字调制信号，通过 DA 变换和滤波变为模拟调制信号；解调过程包括中频信号采样、 AD 变换、数字匹配、延迟解调解差分、你通滤波、判决实现解调和时钟跟踪的同步、恢复基带数据，由所述复杂可编程逻辑器件 CPLD 完成数据分路、相位映射及状态译码的功能，由现场可编程门阵列器件 FPGA 实现除上述数据分路、相位映射和状态译码外、 AD 变换为 ADC 之后和 DA 变换为 DAC 之前的全部功能。
3：如权利要求 1 所述的通用数字式双调制解调技术，其特征在于：所述现场可编程门阵列 FPGA 选用 Xilinx 公司 200 万门产品， CPLD 选用 Xilinx 公司的 XC9572XL 型号产品。

说明书

无线通信中的通用数字式双调制解调技术
    ( 一 ) 技术领域：
     本发明涉及基于软件无线电技术的无线通信调制解调技术，通过技术适应性改进，可广泛应用不同通信的应用场合。 ( 二 ) 背景技术
     在现有的通信技术中，有模拟通信和数字通信。在数字通信领域，一般数据和话音都是由不同设备进行传输，即数据传输设备和语音传输设备；或者采用不同信道传输。这种方式的优点是在工程上实现简单，但同时也带来了设备成本高、频率利用率低、信号复用度低，数据传输实时性不强，传输效率低的缺点。
     在一点对多点的星型通信系统中，要求无线通信系统能够实现数据实时高效传输 ( 在一定通信周期内完成一定数据的发送与接收过程 )，数据传输误码率不低于 10-6，同步时间不大于 0.6s。 ( 三 ) 发明内容
     本发明的目的是为解决高实时性、高传输率和快速同步的应用要求，提供一种通用数字式双调制解调方案，该方案是：
     在通信信号发射端将数据信号和语音信号经不同 PN 序列扩频后实施码分，再分别通过一个调制器和解调器进行调制和解调，调制器调制后输出的数据和语音中频信号进行合路，解调器直接于中频信号进行采样，实现解调和时钟跟踪的同步、恢复基带数据后输入主控装置。
     所述调制解调器包括复杂可编程逻辑器件 CPLD、现场可编程门阵列器件 FPGA，调制解调器的工作过程包括调制和解调两大程序，其中调制过程包括数据分路、相位映射及状态译码、电平产生、输出 I、 Q 两路数字调制信号，通过 DA 变换和滤波变为模拟调制信号；解调过程包括中频信号采样、 AD 变换、数字匹配、延时解调解差分、低通滤波、判决实现解调和时钟跟踪的同步、恢复基带数据，由所述复杂可编程逻辑器件 CPLD 完成数据分路、相位映射及状态译码的功能，由现场可编程门阵列器件 FPGA 实现除上述数据分路、相位映射和状态译码外、 AD 变换为 ADC 之后和 DA 变换为 DAC 之前的全部功能。
     本发明的有益效果是：
     可满足高实时性、高传输率和快速同步的通信应用要求，并具有结构简单，工作可靠的优点。 ( 四 ) 附图说明
     图 1 为本发明所述通用数字式双调制解调技术结构框图；
     图 2 为本发明所述通用数字式双调制解调技术调制部分原理框图；
     图 3 为本发明所述通用数字式双调制解调技术解扩解调部分原理框图；
     图 4 为本发明所述通用数字式双调制解调技术中差分编码解码的原理框图；图 5 是图 4 所示差分编码解码延时相乘后的结果图；( 五 ) 具体实施方式
     下面结合图样详细说明本发明的具体结构及工作情况。
     如图 1 所示，本发明所述通用数字式双调制解调技术是在通信信号发射端将数据信号和语音信号经不同 PN 序列扩频后实施码分，再分别通过一个调制器和解调器进行调制和解调，调制器调制后输出的数据和语音中频信号进行合路，解调器直接于中频信号进行采样，实现解调和时钟跟踪的同步、恢复基带数据后输入主控装置。
     所述调制解调器包括复杂可编程逻辑器件 CPLD、现场可编程门阵列器件 FPGA，调制解调器的工作过程包括调制和解调两大程序，如图 2 所示，虚线上方为调制部分，下方为解扩和解调部分，其中调制过程包括数据分路、相位映射及状态译码、电平产生、输出 I、 Q 两路数字调制信号，通过 DA 变换和滤波变为模拟调制信号；解调过程包括中频信号采样、 AD 变换、数字匹配、延迟解调解差分、低通滤波、判决实现解调和时钟跟踪的同步、恢复基带数据，由所述复杂可编程逻辑器件 CPLD 完成数据分路、相位映射及状态译码的功能，由现场可编程门阵列器件 FPGA 实现除上述数据分路、相位映射和状态译码外、 AD 变换为 ADC 之后和 DA 变换为 DAC 之前的全部功能。语音信号和数据信号的调制原理一致，只是分别采用不同的 PN 序列。
     在通信中，解调时通常需要用锁相环提取载波，在这个过程中会产生载波相位模糊问题。为解决这个问题，采用差分调制方式，只需对信息码流进行差分编码再调制即可，用前后码元的变化表示 ‘1’ ，不变表示 ‘0’ ， I/Q 两路差分编码，差分编码解码原理图如图 3 所示。
     其中 3(A) 为差分编码图， 3(B) 为解码图，其原理为：输入输出分别为 0， 1 二进制数，当用 1， -1 表示 1， 0 后，图中的异或运算变为乘法运算，系统初试化时，都进行清零，所以采用的是初始参考电平为 0 的方式，两个数相乘以后 -1 代表 1，
     而 1 代表 0，延时相乘后的结果如图 4 所示，发端数据为 11100，从第二个 bit 开始，负峰代表 1，正峰代表 0。
     本发明调解调技术通过对 I 或 Q 路的相关峰值进行判决，即可获得位同步信息，为提高可靠性，对 I、 Q 两路信号的绝对值求和，进行门限判决，一样可以得到位同步信息，每判决出一个峰值，对时钟信号计数，在两个峰之间等间隔产生两个正脉冲信号，即可得到同步信号。
     本发明的主要创新是采用双调制解调器实现数话同传，直接在中频信号上进行采样、数字匹配滤波、延迟解调解差分，实现解调和时钟跟踪的同步，恢复基带数据，而不采用载波提取、跟踪和长码的同步捕获。
     所述现场可编程门阵列器件 FPGA 可选用 Xilinx 公司 200 万门的高端产品，选这种器件主要是从容量和速度进行考虑，因为匹配滤波器要消耗大量的资源，而 NCO 的时钟频率较高，达到 160 ～ 240MHz。复杂可编程逻辑器件 CPLDCPLD 可选用 Xilinx 公司的 XC9572XL。通过编程来实现本发明提出的调制解调方法，然后利用现有技术制作相应硬件，组成本发明的数字式双调制解调器，实现双调制解调过程。

资源描述

《无线通信中的通用数字式双调制解调技术.pdf》由会员分享，可在线阅读，更多相关《无线通信中的通用数字式双调制解调技术.pdf（6页珍藏版）》请在专利查询网上搜索。

1、(10)申请公布号 CN 101969319 A(43)申请公布日 2011.02.09CN101969319A*CN101969319A*(21)申请号 201010256282.3(22)申请日 2010.08.10H04B 1/707(2011.01)H04J 3/06(2006.01)(71)申请人贵州航天天马机电科技有限公司地址 563003 贵州省遵义市汇川区大连路航天高新技术产业园(72)发明人陈双良潘吉华马明峰(74)专利代理机构遵义市遵科专利事务所 52102代理人宋妍丽(54) 发明名称无线通信中的通用数字式双调制解调技术(57) 摘要一种无线通信中的通用数字式双调制解。

2、调技术，该技术的方案是：在通信信号发射端将数据信号和语音信号经不同PN序列扩频后实施码分，再分别通过一个调制器和解调器进行调制和解调，调制器调制后输出的数据和语音中频信号进行合路，解调器直接于中频信号进行采样，实现解调和时钟跟踪的同步、恢复基带数据后输入主控装置。可满足高实时性、高传输率和快速同步的通信应用要求，并具有结构简单，工作可靠的优点。(51)Int.Cl.(19)中华人民共和国国家知识产权局(12)发明专利申请权利要求书 1 页说明书 2 页附图 2 页CN 101969319 A 1/1页21.一种无线通信中的通用数字式双调制解调技术，其特征在于：该双调制解调技术的方案是：在通。

3、信信号发射端将数据信号和语音信号经不同PN序列扩频后实施码分，再分别通过一个调制器和解调器进行调制和解调，调制器调制后输出的数据和语音中频信号进行合路，解调器直接于中频信号进行采样，实现解调和时钟跟踪的同步、恢复基带数据后输入主控装置。2.如权利要求1所述的通用数字式双调制解调技术，其特征在于：所述调制解调器包括复杂可编程逻辑器件CPLD、现场可编程门阵列器件FPGA，调制解调器的工作过程包括调制和解调两大程序，其中调制过程包括数据分路、相位映射及状态译码、电平产生、输出I、Q两路数字调制信号，通过DA变换和滤波变为模拟调制信号；解调过程包括中频信号采样、AD变换、数字匹配、延迟解调解差分、你。

4、通滤波、判决实现解调和时钟跟踪的同步、恢复基带数据，由所述复杂可编程逻辑器件CPLD完成数据分路、相位映射及状态译码的功能，由现场可编程门阵列器件FPGA实现除上述数据分路、相位映射和状态译码外、AD变换为ADC之后和DA变换为DAC之前的全部功能。3.如权利要求1所述的通用数字式双调制解调技术，其特征在于：所述现场可编程门阵列FPGA选用Xilinx公司200万门产品，CPLD选用Xilinx公司的XC9572XL型号产品。权利要求书CN 101969319 A 1/2页3无线通信中的通用数字式双调制解调技术( 一 ) 技术领域：0001 本发明涉及基于软件无线电技术的无线通信调制。

5、解调技术，通过技术适应性改进，可广泛应用不同通信的应用场合。( 二 ) 背景技术0002 在现有的通信技术中，有模拟通信和数字通信。在数字通信领域，一般数据和话音都是由不同设备进行传输，即数据传输设备和语音传输设备；或者采用不同信道传输。这种方式的优点是在工程上实现简单，但同时也带来了设备成本高、频率利用率低、信号复用度低，数据传输实时性不强，传输效率低的缺点。0003 在一点对多点的星型通信系统中，要求无线通信系统能够实现数据实时高效传输(在一定通信周期内完成一定数据的发送与接收过程)，数据传输误码率不低于10-6，同步时间不大于0.6s。( 三 ) 发明内容0004 本发明的目的是为解决高。

6、实时性、高传输率和快速同步的应用要求，提供一种通用数字式双调制解调方案，该方案是：0005 在通信信号发射端将数据信号和语音信号经不同PN序列扩频后实施码分，再分别通过一个调制器和解调器进行调制和解调，调制器调制后输出的数据和语音中频信号进行合路，解调器直接于中频信号进行采样，实现解调和时钟跟踪的同步、恢复基带数据后输入主控装置。0006 所述调制解调器包括复杂可编程逻辑器件CPLD、现场可编程门阵列器件FPGA，调制解调器的工作过程包括调制和解调两大程序，其中调制过程包括数据分路、相位映射及状态译码、电平产生、输出I、Q两路数字调制信号，通过DA变换和滤波变为模拟调制信号；解调过程包括中频信。

7、号采样、AD变换、数字匹配、延时解调解差分、低通滤波、判决实现解调和时钟跟踪的同步、恢复基带数据，由所述复杂可编程逻辑器件CPLD完成数据分路、相位映射及状态译码的功能，由现场可编程门阵列器件FPGA实现除上述数据分路、相位映射和状态译码外、AD变换为ADC之后和DA变换为DAC之前的全部功能。0007 本发明的有益效果是：0008 可满足高实时性、高传输率和快速同步的通信应用要求，并具有结构简单，工作可靠的优点。( 四 ) 附图说明0009 图1为本发明所述通用数字式双调制解调技术结构框图；0010 图2为本发明所述通用数字式双调制解调技术调制部分原理框图；0011 图3为本发明所述通用数字。

8、式双调制解调技术解扩解调部分原理框图；0012 图4为本发明所述通用数字式双调制解调技术中差分编码解码的原理框图；说明书CN 101969319 A 2/2页40013 图5是图4所示差分编码解码延时相乘后的结果图；( 五 ) 具体实施方式0014 下面结合图样详细说明本发明的具体结构及工作情况。0015 如图1所示，本发明所述通用数字式双调制解调技术是在通信信号发射端将数据信号和语音信号经不同PN序列扩频后实施码分，再分别通过一个调制器和解调器进行调制和解调，调制器调制后输出的数据和语音中频信号进行合路，解调器直接于中频信号进行采样，实现解调和时钟跟踪的同步、恢复基带数据后输入主控装置。。

9、0016 所述调制解调器包括复杂可编程逻辑器件CPLD、现场可编程门阵列器件FPGA，调制解调器的工作过程包括调制和解调两大程序，如图2所示，虚线上方为调制部分，下方为解扩和解调部分，其中调制过程包括数据分路、相位映射及状态译码、电平产生、输出I、Q两路数字调制信号，通过DA变换和滤波变为模拟调制信号；解调过程包括中频信号采样、AD变换、数字匹配、延迟解调解差分、低通滤波、判决实现解调和时钟跟踪的同步、恢复基带数据，由所述复杂可编程逻辑器件CPLD完成数据分路、相位映射及状态译码的功能，由现场可编程门阵列器件FPGA实现除上述数据分路、相位映射和状态译码外、AD变换为ADC之后和DA变换为DA。

10、C之前的全部功能。0017 语音信号和数据信号的调制原理一致，只是分别采用不同的PN序列。0018 在通信中，解调时通常需要用锁相环提取载波，在这个过程中会产生载波相位模糊问题。为解决这个问题，采用差分调制方式，只需对信息码流进行差分编码再调制即可，用前后码元的变化表示1，不变表示0，I/Q两路差分编码，差分编码解码原理图如图3所示。0019 其中3(A)为差分编码图，3(B)为解码图，其原理为：输入输出分别为0，1二进制数，当用1，-1表示1，0后，图中的异或运算变为乘法运算，系统初试化时，都进行清零，所以采用的是初始参考电平为0的方式，两个数相乘以后-1代表1，0020 而1代表0，延时相。

11、乘后的结果如图4所示，发端数据为11100，从第二个bit开始，负峰代表1，正峰代表0。0021 本发明调解调技术通过对I或Q路的相关峰值进行判决，即可获得位同步信息，为提高可靠性，对I、Q两路信号的绝对值求和，进行门限判决，一样可以得到位同步信息，每判决出一个峰值，对时钟信号计数，在两个峰之间等间隔产生两个正脉冲信号，即可得到同步信号。0022 本发明的主要创新是采用双调制解调器实现数话同传，直接在中频信号上进行采样、数字匹配滤波、延迟解调解差分，实现解调和时钟跟踪的同步，恢复基带数据，而不采用载波提取、跟踪和长码的同步捕获。0023 所述现场可编程门阵列器件FPGA可选用Xilinx公司200万门的高端产品，选这种器件主要是从容量和速度进行考虑，因为匹配滤波器要消耗大量的资源，而NCO的时钟频率较高，达到160240MHz。复杂可编程逻辑器件CPLDCPLD可选用Xilinx公司的XC9572XL。通过编程来实现本发明提出的调制解调方法，然后利用现有技术制作相应硬件，组成本发明的数字式双调制解调器，实现双调制解调过程。说明书CN 101969319 A 1/2页5图1图2说明书附图CN 101969319 A 2/2页6图3图4图5说明书附图。

展开阅读全文