包括电感电容槽路滤波器的接收器及其方法 【技术领域】
本发明构思的实施例涉及接收器, 更具体地, 涉及包括对 PVT 变化不敏感的 LC 槽 路滤波器的 RF 接收器。背景技术
在射频 (RF) 接收器中, 滤波器可能对过程 (P)、 电压 (V)、 或温度 (T) 的变化敏感, 并且可能发生来自所需频率属性或特性的非期望的变化。 因此, 需要一种对过程、 电压或温 度的变化不太敏感的接收器。 发明内容
本发明一般概念提供包括对过程、 电压或温度的变化不敏感的 LC( 电感电容 ) 槽 路 (tank) 滤波器的接收器及其操作方法。 本发明一般概念的示例性实施例关注于一种接收器, 包括 : 差分放大器, 放大从输 入端输入的差分输入信号, 并且通过输出端输出差分输出信号 ; 以及振荡器, 其连接到所述 差分放大器的输出端。所述差分放大器和所述振荡器响应于使能信号而交替地操作。
根据实施例, 所述接收器进一步包括 : 码生成器, 用于将从所述输出端之一输出的 信号的第一频率与从锁相环输出的信号的第二频率彼此相比较, 并且调节校准码 ; 以及 LC 槽路滤波器, 其连接到所述输入端, 并且响应于所述校准码调节所述差分输入信号的每个 频率。
根据实施例, 所述码生成器将通过将第一频率除以 M 得到的第一分频与通过将第 二频率除以 (N*L) 得到的第二分频相比较, 并且调节所述校准码。
当所述差在第三频率的 K 周期内时, 所述码生成器输出校准终止信号, 并且所述 振荡器响应于根据所述校准终止信号变成非激活的使能信号而被禁用。
所述接收器进一步包括 : 第一下混频器, 其响应于校准终止信号而使能, 并且输出 与差分输出信号的每个频率和同相差分信号的每个频率之间的差对应的第一中间频率信 号; 以及第二下混频器, 其响应于校准终止信号而使能, 并且输出与差分输出信号的每个频 率和正交相位差分信号的每个频率之间的差对应的第二中间频率信号。
根据实施例, 所述接收器进一步包括 : LC 槽路滤波器, 其连接到输出端, 并且响应 于校准码调节差分输出信号的每个频率 ; 以及码生成器, 将从输出端之一输出且由所述 LC 槽路滤波器调节的第一频率与从 PLL 输出的信号的第二频率相比较。所述振荡器使用负电 导来生成振荡信号。
本发明一般概念的示例性实施例关注于一种包括 LC 槽路滤波器的接收器的操作 方法, 包括 : 使用从振荡器输出并且由所述 LC 槽路滤波器确定的第一频率和从锁相环输出 的第二频率来生成校准码 ; 以及根据所述校准码调节所述 LC 槽路滤波器的电容。
附图说明 通过下面结合附图对实施例的描述, 本发明构思的这些和 / 或其它方面将变得显 而易见且更容易理解, 其中 :
图 1 示出根据本发明示例性实施例的接收器的框图 ;
图 2 示出图 1 中图示的 RF 放大器的电路图 ;
图 3 示出图 1 中图示的 LC 槽路的电路图 ;
图 4 示出用于控制图 1 中图示的接收器的操作的控制信号的波形图 ;
图 5 示出图 1 中图示的码生成器的电路图 ; 以及
图 6 是示出图 1 中图示的接收器的操作的流程图。
具体实施方式
现在将详细参照本发明一般概念的实施例, 其范例在附图中示出。
图 1 示出根据本发明示例性实施例的接收器的框图。参考图 1, 接收器 10 包括低 噪声滤波器 (LNA)12、 第一 LC 滤波器 14、 RF 放大器 16、 第二 LC 滤波器 18 和码生成器 32。 图 1 的接收器 10 可以是全球定位系统 (GPS) 接收器的 RF 前端的一部分。
根据实施例, 接收器 10 可以包括第一 LC 滤波器 14 和第二 LC 滤波器 18 中的至少一 个。第一 LC 滤波器 14 和第二 LC 滤波器 18 可以分别称作 LC 调谐滤波器或 LC 槽路滤波器。
LNA 12 放大通过天线 ( 未示出 ) 和预选滤波器输入的信号, 并且输出经放大的信 号 RF inp 和 RF inn。预选滤波器可以实现为带通滤波器。
第一 LC 滤波器 14 的总电容可以根据从码生成器 32 输出的校准码 Cal_code 来调 节或校准。这里, 校准码 Cal_code 可以包括多个位。例如, 第一 LC 滤波器 14 的截止频率 可以根据校准码 Cal_code 来调节。
当第一 LC 滤波器 14 或第二 LC 滤波器 18 被实现为象图 3 一样时, 第一滤波器 14 的电容和第二 LC 滤波器 18 的电容可以根据从码生成器 32 输出的校准码 Cal_code 来调节。
作为范例, 第一 LC 滤波器 14 或第二 LC 滤波器 18 可以包括电感器 L、 与电感器 L 并联的多个电容器 C0、 2C0、 4C0 和 8C0 以及多个开关。多个开关中的每一个可以根据组成 4 位校准码 Cal_code 的每一位的电平来接通 / 断开。可以使用第一 LC 滤波器 14 作为 LNA 12 的输出负载。借助校准码 Cal_code, 不论过程、 电压和温度中的至少一个如何改变 ( 或 变化 ), 第一 LC 滤波器 14 或第二 LC 滤波器 18 都可以操作。
图 2 示出图 1 中图示的 RF 放大器的电路图。参考图 1 和图 2, RF 放大器 16 可以 响应于从锁定检测器 30 输出的锁定信号 PLL_LOCK 开始校准操作, 并且响应于从码生成器 32 输出的校准终止信号 Cal_END 执行正常放大操作。 即, 在校准操作期间第一 LC 滤波器 14 或第二 LC 滤波器 18 的 LC 校准是借助从码生成器 32 输出的校准码 Cal_code 来执行。根 据实施例, 第一 LC 滤波器 14 或第二 LC 滤波器 18 的电容和电感中的至少一个可以通过校 准码 Cal_code 来调节。
可以执行校准操作或正常放大操作的 RF 放大器 16 包括差分放大器 40、 振荡器 70 和使能信号生成器 90。差分放大器 40 可以包括电感器 42、 电容器堆 (bank)44、 多个晶体 管 50、 52、 54 和 56、 第一开关 58 以及第一电流源 60。这里, 将第一开关 58 实现为 NMOS 晶 体管, 然而其不限于此。可以将电容器堆 44 实现为可变电容器。根据实施例, 电容器堆 44 的总电容可以 响应于至少一个控制信号来调节。多个晶体管 50 和 52 的每个栅极接地。
在完成对每个 LC 槽路滤波器 14 和 18 的 LC 校准之后的正常放大操作期间, 即, 当 图 4 中图示的补码 (complementary) 使能信号 Cal_ENB 为高电平时, 差分放大器 40 可以放 大输出到输入端 54 和 56 的差分输入信号 RFinp 和 RF inn 之间的差, 并且通过输出端 46 和 48 输出差分输出信号 RF outp 和 RF outn。
在校准操作期间操作的振荡器 70 包括多个交叉耦接的晶体管 72 和 74、 第二开关 78 以及第二电流源 80。这里, 图示将第二开关 78 实现为 NMOS 晶体管, 然而其不限于此。
在校准操作期间, 即, 当图 4 中图示的使能信号 Cal_EN 为高电平时, 与差分放大器 40 的输出端 46 和 48 连接的振荡器 70 将振荡信号输出到输出端 46 和 48。振荡信号可以 用于确定每个 LC 槽路滤波器 14 和 18 的电容器堆的电容。
根据实施例, 振荡器 70 可以使用具有负电导的多个交叉耦接的晶体管 72 和 74 来 生成振荡信号。在校准操作期间, 使能信号生成器 90 响应于从锁定检测器 30 输出的锁定 信号 PLL_LOCK 生成具有高电平的使能信号 Cal_EN。从而, 振荡器 70 响应于具有高电平的 使能信号 Cal_EN 而使能, 并且差分放大器 70 响应于具有低电平的反码使能信号 Cal_ENB 而被禁用。这里, 使能信号 Cal_EN 和补码使能信号 Cal_ENB 是互补信号或差分信号。 在正常放大操作期间, 使能信号生成器 90 响应于从码生成器 32 输出的校准终止 信号 Cal_END 生成具有低电平的使能信号 Cal_EN。 这里, 振荡器 70 响应于具有低电平的使 能信号 Cal_EN 而被禁用, 并且差分放大器 40 响应于具有高电平的补码使能信号 Cal_ENB 而使能。 即, 振荡器 70 仅在校准操作期间操作, 差分放大器 40 仅在正常放大操作期间操作。 根据实施例, 接收器 10 可以相继地执行初始化操作、 校准操作和正常放大操作。
第二 LC 滤波器 18 可以连接到 RF 放大器 16 的输出端, 并且响应于校准码 Cal_code 调节从 RF 放大器 16 输出的差分输出信号的每个频率。即, RF 放大器 16 的差分输出信号 的每个频率由第二 LC 滤波器 18 来确定。
在校准操作期间, 码生成器 32 将从 RF 放大器 16 的输出端之一输出并由第二 LC 滤波器 18 调节的第一频率 Fcal 与从 PLL 28 输出的信号的第二频率 FL0 进行比较, 并且将 与比较结果对应的校准码 Cal_code 输出到第一 LC 滤波器 14 和第二 LC 滤波器 18 中的至 少一个。
码生成器 32 在校准操作期间可以减小或增加校准码 Cal_code, 直到第一频率 Fcal 与第二频率 FL0 一致, 或者第一频率 Fcal 与第二频率 FL0 之间的差在特定范围之内。 根据实施例, 当将第一频率 Fcal 的上升沿与第二频率 FL0 的上升沿对准或同步时, 第一频 率 Fcal 的下降沿和第二频率 FL0 的下降沿可以是要比较的对象。
根据实施例, 码生成器 32 可以将通过将第一频率 Fcal 除以 M(M 是自然数, 例如 64) 得到的第一分频与通过将第二频率 FL0 除以 (N*L) 得到的第二分频相比较, 并且输出 根据比较的结果增加或减小的校准码 Cal_code。例如, N 和 L 是自然数, 例如, N 可以是 4, 而 L 可以是 16。根据实施例, 第一分频的周期和第二分频的周期可以是要比较的对象。另 外, 码生成器 32 可以基于通过将第二频率 FL0 除以 N 得到的第三频率 FDET 来计算第一分 频 ( 例如第一分频的周期 ) 与第二分频 ( 例如第二分频的周期 ) 之间的差, 并且根据计算 结果增加或减小校准码 Cal_code。
作为范例, 当所述差在第三频率 FDET 的 K 周期内时, 码生成器 32 可以在确定第一 频率 Fcal 与第二频率 FL0 彼此一致之后将校准终止信号 Cal_END 输出到 RF 放大器 16。这 里, K 是自然数。因此, RF 放大器 16 的使能信号生成器 90 响应于校准终止信号 Cal_END 生 成具有低电平的使能信号 Cal_EN 和具有高电平的补码使能信号 Cal_ENB。这里, 振荡器 70 被禁用, 且差分放大器 40 被使能。从而, 接收器 10 可以执行正常放大操作。在正常放大操 作期间, RF 放大器 16 放大 LNA 12 的输出信号 RF inp 和 RF inn 或第一 LC 槽路滤波器 14 的输出信号, 并且将经放大的信号 RF outp 和 RFoutn 发送到频率转换器 20 和 22。
PLL 28 输出具有第二频率 FL0 的信号, 其具有与外部信号的频率 Fref 的相位同步 的相位。当第二频率 FL0 的相位与外部信号的频率 Fref 的相位同步时, 锁定检测器 30 生 成具有高电平的锁定信号 PLL_LOCK。
图 1 示出将锁定检测器 30 与 PLL 28 分离, 然而, 可以将锁定检测器 30 实现在 PLL 28 中。
频率转换器 20 和 22 中的每一个可以基于从本机振荡器输出的信号 L0_IP、 L0_IN、 L0_QP 和 L0_QN 的每个频率, 变换由 RF 放大器 16 放大的信号的每个频率、 或第二 LC 槽路滤 波器 18 的输出信号的每个频率。频率转换器 20 和 22 中的每一个可以响应于具有高电平 的校准终止信号 Cal_END 执行频率变换操作。即, 频率转换器 20 和 22 中的每一个在校准 操作期间被禁用, 而且在正常放大操作期间被使能。 可以实现为下混频器的第一频率转换器 20 可以基于从本机振荡器输出的同相差 分信号 L0_IP 和 L0_IN 的每个频率, 将由 RF 放大器 16 放大的信号的每个频率、 或第二 LC 槽路滤波器 18 的输出信号的每个频率变换为中间频率。第一跨阻抗放大器 24 可以放大第 一频率转换器 20 的输出信号, 并且输出经放大的信号 IF-loutp 和 IF-loutn。经放大的信 号 IF-loutp 和 IF-loutn 是差分信号或互补信号。
另外, 可以实现为下混频器的第二频率转换器 22 可以基于从本机振荡器输出的 正交相位差分信号 L0_QP 和 L0_QN 的每个频率, 将由 RF 放大器 16 放大的信号的每个频率、 或第二 LC 槽路滤波器 18 的输出信号的每个频率变换为中间频率。 第二跨阻抗放大器 26 可 以放大第二频率转换器 22 的输出信号, 并且输出经放大的信号 IF-Qoutp 和 IF-Qoutn。经 放大的信号 IF-Qoutp 和 IF-Qoutn 是差分信号或互补信号。
图 5 示出图 1 中图示的码生成器的电路图。参考图 5, 码生成器 32 包括分频块 100、 分频器块、 比较块 114、 逻辑电路块和二进制搜索块 124。
分频块 100 可以分别将第一频率 Fcal 和第二频率 FL0 分频, 并且输出各自具有分 频的输出信号。分频块 100 包括 : 第一分频器 102, 用于将第一频率 Fcal 除以 M ; 第二分频 器 104, 用于将第二频率 FL0 除以 N ; 和第三分频器 106, 用于将由第二分频器 104 分频的第 三频率 FDET 除以 L。
由于当在码生成器 32 中将第一频率 Fcal 与第二频率 FL0 直接进行比较时可能发 生错误, 因此码生成器 32 降低要比较的频率, 并且比较降低后的频率以便防止那样的错误 生成或发生。
分频器块包括多个分频器 108-1、 108-2、 110-1、 110-2、 112-1 和 112-2。每个分频 器 108-1、 108-2、 110-1、 110-2、 112-1 和 112-2 通过将由第一分频器 102 分频的频率和由第 三分频器 106 分频的频率进行分频, 输出每个分频 fra、 fva、 frb、 fvb、 frc 和 fvc。
比较块 114 包括多个比较器 114-1、 114-2 和 114-3。第一比较器 114-1 根据第三 频率 FDET 将从分频器 108-1 输出的分频 fra 与从分频器 108-2 输出的分频 fva 相比较, 并 且根据比较结果输出第一向上信号 up1 和第一向下信号 dn1。作为范例, 当从分频器 108-1 输出的分频 fra 领先从分频器 108-2 输出的分频 fva 时, 第一比较器 114-1 可以输出第一 向上信号 up1, 当分频 fra 落后分频 fva 时, 第一比较器 114-1 可以输出第一向下信号 dn1。 当然, 根据实施例可以发生相反的情况。
当第一频率 Fcal 与第二频率 FL0 一致时, 即, 分频 fra 与分频 fva 之间的差在某 一范围之内时, 第一比较器 114-1 可以输出具有高电平的第一向上信号 up1 和具有高电平 的第一向下信号 dn1。
第二比较器 114-2 根据第三频率 FDET 将从分频器 110-1 输出的分频 frb 与从分 频器 110-2 输出的分频 fvb 相比较, 并且根据比较结果输出第二向上信号 up2 和第二向下 信号 dn2。作为范例, 当从分频器 110-1 输出的分频 frb 领先从分频器 110-2 输出的分频 fvb 时, 第二比较器 114-2 可以输出第二向上信号 up2, 当分频 frb 落后分频 fvb 时, 第二比 较器 114-2 可以输出第二向下信号 dn2。当然, 根据实施例可以发生相反的情况。
当第一频率 Fcal 与第二频率 FL0 一致时, 即, 分频 frb 与分频 fvb 之间的差在某一 范围之内时, 第二比较器 114-2 可以输出具有高电平的第二向上信号 up2 和具有高电平的 第二向下信号 dn2。 第三比较器 114-3 将从分频器 112-1 输出的分频 frc 与从分频器 1120-2 输出的分频 fvc 相比较, 并且根据比较结果输出第三向上信号 up3 和第三向下信号 dn3。 作 为范例, 当从分频器 112-1 输出的分频 frc 领先从分频器 112-2 输出的分频 fvc 时, 第三比 较器 114-3 可以输出第三向上信号 up2, 当分频 frc 落后分频 fvc 时, 第三比较器 114-3 可 以输出第三向下信号 dn3。
当第一频率 Fcal 与第二频率 FL0 一致时, 即, 分频 frc 与分频 fvc 之间的差在某 一范围之内时, 第三比较器 114-3 可以输出具有高电平的第三向上信号 up3 和具有高电平 的第三向下信号 dn3。
本发明中, 领先或落后可以意味着, 在两个要比较的频率当中, 一个频率的周期短 于或长于另一个频率的周期。另外, 比较频率可以意味着在比较时间点处比较每个频率的 周期。
每个向上信号 up1、 up2 和 up3 可被用作用于增加校准码 Cal_code 的控制信号, 每 个向下信号 dn1、 dn2 和 dn3 可被用作用于减小校准码 Cal_code 的控制信号。根据实施例, 其可以按相反的方式实现。
逻辑电路块可以包括用于生成校准终止信号 Cal_END 的第一逻辑电路块、 和用于 控制二进制搜索块 124 的操作的第二逻辑电路块。
第一逻辑电路块包括多个 AND 门 116-1、 116-2 和 116-2 以及第一 OR 门 120。当 从多个 AND 门 116-1、 116-2 和 116-2 中的至少一个输出的信号是高电平时, 第一 OR 门 120 输出具有高电平的校准终止信号 Cal_END。 第二逻辑电路块包括多个 OR 门 118-1、 118-2 和 118-2 以及第二 OR 门 122。
二进制搜索块 124 可以响应于第二 OR 门 122 的输出信号执行二进制搜索, 并且根 据执行的结果增加或减小校准码 Cal_code。
图 6 是示出图 1 中图示的接收器的操作的流程图。参考图 1 到图 6, 当在校准操作期间 PLL 28 处于锁定状态时 (S10), 锁定检测器 30 生成具有高电平的锁定检测信号 PLL_ LOCK。从而, RF 放大器 16 的使能信号生成器 90 响应于具有高电平的锁定检测信号 PLL_ LOCK 而输出使能信号 Cal_EN。从而, 振荡器 70 生成振荡信号。码生成器 32 将由第二 LC 槽路滤波器 18 确定的第一频率 Fcal 与从 PLL28 输出的第二频率 FL0 相比较。码生成器 32 改变或调节校准码 Cal_code, 直到第一频率 Fcal 等于第二频率 FL0, 或者通过将第一频率 Fcal 除以 M 得到的第一分频与通过将第二频率 FL0 除以 (N*L) 得到的第二分频之间的差到 达或落在第三频率 FDET 的 K 周期内 (S20)。
当第一频率 Fcal 等于第二频率 FL0、 或者第一分频与第二分频之间的差在第三频 率 FDET 的 K 周期内时, 码生成器 32 生成具有高电平的校准终止信号 Cal_END(S30)。从而, 使能信号生成器 90 响应于具有高电平的校准终止码 Cal_END 生成具有低电平的使能信号。 从而, 振荡器 70 的操作停止, 并且差分放大器 70 的放大操作开始。从而, RF 放大器 16 的 差分放大器 40 执行正常放大操作 (S40)。
如上所述, 不论过程 (P)、 电压 (V) 或温度 (T) 如何变化, 本发明的接收器 10 都可 以保持恒定的 Q 因子。在根据本发明实施例的包括 LC 槽路滤波器的接收器中, 不论 PVT 如 何变化, 使用码生成器可以保持 LC 槽路滤波器的特性。
尽管已经示出并描述了本发明一般概念的一些实施例, 但是本领域技术人员将会 理解, 可以在这些实施例中进行变化而不背离其范围在所附权利要求书及其等价物中限定 的本发明构思的原理和精神。
对相关申请的交叉引用
本 申 请 要 求 于 2009 年 11 月 19 日 向 韩 国 特 许 厅 提 交 的 韩 国 专 利 申 请 No.10-2009-0112256 的优先权, 通过引用将其公开整体合并于此。