电流采样和保持电路及方法以及解多路复用器及显示设备.pdf

一种数据采样和保持电路，具有电流源型的输入端和电流宿型的输出端。该采样和保持电路包括第一晶体管，电容，以及多个开关，用于采样和保持吸收到数据驱动器输出端的数据电流。当所采样和保持的数据电流施加到数据线上时，数据电流吸收到采样和保持电路的输出端上。该采样和保持电路与具有电流宿型输出端的数据驱动器一起使用。

1.  一种采样和保持电路，用于采样和保持与数据对应的电流，该电路包括：
第一晶体管；
耦接到第一晶体管的第一开关，这样第一晶体管可响应施加到第一开关的第一控制信号而被二极管式连接；
耦接到第一晶体管的电容，这样第一晶体管的源栅电压可响应第一控制信号而被充入电容；
第二开关，用于响应第一控制信号输入数据到第一晶体管的漏极中；以及
第三开关，用于利用在电容中充电的源栅电压响应于第二控制信号而从第一晶体管的源极输出数据。

2.  根据权利要求1的采样和保持电路，还包括：
第四开关，用于响应第三控制信号而将第一晶体管的源极耦接到第一电源上；以及
第五开关，用于响应第四控制信号而将第一晶体管的漏极耦接到第二电源上。

3.  根据权利要求2的采样和保持电路，其中第一晶体管是PMOS晶体管，第一电源具有比第二电源高的电压。

4.  根据权利要求2的采样和保持电路，其中第一晶体管是NMOS晶体管，第一电源具有比第二电源低的电压。

5.  根据权利要求2的采样和保持电路，其中第一、第二以及第四开关具有相同的沟道极性，第三和第五开关具有相同的沟道极性。

6.  根据权利要求2的采样和保持电路，其中第四开关是具有与第一晶体管的沟道极性相同的沟道极性的晶体管，并且第五开关是具有与第一晶体管沟道极性不同的沟道极性的晶体管。

7.  根据权利要求6的采样和保持电路，其中第三开关是具有与第四开关沟道极性相同的沟道极性的晶体管。

8.  根据权利要求6的采样和保持电路，其中第一和第二开关是具有与第五开关沟道极性相同的沟道极性的晶体管。

9.  根据权利要求6的采样和保持电路，其中第三开关是具有与第五开关沟道极性不同的沟道极性的晶体管。

10.  根据权利要求5的采样和保持电路，其中一个信号既用作第三控制信号也用作第一控制信号，并且另一信号既用作第四控制信号也用作第二控制信号。

11.  根据权利要求10的采样和保持电路，其中第一、第二、和第四开关的沟道极性与第三和第五开关的沟道极性不同。

12.  根据权利要求10的采样和保持电路，其中第一控制信号和第二控制信号对于预定周期具有不同的值。

13.  一种用于采样和保持电流的方法，包括：
(a)二极管式连接第一晶体管，并且允许输入电流通过第一晶体管从第一晶体管的漏极流到第一电源上；
(b)在耦接在第一晶体管的源极和栅极之间的电容中充入与输入电流对应的源栅电压；以及
(c)允许与电容中充入的源栅电压对应的输出电流通过第一晶体管从第二电源流到第一晶体管的源极。

14.  一种用于采样和保持电流的方法，包括：
(a)二极管式连接第一晶体管，并且允许输入电流通过第一晶体管从第一电源流到第一晶体管的漏极上；
(b)在耦接在第一晶体管的源极和栅极之间的电容中充入与输入电流对应的源栅电压；以及
(c)允许与电容中充入的源栅电压对应的输出电流通过第一晶体管从第一晶体管的源极流到第二电源。

15.  一种电流解多路复用器，包括：至少一个采样和保持电路组，每个所述采样和保持电路组包括预定数量的采样和保持电路，并具有输入端和输出端，
其中采样和保持电路组的输入端彼此耦接，
其中采样和保持电路的输入端彼此耦接，采样和保持电路的输出端在每个所述采样和保持电路组中彼此耦接，并且它们依次采样和保持电流，以及
其中以相应采样和保持电路组的彼此相同顺序安排的采样和保持电路依次采样和保持电流。

16.  根据权利要求15的电流解多路复用器，其中每个所述采样和保持电路包括：
第一晶体管；
耦接到第一晶体管的第一开关，这样第一晶体管可响应施加到第一开关的第一控制信号而被二极管式连接；
耦接到第一晶体管的电容，这样第一晶体管的源栅电压可响应第一控制信号而充入电容；
第二开关，用于响应第一控制信号输入数据到第一晶体管的漏极上；
第三开关，用于利用在电容中充电的源栅电压响应第二控制信号而从第一晶体管的源极输出数据。

17.  根据权利要求16的电流解多路复用器，其中每个所述采样和保持电路还包括：
第四开关，用于响应第三控制信号将第一晶体管的源极耦接到第一电源上；以及
第五开关，用于响应第四控制信号将第一晶体管的漏极耦接到第二电源上。

18.  根据权利要求15的电流解多路复用器，其中该电流解多路复用器包括用于执行1：N解多路复用功能的N组，并且其中采样和保持电路组的输出端彼此独立。

19.  一种显示设备，包括：
数据电流驱动器，用于提供数据电流；
多个采样和保持电路，每个所述采样和保持电路耦接到数据电流驱动器的输出端，用于采样和保持数据电流；
数据线，耦接到一个采样和保持电路的输出端；以及
像素电路，耦接到该数据线，其中所述一个采样和保持电路的输入端和输出端的电流宿形式或电流源形式不同。

20.  根据权利要求19的显示设备，其中每个所述采样和保持电路包括：
第一晶体管；
耦接到第一晶体管的第一开关，这样第一晶体管可响应施加到第一开关的第一控制信号而被二极管式连接；
耦接到第一晶体管的电容，这样第一晶体管的源栅电压可响应第一控制信号而被充入该电容；
第二开关，用于响应第一控制信号输入数据到第一晶体管的漏极中；以及
第三开关，用于利用在电容中充电的源栅电压响应第二控制信号而从第一晶体管的源极输出数据。

21.  根据权利要求20的显示设备，其中每个所述采样和保持电路还包括：
第四开关，用于响应第三控制信号将第一晶体管的源极耦接到第一电源上；以及
第五开关，用于响应第四控制信号将第一晶体管的漏极耦接到第二电源上。

22.  根据权利要求19的显示设备，其中该数据电流驱动器包括具有电流宿形式的输出端，并且像素电路包括具有电流源形式的输入端。

23.  一种显示设备，包括：
数据电流驱动器，用于提供数据电流；
解多路复用器，耦接到数据电流驱动器的输出端上，用于解多路复用数据电流；
耦接到解多路复用器的输出端的数据线；以及
耦接到数据线的像素电路，
其中该解多路复用器包括至少一个采样和保持电流组，每个所述采样和保持电路组包括预定数量的采样和保持电路，并具有输入端和输出端，
其中该采样和保持电路组的输入端互相耦接，
其中采样和保持电路的输入端互相耦接，并且采样和保持电路的输出端在每组中互相耦接，并且它们依次采样和保持数据电流，以及
其中以相应采样和保持电路组的彼此相同顺序安排的采样和保持电路依次采样和保持电流。

24.  根据权利要求23的显示设备，其中每个所述采样和保持电路包括：
第一晶体管；
耦接到第一晶体管的第一开关，这样第一晶体管可响应施加到第一开关的第一控制信号而被二极管式连接；
耦接到第一晶体管的电容，这样第一晶体管的源栅电压可响应第一控制信号而被充入该电容中；
第二开关，用于响应第一控制信号而输入数据到第一晶体管的漏极中；以及
第三开关，用于利用在电容中充电的源栅电压响应第二控制信号而从第一晶体管的源极输出数据。

25.  根据权利要求24的显示设备，其中该采样和保持电路还包括
第四开关，用于响应第三控制信号将第一晶体管的源极耦接到第一电源上；以及
第五开关，用于响应第四控制信号将第一晶体管的漏极耦接到第二电源上。

电流采样和保持电路及方法以及解多路复用器及显示设备
技术领域
本发明涉及一种电流采样和保持电路。更特别的是，本发明涉及一种用于对电流驱动显示设备中的数据电流进行解多路复用的电流采样和保持电路。
背景技术
图1示出了AMOLED(有源矩阵有机发光二极管)显示设备，作为需要电流解多路复用的电流驱动显示设备的例子。本发明的示范实施例能应用到图1的AMOLED显示设备中，还可应用到其它合适的电流驱动显示设备中。
图1的电流驱动显示设备包括用于提供数据电流的数据驱动器10、用于以1∶N的比率对该数据电流进行解多路复用的解多路复用器20、以及用于依次选择预定行上的像素40的选择线的扫描驱动器31和32。
属于由扫描驱动器31和32选择的线的像素40接收预定数据电流，并代表与该数据电流对应的颜色。在图1的电流驱动显示设备中，采用了用于减少数据驱动器10数量的电流解多路复用器20。即，由数据驱动器10提供的电流由解多路复用器20以1∶N进行解多路复用，从而将数据提供给与N根数据线50对应的像素。通过采用该解多路复用器20，减少了所需的数据驱动器的数量，从而降低了进货成本。
图2是示出了用于传统解多路复用器的模拟开关。
在图2的1∶2解多路复用器中，当开关S1和S2交替导通和断开时，数据电流输出到两个数据线上。为了在电流驱动面板中实现高分辨率，需要长时间在像素40上写数据。然而，由于每次切换开关时都要在像素上写数据，因此当减少数据驱动器的数量时需要减小数据写入时间。
因此，采用传统的解多路复用器难以实现高分辨率。通过采用采样和保持电路来构造解多路复用器，从而克服该困难。
图3示出了传统的采样和保持电路120。
传统AMOLED的像素电路以电流源的形式具有输入端和输出端。因此，采样和保持电路120的输出端将为电流宿(sink)的形式，这是因为像素140的输入端以电流源形式耦接到外部设备。
由于传统的像素电路存储电流可编程数据，并且在像素上写入该数据，因此像素电路执行该采样和保持操作的类似功能。
当采用传统的像素电路作为采样和保持电路时，采样和保持电路120的输入端和输出端以源形式和宿形式实现。
因此，以具有源形式输入端的像素140使用的传统的采样和保持电路具有电流宿形式的输出端，此时，采样和保持电路的输入端也为电流宿形式，并耦接到数据驱动器IC110上，该数据驱动器IC110具有电流源形式的输出端。
因此，如图3所示，当采用传统的采样和保持电路120时，数据驱动器IC110的输出端具有电流源形式。然而，与具有电流源形式的输出端的驱动器IC相比，具有电流宿形式的输出端的驱动器IC的生产成本更少。同样，具有电流宿形式的输出端的驱动器IC具有更普遍的目的，这是因为它们可直接耦接到以电流源形式构造的像素上。另外，具有电流宿形式的输出端的驱动器IC消耗更少功率，占用更少空间，并且产生基本均匀的输出。
然而，当在与AMOLED的操作条件相同的电流驱动显示设备中采用采样和保持电路120时，具有电流宿形式的输出端的驱动器IC的优点就失去了。
发明内容
本发明的一方面是提供一种解多路复用器，用于在驱动器IC中减小数据驱动器的数量，而不减小数据写入时间。
本发明的另一方面是提供一种采样和保持电路，该采样和保持电路与具有电流宿输出端的驱动器IC一起使用。
本发明的另一方面是提供一种具有不同地电流源/宿形式的输入端和输出端的采样和保持电路，以及采用该采样和保持电路的显示设备。
在根据本发明的示范实施例中，提供了一种采样和保持电路，用于采样和保持与数据对应的电流。该采样和保持电路包括第一晶体管和耦接到该第一晶体管的第一开关，这样第一晶体管可响应于施加到第一开关的第一控制信号而进行二极管连接。电容耦接到第一晶体管上，这样第一晶体管的源栅电压可响应于该第一控制信号在该电容中进行充电。该采样和保持电路还包括第二开关和第三开关，该第二开关用于响应于第一控制信号而输入数据到第一晶体管的漏极，该第三开关用于利用在电容中充电的源栅电压响应第二控制信号而从第一晶体管的源极输出数据。
该采样和保持电路还包括第四开关及第五开关，该第四开关用于响应第三控制信号而将第一晶体管的源极耦接到第一电源上，该第五开关用于响应第四控制信号而将第一晶体管的漏极耦接到第二电源上。
第一晶体管可为PMOS晶体管，并且第一电源可具有比第二电源高的电压。
在本发明的另一示范实施例中，提供了一种用于采样和保持电流的方法。该方法包括：(a)二极管式连接第一晶体管，并且允许输入电流通过第一晶体管从第一晶体管的漏极流到第一电源上；(b)在第一晶体管的源极和栅极之间耦接的电容中充入与输入电流对应的源栅电压；以及(c)允许与在电容中充电的源栅电压对应的输出电流通过第一晶体管从第二电源流到第一晶体管的源极上。
附图说明
附图与说明书一起示出了本发明的示范实施例，并与描述一起用于解释本发明的原理：
图1示出了可应用本发明示范实施例的AMOLED(有源矩阵有机发光二极管)显示设备，作为需要电流解多路复用的电流驱动显示设备的例子；
图2示出了用于传统解多路复用器的模拟开关；
图3示出了传统的采样和保持电路；
图4A到4D示出了采用采样和保持电路的解多路复用操作；
图5A示出了根据本发明第一示范实施例的采样和保持电路；
图5B示出了采样和保持电路，其与图5A的采样和保持电路基本相同，不同之处在于具有NMOS晶体管M1′；
图6示出了图5A的采样和保持电路，其中PMOS晶体管用作开关；
图7A和7B示出了当图5A的采样和保持电路的开关S3分别用PMOS晶体管和NOMS晶体管实现时，保持操作中的操作点的图表；
图8示出了图5的采样和保持电路的示意图，其中NMOS晶体管用作开关S3；
图9示出了图5的采样和保持电路的示意图，其中NMOS晶体管用作开关S3和S6；
图10示出了根据本发明第二示范实施例的采样和保持电路；
图11示出了图10的采样和保持电路的示意电路图，其中NMOS晶体管用作开关S3和S6；
图12示出了根据本发明第三示范实施例的采样和保持电路；和
图13示出了图12的采样和保持电路的示意电路图，其中NMOS晶体管用作开关S3和S6。
具体实施方式
在下面的详细描述中，仅通过演示的方式示出和描述了本发明的某些示范实施例。本领域的技术人员应明白，在不会脱离本发明的精神或范围的情况下，所描述的实施例可以各种不同方式进行更改。因此，附图和说明书认为是本质例证性的，而不是限制性的。
在根据本发明的示范实施例中，使用采样和保持电路实现解多路复用器。该采样和保持电路具有电流源形式的输入端以及电流宿形式的输出端。
图4A和4B示出了当选择奇数选择线时的解多路复用操作，图4C和4D示出了当选择偶数选择线时的解多路复用操作。
图4A到4D中示出的解多路复用器采用四个采样和保持电路，其包括数据存储单元21、22、23和24，输入开关A1、A2、A3和A4，以及输出开关B1、B2、B3和B4。每个采样和保持电路采样流过输入端的电流，并当输入开关导通时，以电压形式将所采样的电流记录到数据存储单元中，并且当输出开关导通时，保持与通过输出端的记录数据对应的电流。采用采样和保持电路的解多路复用操作现在将参考图4A到4D进行描述。
在图4A中，输入开关A1和A2断开(即，打开)并且输出开关B1和B2导通(即，闭合)，这样数据存储单元21和22分别将先前采样和保存的数据引起的电流提供给数据线D1和D2，并且在所选择的奇数选择线的像素上写入数据。输入开关A3导通并且输出开关B3断开，这样数据存储单元23执行采样操作。此外，具有断开的输入开关A4和输出开关B4的数据存储单元24处于待令模式。
在图4B中，由于输入开关A1和A2断开并且输出开关B1和B2导通，所以数据存储单元21和22分别连续提供电流给数据线D1和D2。由于当输出开关B3保持断开的同时输入开关A3断开，因此数据存储单元23进入待令模式，从而维持所采样和保存的数据。同样，由于当输出开关B4保持断开的同时输入开关A4导通，因此数据存储单元24执行采样操作。
从图4C中可以看出，当由数据存储单元23和24进行的采样操作完成时，输入开关A3保持断开，输入开关A4断开，并且输出开关B3和B4导通，这样数据存储单元23和24分别将所采样和保存的数据引起的电流提供给数据线D1和D2。因此，数据在所选择的偶数选择线的像素上写入。此外，输出开关B1和B2断开，输入开关A2保持断开，而输入开关A1导通，这样数据存储单元21执行采样操作。
在图4D中，当输入开关A3和A4保持断开时，输出开关B3和B4保持导通，并且执行数据写入操作。当输出开关B1保持断开时，输入开关A1断开，从而允许数据存储单元21处于待令模式。此外，输出开关B2保持断开时，输入开关A2导通，这样数据存储单元22执行采样模式。
因此，提供给数据线D1和D2的数据电流由图4A到4D所示的解多路复用方法进行基本均匀的采样和保持，在此期间，可保留在对应于奇数或偶数选择线的像素上写入数据的时间。因此，当执行解多路复用操作时不必减小数据写入时间。上述的1∶2解多路复用器为1∶N解多路复用器的特殊情况，其中N＝2，如本领域的技术人员所熟知的一样。
图4A到4D的采样和保持电路可认为是分组为两组(即，N＝2)，其具有彼此耦接的输入端以及独立的输出端。作为例子，包括数据存储单元21和23的采样和保持电路在第一组中，包括数据存储单元22和24的采样和保持电路在第二组中。可以看出，采样和保持电路的输入端彼此耦接，而采样和保持电路的输出端在每组中彼此耦接。
如图4A-4D所示，每个数据存储单元21-24的采样和保持操作包括：1)用于采样流过输入端的电流并以电压形式在数据存储单元中记录所采样的电流的操作；2)在输入开关和输出开关断开的情况下，保持所记录的数据，由此执行待令模式；以及3)用于将通过数据线的电流保持为与所记录的数据对应的值的操作。为了便于阐明这些阶段，上述的阶段可分别称作“采样”阶段、“待令”阶段、和“保持”阶段。
现在将详细描述用于执行上述采样和保持操作的电路结构。
图5A示出了耦接到数据驱动器100和数据线300的采样和保持电路200，该数据线300具有寄生电阻R1和R2以及寄生电容C1、C2和C3。该采样和保持电路200包括晶体管M1，多个开关S2、S3、S4、S5和S6，以及电容Ch。PMOS晶体管或NMOS晶体管可用作一个或多个开关S1到S5。
开关S2耦接在第一电源VDD1和晶体管M1的源极之间，而开关S3耦接在第二电源VSS2和晶体管M1的漏极之间。在图5A的采样和保持电路200中，晶体管M1是PMOS晶体管，而第一电源VDD1的电压电平比第二电源VSS2的电压电平高。然而，在其它实施例中，采样和保持电路可具有不同的结构。
开关S4耦接在输入端和晶体管M1的栅极之间，而开关S5耦接在输入端和晶体管M1的漏极之间。当开关S4和S5导通时，晶体管M1为二极管式连接。开关S6耦接在晶体管M1的源极和输出端之间。
现在将描述根据第一示范实施例的采样和保持电路200的操作。
当开关S2、S4和S5导通，而开关S3和S6断开时，晶体管M1的栅极和漏极进行耦接从而构造成二极管连接，并且电流通过晶体管M1从第一电源VDD1流到数据驱动器100上。此外，电容Ch用对应于流过晶体管M1的电流的源栅电压进行充电。该采样和保持电路200通过上述方法采样数据。
当开关S2、S3、S4、S5和S6断开时，采样和保持电路进入待令模式。该待令模式为该采样和保持电路等待、同时解多路复用器的另一个采样和保持电路采样数据的状态。
当开关S2、S4和S5断开并且开关S3和S6导通时，通过输出端保持与在电容Ch中进行充电的源栅电压对应的电流。此时，采样和保持电路200执行保持操作并输出数据。
在采样操作期间，采样和保持电路200的输入端将数据电流作为源(sources)输出到数据驱动器100的输出端。同样，在保持操作期间，采样和保持电路的输出端从数据线吸收(sinks)数据电流。因此，实现了具有电流源型输入端和电流宿型输出端的采样和保持电路200，并且其可与具有电流宿型输出端的数据驱动器一起使用。
另外，如图5B所示，通过用晶体管M1′代替晶体管M1，并且分别改变第一电源VDD1和第二电源VSS2为第一电源VSS2′和第二电源VDD1′来实现了具有电流宿型输入端和电流源型输出端的采样和保持电路200′，其中晶体管M1为PMOS晶体管，晶体管M1′为NMOS晶体管。如本领域的技术人员熟知的一样，第二电源VDD1′和第一电源VSS2′之间的电压差基本等于图5A的第一电源VDD1和第二电源VSS2之间的电压差。
图6示出了采样和保持电路201，其中PMOS晶体管用作图5A的采样和保持电路200中的开关。在另一方面，采样和保持电路201与图5A的采样和保持电路200基本相同。
如图6所示，当晶体管M2、M4和M5响应控制信号A导通时，采样和保持电路201对数据执行采样操作。当执行切换功能的晶体管M2到M6断开时，采样和保持电路201停留在待令模式。当晶体管M3和M6响应控制信号B导通时，采样和保持电路保持与在电容Ch中充电的源栅电压对应的基本恒定的电流。
图7A和7B示出了当采样和保持电路200的开关S3分别用PMOS晶体管和NMOS晶体管实现时，保持操作中操作点的图表。
达到图7A和7B中的第二电源VSS2的多个特性曲线示出了晶体管M1的电流和源极电压随晶体管M1的源栅电压的特性。此时，每个特性曲线对应于不同的源栅电压。曲线A和B示出了从像素的第三电源VDD2流过数据线的电流和晶体管M1的源极电压的特性曲线。操作点分别由特性曲线与曲线A和B的交叉点确定。曲线A和B根据像素电路的TFT(薄膜晶体管)的特性而改变，并且操作点必须在特性曲线的饱和区内确定，这样输出电流可不受由预定处理所导致的像素电路的内部像素TFT特性偏差而影响。
从图7A和7B所示的操作点可以看出，当开关S3用NMOS晶体管实现时，在相同电流上可用的操作点的电压范围更宽。当开关S3用PMOS晶体管实现时，漏极耦接到第二电源VSS2上，第二电源VSS2的电压电平用于导通PMOS晶体管的栅极电压，并且因此，PMOS晶体管在采样和保持电路的保持操作中工作好象其为二极管连接。因此，图7A的特性曲线移动到相同电流电平下间隙比PMOS晶体管的阈值电压大的电压上。因此，操作点的可用电压范围基本上减小。相反，当开关S3用NMOS晶体管实现时，源极耦接到第二电源VSS2上，第一电源VDD1的电压电平用于导通NMOS晶体管的栅极电压，并且因此，NMOS晶体管工作在线性区，并且漏源电压小。因此，图7B的特性曲线移动到基本相同的电流电平上稍大的电压上，并且工作点的可用电压范围略微减小。
因此，当开关S3在采样和保持电路200中用NMOS晶体管实现时，可以在更宽的电流范围内产生基本均匀的输出。
图8示出了用NMOS晶体管实现根据第一示范实施例的采样和保持电路的开关S3的示意图。除了使用NMOS晶体管作为开关S3，图8的采样和保持电路基本与图6的采样和保持电路201相同。
对应于开关S6的晶体管M6用PMOS晶体管实现，对应于开关S3的晶体管M3b用NMOS晶体管实现。由于晶体管M6和M3b的沟道极性互不相同，因此施加到晶体管M3b栅极上的控制信号B和施加到晶体管M6栅极上的控制信号C为不同的信号。因此，控制信号的数量增加。
图9示出了其中NMOS晶体管用作开关S3和S6的采样和保持电路的示意图。除了使用NMOS晶体管作为开关S3和S6以外，图9的采样和保持电路于图6的采样和保持电路201基本相同。
在图9的采样和保持电路中，开关S2、S4和S5用PMOS晶体管M2、M4和M5实现，并且开关S3和S6用NMOS晶体管M3b和M6b实现。当将晶体管M3b和M6b的沟道极性选择为相同时，信号线的数量减小。由于晶体管M2、M4和M5的沟道极性不与晶体管M3b和M6b的沟道极性匹配，因此当图9的电路执行采样和保持操作而非待令模式时，控制信号A和B可为相同的信号。
在图10中，与第一示范实施例不同，开关S5b耦接在晶体管M1的栅极和漏极之间。开关S2、S3、S4和S6以及电容Ch以与图5A所示的本发明第一示范实施例基本相同的方式进行耦接。当开关S5b导通时，晶体管M1为二极管连接。
当开关S2、S4和S5b导通并且开关S3和S6断开时，晶体管M1的栅极和漏极进行耦接从而构造成二极管连接，并且电流从第一电源VDD1通过晶体管M1流到采样和保持电路的输入端。此外，电容Ch用与流过晶体管M1的电流对应的源栅电压进行充电，采样和保持电路采样该数据。
当开关S2、S3、S4、S5b和S6断开时，采样和保持电路进入待令模式。该待令模式为该采样和保持电路等待、同时解多路复用器的另一采样和保持电路采样数据的状态。
当开关S2、S4和S5b断开并且开关S3和S6导通时，与在电容Ch中充电的源栅电压对应的电流维持在输出端。此时，采样和保持电路执行保持操作并且输出数据。
以与图5B的采样和保持电路200′类似的方式，根据第二示范实施例的具有电流宿型输入端和电流源型输出端的采样和保持电路可通过用NMOS晶体管取代晶体管M1、并且互相改变第一电源VDD1和第二电源VSS2的相对电压电平来实现。
同样，通过改变用于开关S2、S3、S4、S5b和S6的晶体管的沟道极性可实现具有各种特点的电路。
图11示出了用NMOS晶体管实现根据第二示范实施例的采样和保持电路的开关S3和S6的示意图。
在图11的采样和保持电路中，开关S2、S4和S5b用PMOS晶体管M2、M4和M5b实现，并且开关S3和S6用NMOS晶体管M3b和M6b实现。
由于以与图9的示范实施例相同的方式，晶体管M2、M4和M5b的沟道极性与晶体管M3b和M6b的沟道极性不同，因此当执行采样和保持操作而非待令模式时，采样和保持电路可执行操作，将控制信号A和B作为单个信号。
同样，从图7A和7B的图表可以知道，当如图11的采样和保持电路中所示用NMOS晶体管实现晶体管M3b时，在更宽的电流范围内产生基本均匀的输出。
由于图11的电容Ch的一端耦接到晶体管M4的源极和晶体管M5b的漏极，所以寄生电容可出现在晶体管M4和M5b的栅极上。由于根据图5A或图9的第一示范实施例，电容Ch耦接到晶体管M4的源极上，而不耦接到晶体管M5的漏极，因此与图10的示范实施例相比，产生更小的寄生电容。因此，当从减少由寄生电容导致的回扫(kickback)现象和防止输出电流减小的角度考虑时，第一示范实施例是令人满意的。
开关S2、S3、S4、S5b和S6的沟道极性可以多种方式进行改变，这样可示出各种电路特点。例如，当晶体管M1和M6b用相同沟道极性的晶体管实现时，由TFT的特性偏差如阈值电压所产生的效果可减小。
图12示出了根据本发明第三示范实施例的采样和保持电路。
与第一示范实施例不同，开关S4b耦接在晶体管M1的栅极和漏极之间。开关S2、S3、S5和S6以及电容Ch以与图5A的采样和保持电路200基本相同的结构耦接在一起。当开关S4b导通时，晶体管M1为二极管连接。
当开关S2、S4b和S5导通并且开关S3和S6断开时，晶体管M1的栅极和漏极进行耦接从而构造成二极管连接，并且电流从第一电源VDD1通过晶体管M1流到采样和保持电路的输入端。此外，电容Ch用与流过晶体管M1的电流对应的源栅电压进行充电，并且采样和保持电路采样该数据。
当开关S2、S3、S4b、S5和S6断开时，采样和保持电路进入待令模式。待令模式为该采样和保持电路等待、同时解多路复用器的另一采样和保持电路采样数据的状态。
当开关S2、S4b和S5断开并且开关S3和S6导通时，与电容Ch中充电的源栅电压对应的电流维持在输出端。此时，该采样和保持电路执行保持操作并输出数据。
以与图5B的采样和保持电路200′类似的方式，根据第三示范实施例的具有电流宿型输入端和电流源型输出端的采样和保持电路可通过用NMOS晶体管取代晶体管M1并且互相改变第一电源VDD1和第二电源VSS2的相对电压电平来实现。
同样，具有各种特点的电路可通过改变用于开关S2、S3、S4b、S5和S6的晶体管的沟道极性来实现。
图13示出了用NMOS晶体管实现根据第三示范实施例的采样和保持电路的开关S3和S6的示意图。
在图13的采样和保持电路中，开关S2、S4b和S5用PMOS晶体管实现，而开关S3和S6用NMOS晶体管实现。
由于以与图9的示范实施例类似的方式，晶体管M2、M4b和M5的沟道极性与晶体管M3b和M6b的沟道极性不同，因此当执行采样和保持操作而非待令模式时，采样和保持电路执行操作，将控制信号A和B作为单个信号。
同样，从图7A和7B的图表可以知道，如图13的采样和保持电路所示，当晶体管M3b用NMOS晶体管实现时，在更宽的电流范围内产生基本均匀的输出。
与第二示范实施例不同，由于图13中所示的采样和保持电路的电容的一端耦接到晶体管M4b的源极，而不是晶体管M5的漏极上，因此由寄生电容产生的影响比第二示范实施例中的小。
开关S2、S3、S4b、S5和S6的沟道极性可以各种方式进行改变，从而示出各种电路特点。例如，当晶体管M1和M6b用相同沟道极性的晶体管实现时，TFT的特性偏差如阈值电压减小。
从各种示范实施例可知，本领域的技术人员可以通过适当考虑驱动电流的范围和制造的复杂性之间的关系，来制造所希望的采样和保持电路。
即，通过第一到第三示范实施例，具有各种特点的采样和保持电路可通过改变开关和晶体管M1的沟道极性来实现。
由于用采样和保持电路来构造耦接到数据驱动器的解多路复用器，因此不必减少在像素上写入数据的时间，因此实现高分辨率显示。
同样，由于该采样和保持电路具有电流源型输入端和电流宿型输出端，所以该采样和保持电路的输出端可与电流宿形式的数据驱动器一起使用，并且因此降低成本，且可实现数据驱动器的通用可用性。
此外，由于可使用具有电流宿型输出端的数据驱动器，因此可实现输出电流的基本均匀性。
尽管本发明已经结合特定示范实施例进行描述，但应该理解本发明并不局限于所披露的实施例，相反，本发明旨在覆盖包括在所附权利要求及其等效物的精神和范围内的各种变形。