制造半导体器件的方法.pdf

一种制造半导体器件的方法，包括下述步骤：制作多个产品形成区，每一区在半导体晶片的主表面上具有电路和多个第一电极焊盘；在每一产品形成区中以大于第一电极焊盘的间距布置多个第二电极焊盘；分割半导体晶片以分离多个产品形成区并制作多个半导体器件，每一半导体器件在第一表面上具有电路、多个第一电极焊盘和多个第二电极焊盘；和在制作半导体器件的步骤之后从半导体器件的第一表面上清洁掉异物。

1.  一种制造半导体器件的方法，包括下述步骤：
形成多个产品形成区，每一所述产品形成区在半导体晶片的主表面上方具有电路和多个第一电极焊盘；
在每一所述产品形成区中以大于所述第一电极焊盘的间距布置多个第二电极焊盘；
分割所述半导体晶片以分离所述多个产品形成区并制作多个半导体器件，每一所述半导体器件在第一表面上方具有所述电路、所述多个第一电极焊盘和所述多个第二电极焊盘；和
在分离所述多个产品形成区的所述分割步骤之后清洁粘附于所述半导体器件的所述第一表面的异物以除去所述异物。

2.  根据权利要求1的制造半导体器件的方法，
其中通过向所述半导体器件的所述第一表面喷涂大量粉末干冰颗粒来执行所述清洁步骤。

3.  根据权利要求2的制造半导体器件的方法，
其中所述粉末干冰的颗粒尺寸在0.1mm至0.3mm的范围内。

4.  根据权利要求1的制造半导体器件的方法，还包括下述步骤：
在分离所述多个产品形成区的所述分割步骤之前在每一所述产品形成区中的所述第二电极焊盘上方制作凸块。

5.  根据权利要求1的制造半导体器件的方法，还包括下述步骤：
将所述半导体器件连接到插座并执行老化。

6.  根据权利要求5的制造半导体器件的方法，
其中在绝对无尘室中进行分离所述多个产品形成区的所述分割步骤，且
其中在非绝对无尘室中进行所述老化步骤。

7.  根据权利要求1的制造半导体器件的方法，还包括下述步骤：
将所述半导体器件连接到插座并进行特性评估测试。

8.  根据权利要求7的制造半导体器件的方法，
其中在绝对无尘室中进行分离所述多个产品形成区的所述分割步骤，且
其中在非绝对无尘室中进行所述特性评估测试。

9.  一种制造半导体器件的方法，包括下述步骤：
准备具有通过分割区域而划分出的多个产品形成区的多器件衬底，每一所述产品形成区包括彼此相对的第一表面和第二表面和布置在所述第二表面上方的多个电极焊盘；
将半导体芯片安装在所述多个产品形成区的每一个的所述第一表面上方；
形成共同树脂密封安装在所述多个产品形成区中的所述多个半导体芯片的树脂密封物；
通过将所述树脂密封物和所述多器件衬底划分成多个片来形成多个半导体器件，所述半导体器件的每一个具有包括所述产品形成区的布线板、安装在所述布线板的第一表面上方的所述半导体芯片和树脂密封所述半导体芯片的所述树脂密封物；以及
清洁粘附于所述布线板的所述第一表面和相对于所述第一表面的所述第二表面的异物以除去所述异物。

10.  根据权利要求9的制造半导体器件的方法，
其中通过向所述半导体器件的所述第一表面喷涂大量粉末干冰颗粒来执行所述清洁步骤。

11.  根据权利要求10的制造半导体器件的方法，
其中所述粉末干冰的所述颗粒尺寸在0.1mm至0.3mm的范围内。

12.  根据权利要求9的制造半导体器件的方法，还包括下述步骤：
在分离所述多个产品形成区的所述分割步骤之前在每一所述产品形成区中的所述第二电极焊盘上方制作凸块。

13.  根据权利要求9的制造半导体器件的方法，还包括下述步骤：
将所述半导体器件连接到插座并执行老化。

14.  根据权利要求9的制造半导体器件的方法，还包括下述步骤：
将所述半导体器件连接到插座并进行特性评估测试。

15.  一种制造半导体器件的方法，包括下述步骤：
准备具有通过划线而划分出的多个区的半导体晶片，所述多个区的每一个具有集成电路、多个第一电极焊盘和连接于所述多个第一电极焊盘并以比所述多个第一电极焊盘大的间距布置的多个第二电极焊盘；
通过沿所述划线分割所述半导体晶片形成多个半导体芯片，每一个所述半导体芯片具有所述集成电路、所述多个第一电极焊盘和所述多个第二电极焊盘；和
在制作所述半导体芯片的所述步骤后清洁粘附于所述多个半导体芯片的异物以除去所述异物。

16.  根据权利要求15的制造半导体器件的方法，
其中所述半导体晶片还包括制作在所述多个第二电极焊盘上方的多个凸块电极。

制造半导体器件的方法
相关申请
本申请要求2003年9月30日提交的日本专利申请No.2003-340741的优先权，在此其内容通过参考并入该申请。
技术领域
本发明涉及半导体器件制造技术。
背景技术
关于合并在诸如移动电话、个人数字助理和移动个人计算机的小尺寸电子设备中的半导体器件，需要薄的组件、小型组件和多管脚组件。作为满足这种需求的半导体器件，CSP(芯片尺寸封装)型器件是公知的。已经提出并商业化各种类型的CSP型半导体器件。它们中的一种是利用结合晶片处理工艺和封装组装工艺的晶片封装技术制造的CSP型半导体器件(下文称之为晶片级CSP型半导体器件)。比叫做芯片级CSP型半导体器件(通过一个接一个地封装通过分割半导体晶片生产的半导体芯片而制造的CSP型半导体器件)更容易使晶片级CSP型半导体器件成为小型、低成本组件，因为晶片级CSP型半导体器件的封装平坦表面尺寸几乎等于半导体芯片平坦表面尺寸。
晶片级CSP型半导体器件主要包括：相应于半导体芯片的芯片层；制作在芯片层主表面上的再布线(次级布线)层；和制作成次级布线层上的外部连接终端的焊料凸块(突起电极)。芯片层包括：半导体衬底；多层布线层(主布线层)作为多个绝缘层和多个布线层的叠层；和覆盖多层布线层的表面保护膜。在芯片层中，电极焊盘(键合焊盘)形成在主布线层的顶部布线层上方，且表面保护膜具有暴露电极焊盘的键合孔。
次级布线层是设计成与主布线层中的电极焊盘相比以较大间距布置电极焊盘的层(插入物)，以便于匹配半导体器件安装于其上的布线板(安装板)的电极焊盘的间距。次级布线层中的电极焊盘电连接于主布线层中的电极焊盘。焊料凸块电且机械连接于次级布线层的电极焊盘。
日本未审专利公开No.2002-305285(专利文献1)中公开了一种晶片级CSP型半导体器件的实例。
发明内容
在晶片级CSP型半导体器件的制造中，在进行老化(熟化)步骤之前分割半导体晶片以制造半导体器件(沿着划线分割半导体晶片以制造多个半导体芯片，其中每一芯片包括集成电路、多个第一电极焊盘和多个第二电极焊盘)。老化步骤是指筛选试验(用于拒绝有内在缺陷或潜在缺陷因素的器件)，在该筛选试验中，在比用户平常的操作条件更严厉(severer)的操作条件(欠载)下操作半导体器件的电路(在某种意义上，加速缺陷的出现)并在初始阶段或向用户发货之前拒绝可能在用户操作条件下被认为是有缺陷的器件。
在老化步骤中，将半导体器件附于插座(socket)并将半导体器件和老化板通过插座电连接。通过将半导体器件的焊料凸块压向插座的接触管脚，来进行插座与半导体器件之间的电连接。由于在该压力接触中的摩擦力等，一些焊料凸块剩余物粘附于接触管脚。在老化步骤中，重复使用多个插座且一天中使用一个插座的次数取决于半导体器件的生产量和使用插座的数量。一个插座一天可以使用几百次。每使用一次插座，焊料凸块剩余物会聚集在接触管脚上。
聚集在接触管脚上的焊料凸块剩余物从接触管脚上剥落掉，且由于一些原因，作为异物粘附到半导体器件的安装表面(在安装期间面对衬底的表面)。同样，由于一些原因，由接触压力等中的摩擦力产生的焊料凸块剩余物作为异物粘附到半导体器件的安装表面。
晶片级CSP型半导体器件在安装表面上方具有次级布线层(再布线层)且次级布线层具有多条用于主布线层中的电极焊盘与次级布线层中的电极焊盘之间的电连接的布线(次级布线)。这些次级布线由在其上制得的绝缘层覆盖。该绝缘层非常薄(例如，2-3μm)且相邻布线之间的间距小(大约10μm)。因此，会发生下述问题：上述粘附于半导体器件的安装表面的异物会打破并穿透绝缘层并与次级布线接触，导致相邻次级布线的短路。
由于不可避免在老化步骤中的异物粘附，因此在老化步骤之后的最后阶段的异物去除是必不可少的。采用常规的清洁方法，其中利用真空镊子手工除去异物，除去异物耗费大量的时间(20小时/K件)。这严重地降低了工作效率并导致生产成本增加。此外，在手工除去异物中，除去性能不稳定，导致低产量。
在晶片级半导体器件制造中的老化步骤之后的分拣(测试)步骤中，进行电特性评估测试以检验是否有半导体器件工作不正常。在该特性评估测试中，半导体器件和性能板(测试布线板)还通过插座电连接。换句话说，异物(焊料凸块剩余物)在分拣步骤中也会粘附到半导体器件的安装表面。
通常通过切割来进行半导体晶片的分割。在包括布线键合步骤地芯片级CSP型半导体器件的制造中，通过在绝对无尘室切割来将半导体晶片分割成多个半导体芯片。在晶片级CSP型半导体器件的制造中，也通过在绝对无尘室切割来将半导体晶片分割成多个半导体芯片。由于在非绝对无尘室中进行分割之后的步骤，所以不仅焊料凸块剩余物还有其它类型的异物会粘附到半导体器件的安装表面。
本发明的一个目的是提供减小半导体器件成本的技术。
本发明的另一目的是提供提高半导体器件生产量的技术。
从下述详细说明和附图可以更全面地呈现出本发明的上述和其它目的以及新颖性特征。
下面简单地概括本发明的典型方面。
(1)根据本发明的一个方面，第一种制造半导体器件的方法具有下述步骤：制作多个产品形成区，每一产品形成区在半导体晶片的主表面上方具有电路和多个第一电极焊盘；在每一产品形成区中以大于第一电极焊盘的间距布置多个第二电极焊盘；分割半导体晶片以分离多个产品形成区并制作多个半导体器件，每一半导体器件在第一表面上方具有电路、多个第一电极焊盘和多个第二电极焊盘；和在分离成多个产品形成区的分割步骤之后从半导体器件的第一表面上清洁掉异物。
(2)根据上述项(1)，通过向半导体器件的第一表面喷涂大量粉末干冰颗粒来执行清洁步骤。
(3)根据上述项(2)，粉末干冰的颗粒尺寸在0.1mm至0.3mm的范围内。
(4)上述项(1)还包括在分离成多个产品形成区的分割步骤之前在每一产品形成区中的第二电极焊盘上方制作凸块的步骤。
(5)上述项(1)还包括将半导体器件连接到插座并执行老化的步骤。
(6)根据上述项(5)，在绝对无尘室中进行分离多个产品形成区的分割步骤，并在非绝对无尘室中进行老化步骤。
(7)上述项(1)还包括将半导体器件连接到插座并进行特性评估测试的步骤。
(8)根据上述项(7)，在绝对无尘室中进行分离多个产品形成区的分割步骤，并在非绝对无尘室中进行特性评估测试。
(9)根据本发明的另一方面，一种制造半导体器件的方法包括下述步骤：准备具有通过分割区域而划分出的多个产品形成区的多器件衬底，每一产品形成区具有彼此相对的第一表面和第二表面和布置在第二表面上方的多个电极焊盘；将半导体芯片安装在多个产品形成区的每一个的第一表面上方；制作共同树脂密封安装在多个产品形成区中的多个半导体芯片的树脂密封物；通过将树脂密封物和多器件衬底划分成多个片来制作多个半导体器件，半导体器件的每一个具有包括产品形成区的布线板、安装在布线板的第一表面上方的半导体芯片和树脂密封半导体芯片的树脂密封物；以及从布线板的第一表面和相对于其的第二表面上清洁掉异物。
(10)根据上述项(9)，通过向半导体器件的第一表面喷涂大量粉末干冰颗粒来执行清洁步骤。
(11)根据上述项(10)，粉末干冰的颗粒尺寸在0.1mm至0.3mm的范围内。
(12)上述项(9)还包括下述步骤：在分离成多个产品形成区的分割步骤之前在每一产品形成区中的第二电极焊盘上方制作凸块。
(13)上述项(9)还包括将半导体器件连接到插座并执行老化的步骤。
(14)上述项(9)还包括将半导体器件连接到插座并进行特性评估测试的步骤。
本发明所带来的主要有利效果是：减小半导体器件的成本并提高半导体器件的生产量。
附图说明
图1是示出根据本发明第一实施例的半导体器件的安装表面的示意性平面图；
图2是示出根据本发明第一实施例的半导体器件的内部结构的示意性截面图；
图3是示出根据本发明第一实施例的半导体器件的安装表面上的布线图形的示意性平面图；
图4是示出根据本发明第一实施例的半导体器件的制造工艺的流程图；
图5是示出在根据本发明第一实施例的半导体器件的制造中使用的半导体晶片的示意性平面图；
图6是关于制造根据本发明第一实施例的半导体器件的步骤的示意性平面图；
图7是是关于制造根据本发明第一实施例的半导体器件的步骤的示意性截面图；
图8是示出制造半导体器件的步骤(接续图7的步骤)的示意性截面图；
图9是示出制造半导体器件的步骤(接续图8的步骤)的示意性截面图；
图10是示出制造半导体器件的步骤(接续图9的步骤)的示意性截面图；
图11是示出制造半导体器件的步骤(接续图10的步骤)的示意性截面图；
图12是示出制造半导体器件的步骤(接续图11的步骤)的示意性截面图；
图13是示出制造半导体器件的步骤(接续图8的步骤)的示意性截面图；
图14是示出粘附到半导体器件的安装表面的异物的示意性平面图；
图15示出用于根据本发明第一实施例的半导体器件制造的自动异物清洁系统的一般结构；
图16示意性示出干冰清洁；
图17示意性示出鼓风清洁；
图18示意性示出喷抛清洁；
图19示意性示出湿清洁；
图20是示出根据本发明第二实施例的半导体器件的内部结构的示意性截面图；
图21是示出根据本发明第二实施例的半导体器件的安装表面的示意性平面图；
图22是示出根据本发明第二实施例的半导体器件的安装表面上的布线图形的示意性平面图；
图23是示出用于根据本发明第二实施例的半导体器件的制造中的多器件衬底的示意性平面图；
图24是关于制造根据本发明第二实施例的半导体器件的步骤的示意性截面图；
图25是示出制造根据本发明第二实施例的半导体器件的工艺的流程图；
图26是关于制造半导体器件的步骤(接续图25的步骤)的示意性截面图；
图27是关于制造半导体器件的步骤(接续图26的步骤)的示意性截面图；
图28是关于制造半导体器件的步骤(接续图27的步骤)的示意性截面图；
图29是关于制造半导体器件的步骤(接续图28的步骤)的示意性截面图；
图30是关于制造半导体器件的步骤(接续图29的步骤)的示意性截面图。
具体实施方式
接着，参考附图将详细描述本发明的优选实施例。在示出本发明优选实施例的所有附图中，具有同样功能的元件由同样的参考数字表示，且不再重复它们的说明。
(第一实施例)
第一实施例涉及本发明应用于其的晶片级CSP型半导体器件。图1是示出根据本发明第一实施例的半导体器件的安装表面的示意性平面图，图2是示出根据本发明第一实施例的半导体器件的内部结构的示意性截面图，图3是示出根据本发明第一实施例的半导体器件的安装表面上的布线图形的示意性平面图，图4是示出根据本发明第一实施例的半导体器件的制造工艺的流程图，图5是示出在根据本发明第一实施例的半导体器件的制造中使用的半导体晶片的示意性平面图，图6至图13是关于制造根据本发明第一实施例的半导体器件的步骤的示意性平面图，图14是示出粘附到半导体器件的安装表面的异物的示意性平面图，图15示出用于根据本发明第一实施例的半导体器件制造的自动异物清洁系统的一般结构，图16示意性示出干冰清洁，图17示意性示出鼓风清洁，图18示意性示出喷抛清洁，图19示意性示出湿清洁。
为了简单说明，在图3和图14中省略了如图2中示出的焊料凸块。
如图1和2中所示，晶片级CSP型半导体器件1的横跨厚度方向的平坦表面为正方形(在该实施例中，其为11.0mm的正方形)。如图2中所示，半导体器件1主要包括：相应于半导体芯片的芯片层1a；形成在芯片层1a的主表面(电路形成表面)上方的再布线层(次级布线层)1b；和制作在再布线层1b上方的作为外部连接端子的多个焊料凸块(突起电极)9。
芯片层1a包括半导体衬底2、在半导体衬底2的主表面上作为多个绝缘层和多个布线层的叠层的多层布线层(主布线层)3、和覆盖多层布线层3的表面保护膜5。例如，半导体衬底2由单晶硅制成；例如，主布线层3的绝缘层由氧化硅制成；而主布线层3的布线层由诸如铝(Al)或铝合金或铜(Cu)或铜合金的金属制成。例如，表面保护膜5是由有机绝缘层和氧化硅、氮化硅等无机绝缘层构成的多层膜。
例如，多个电极焊盘4(键合焊盘)作为连接器形成在芯片层1a的主表面上方。沿着芯片层1a的侧边布置多个电极焊盘4。电极焊盘4形成在主布线层3的顶部布线层中。主布线层3的顶部布线层由在其上制得的表面保护膜5覆盖。表面保护膜5具有部分暴露电极焊盘4表面的键合孔5a。
每一电极焊盘4的横跨其厚度方向的平坦表面为正方形(在该实施例中，其为50μm的正方形)。大体上以40-65μm的均匀间隔布置电极焊盘4。
如图2和3中所示，次级布线层1b主要包括：制作在表面保护膜5上方的绝缘层6；在绝缘层6上方延伸的多个次级布线7；制作在绝缘层6上方的多个电极焊盘7a；和绝缘层6上方的覆盖次级布线7的绝缘层8。
每一次级布线7的一端通过绝缘层6中的键合孔6a和表面保护膜5中的键合孔5a电连接于相应的一个电极焊盘4。每一次级布线7的另一端与相应的一个电极焊盘7a集成在一起并与其电连接。
在由多个电极焊盘4包围的区域内按照矩阵图形布置多个电极焊盘7a。例如，每一电极焊盘7a的横跨其厚度方向的平坦表面是圆形(在该实施例中，是具有大约0.2mm直径的圆形)。，以比电极焊盘4大的间距布置多个电极焊盘7a。在该实施例中，以大约0.5mm的间隔布置它们。
电极焊盘7a分别通过绝缘层8中的键合孔8a电且机械连接于多个焊料凸块9。例如，焊料凸块9是Sn-Ag-Cu金属合金材料(无Pb)。
次级布线层1b是一层(插入物)，其中与主布线层3中的按照安装有半导体器件的布线板(安装板)上的电极焊盘的间距的电极焊盘4相比，以较大的间距布置电极焊盘7a。
次级布线层1b的绝缘层6和8由弹性低于氮化硅膜或氧化硅膜的材料制成，因为绝缘层6和8应该最小化焊料土块9上的应力集中度，这是由于在将半导体器件安装到布线板上之后来自布线板热膨胀系数中的差引起的。另外，它们比表面保护膜厚。在该实施例中，绝缘层6和8由聚酰亚胺树脂制成。
当次级布线层1b中的次级布线7的电阻、电容和阻抗小于主布线层中的布线的那些时，可以更自由地布置电极焊盘7a。例如，在第一实施例中，次级布线7由具有高电导率的Cu膜制成。另外，期望次级布线7由比主布线层3中的布线厚的导电膜制成，并期望覆盖次级布线7的绝缘层8由具有低于主布线层3中的无机层间绝缘膜的介电常数的有机绝缘膜制成。
在次级布线7上方设置用于探针检验步骤的测试电极焊盘，且绝缘层8具有暴露测试电极焊盘表面的孔，尽管这里未示出。
在芯片层1a的主表面上方制造集成电路。该集成电路主要包括制造在半导体衬底主表面上方的晶体管和主布线层3中的布线。
接着，参考图4至19将阐述根据第一实施例制造半导体器件的工艺。
如图4中所示，在制造根据第一实施例的半导体器件1中，从晶片准备(101)到探针测试(106)的步骤被共同称为前端工艺(晶片工艺)(100)，而从分割(111)至装载(119)的步骤被共同称为后端工艺(组装工艺)(110)。
如图5中所示，例如，准备单晶硅的半导体晶片10(图4中的晶片准备步骤101)。
接着，如图6和7中所示，具有电路和多个电极焊盘4的多个产品形成区(芯片形成区或器件形成区)12按照矩阵图形形成在半导体晶片10的主表面(电路形成表面)上方(图4中的电路产生步骤102)。通过分割区域(划线区)11来划分多个产品形成区12，且多个产品形成区12被彼此间隔开。产品形成区12主要由半导体晶片10的主表面上方的晶体管、具有电极焊盘4的主布线层(多层布线层)3、表面保护膜5和键合孔5a构成。
接着，次级布线层(再布线层)1b形成在每一产品形成区12中(图4中的次级布线步骤103)。
具体地，例如，通过旋转涂敷技术在表面保护膜5的整个表面上方形成聚酰亚胺树脂的绝缘层6，然后在绝缘层6中制造用于暴露电极焊盘4的表面的键合孔6a，如图8中所示。
接着，例如，通过低压CVD(化学气相沉积)或溅射在包括键合孔6a内部的绝缘层6的整个表面上方形成作为导电膜的铜(Cu)膜，然后构图铜膜以制作次级布线7和电极焊盘7a。
接着，例如，通过旋转涂敷技术在包括次级布线7的顶部的绝缘层6的整个表面上方形成聚酰亚胺树脂的绝缘层8，然后在绝缘层8中制作用于暴露电极焊盘7a表面的键合孔8a，如图10中所示。
接着，例如，通过电镀技术在暴露于键合孔8a的电极焊盘7a的表面上方形成Au膜9a，如图10中所示。这样，完成次级布线层1b，其中以大于电极焊盘4a的间距布置电极焊盘7a。
接着，在半导体晶片1的每一产品形成区12中的电极焊盘7a上方制造焊料凸块9，如图11中所示(图4中的凸块制作步骤104)。制造焊料凸块9的方法不限于此。第二种方法如下：用助熔剂涂敷电极焊盘7a，然后通过球提供方法将焊料球提供到电极焊盘7a，然后通过红外回流工艺熔化焊料球。第三种方法是：通过丝网印刷将焊料胶放置在电极焊盘9B上，然后通过红外回流工艺来熔化焊料胶。
接着，清洁掉在焊料凸块制作步骤(104)中使用的助熔剂，然后利用探针卡电测试每一产品形成区12的电路功能(图4中的探针检验步骤106)。通过将探针卡的探针按压向设置在次级布线7的测试电极焊盘来执行探针检验(探针检验步骤106)。
如图12和13中所示，将半导体晶片10分割成多片(图4中的分割步骤111)。例如，这通过沿着半导体晶片10的分割区(划线区)11切割半导体晶片10来实现。在其中每立方厘米中不大于0.5μm的异物颗粒不超过1000个的绝对无尘室中执行该步骤。采用上述步骤，几乎完成根据第一实施例的半导体器件1(图1)。
接着，将作为分割结果的分离半导体器件1封装在盘(tray)中(图4中的盘式封装步骤112)，然后将封装在盘中的半导体器件传送到标记步骤。然后，在相对于每一半导体器件1的安装表面(在安装期间面对衬底的表面)的表面上制作包括产品名称、公司名称、类型、产品批号和其它信息的识别标记(图4中的标记步骤113)。通过墨水喷射标记、直接打印、激光标记或相似技术来进行该标记步骤。
接着，将封装在盘中的半导体器件1传送到老化步骤，其中在半导体器件1上进行老化(图4中的老化步骤114)。在老化步骤中，将半导体器件1连接于插座并通过该插座与老化板电连接。通过将半导体器件1的焊料凸块9压向插座的接触管脚来形成插座与半导体器件1之间的电连接。由于该压力接触中的摩擦力等，一些焊料凸块剩余物粘附于接触管脚。在老化步骤中，重复使用多个插座且一个插座在一天中的使用次数取决于半导体器件的生产量和使用插座的数量。一个插座一天可以使用几百次。每使用一次插座，焊料凸块剩余物会聚集在接触管脚上。
聚集在接触管脚上的焊料剩余物从接触管脚剥落，且由于一些原因，作为异物28粘附到半导体器件1的安装表面上，如图14中所示。同样，由于一些原因，由在接触压力等中的摩擦力产生的焊料凸块剩余物作为异物粘附到半导体器件1的安装表面上。对于根据第一实施例的晶片级CSP型半导体器件1，虽然在绝对无尘室中执行用于将半导体晶片10分割成半导体器件1的切割，在非绝对无尘室中执行分割之后的步骤。因此，不仅焊料凸块剩余物还有其它类型的异物会粘附到半导体器件1的安装表面。
接着，进行电特性评估测试来检验半导体器件1是否正常工作(图4中分拣步骤115)。在该特性评估测试中，半导体器件1连接到插座且通过插座与性能板(测试布线板)电连接。因此，异物(焊料凸块剩余物36)在分拣步骤中也会粘附到半导体器件1的安装表面。
接着通过下述清洁除去半导体器件1的安装表面上的异物。对于干冰清洁采用图15中所示的自动异物清洁系统20。在自动异物清洁系统20中，将液化碳21供给于造球机22，该造球机依次产生干冰小球23，并通过压碎机24将干冰小球23压碎成干冰粉末25。在清洁机26中，通过喷嘴26a将干冰粉末25喷涂在连接到设定夹具的半导体器件1的安装表面上，以便于从半导体器件1的安装表面上除去异物28。从半导体器件1的安装表面上除去的异物28被收集到灰尘收集单元27。将半导体器件1一个接一个地从连接在装载机侧上的盘29a传送到设置夹具。将经过干冰清洁步骤的半导体器件1传送到未装载机侧上的盘29a中。
接着，进行半导体器件1的最终视觉检验(图4中的最终视觉检验步骤117)。然后半导体器件1被封装(步骤118)并作为产品出货(步骤119)。
接着，参考图16阐释干冰清洁。
通过喷嘴25a喷涂在产品上的粉末干冰25碰撞污垢(异物)并变形和蒸发。由于粉末干冰25的碰撞冲击，污垢(异物)从产品上脱落。干冰清洁的异物除去性能取决于粉末干冰25的颗粒尺寸、从喷嘴26a喷射的干冰压力、从喷嘴26a到目标物的距离以及其它因素。根据发明者的估算，当粉末干冰的颗粒尺寸在0.1至0.3mm的范围内、喷射压力在0.5至2.0kg/cm²的范围内以及喷涂距离为30mm时，在最短的时间内除去在半导体晶片分割步骤之后粘附到半导体器件1的安装表面的异物。
在常规制造晶片级CSP型半导体器件1的方法中，通过各种清洁方法在晶片处理工艺(前端工艺)中已经除去异物，但是后端工艺没有包含用于异物除去的自动清洁步骤。特别是，在常规方法中，在最终视觉检验(步骤117)之前没有异物去除的自动清洁步骤。与手工异物除去相比较，自动清洁快速除去异物以便于可以缩短除去异物所需的时间，且因此可以降低半导体器件1的成本。另外，异物除去性能稳定并提高了半导体器件1的生产量。
在第一实施例中，在用于后端工艺中的异物除去的清洁中使用干冰。在碰撞异物之后粉末干冰升华。因此，不再需要异物除去之后的清洁和干燥步骤。这还有助于半导体器件1的成本降低和生产量提高。
在分割步骤111之后和装载步骤119之前进行用于后端工艺110中的异物除去的清洁。更期望在分割步骤111之后且在最终视觉检验步骤117之前进行。也更加期望在老化步骤114(其中使用插座)或分拣步骤115之后且最终视觉检验步骤117之前进行。
在第一实施例中，其它清洁方法可以用于后端工艺中的异物除去以代替干冰清洁。这些其它清洁方法包括：鼓风清洁(图17)、喷抛清洁(图18)和湿清洁(图19)。在鼓风清洁中，向产品15吹空气以除去异物(污垢16)。在喷抛清洁中，吹玻璃或塑料颗粒17以除去异物(污垢16)。在湿清洁中，将产品15浸泡在清洁化学试剂18中以除去异物(污垢16)。虽然这些方法中的任意一种可以用于后端工艺中的异物除去，但是它们具有下述缺点。在鼓风清洁中，会除去浮置的异物但是很难除去穿透绝缘层18的异物。在喷抛清洁中，会磨损产品的表面且需要进行清洁以除去滞留在产品上的剩余喷抛材料。同样，必须检验喷抛材料的磨损。在湿清洁中，需要清洁和干燥产品并保持化学试剂以防止其污染。因此，干冰清洁是较为有利的。
(第二实施例)
第二实施例涉及向其应用本发明的芯片级CSP型半导体器件。
图20是示出根据本发明第二实施例的半导体器件的内部结构的示意性截面图，图21是示出根据本发明第二实施例的半导体器件的安装表面的示意性平面图，图22是示出根据本发明第二实施例的半导体器件的安装表面上的布线图形的示意性平面图，图23是示出用于根据本发明第二实施例的半导体器件的制造中的多器件衬底的示意性平面图，图24是图23中的多器件衬底的示意性截面图，图25是示出制造根据本发明第二实施例的半导体器件的工艺的流程图，以及图26至30是示出制造本发明第二实施例的半导体器件的步骤的示意性截面图。
为了简化说明，在图22中省略了图21中示出的焊料凸块。
如图20和21中所示，根据第二实施例的半导体器件30具有封装结构，其中半导体芯片31安装在被称为插入物的布线板32的主表面(第一表面)上方并作为突起电极，例如，多个球形形式的焊料凸块36布置在相对布线板32的主表面的表面(第二表面，安装表面)上方。
半导体芯片31的横跨其厚度方向的平坦表面为正方形(在该实施例中，其为正方形)。半导体芯片31主要包括半导体衬底、制作在半导体衬底主表面上方的多个晶体管、制作在半导体衬底的主表面上方的主布线层和覆盖主布线层的表面保护膜，尽管其并非限制于此。主布线层是作为多个绝缘层和多个布线层的叠层的多层布线层。例如，半导体衬底由单晶硅制成；例如，主布线层3的绝缘层由氧化硅制成；而多层布线层的布线层由诸如铝(Al)或铝合金或铜(Cu)或铜合金的金属制成。例如，表面保护膜为由有机绝缘层和氧化硅、氮化硅等无机绝缘层组成的多层膜。
半导体芯片31具有彼此相对的主表面(电路形成表面，第一表面)和相反表面(第二表面)。集成电路形成在半导体芯片31的主表面上方。集成电路主要包括制作在半导体衬底主表面上方的晶体管和主布线层中的布线。
例如，在半导体芯片31的主表面上方制作作为连接器的多个电极焊盘4(键合焊盘)。例如，沿着半导体芯片31的侧边布置电极焊盘4。
布线板32的横跨其厚度方向的平坦表面为正方形(在该实施例中，为正方形)。例如，布线板32包括：芯线材料；覆盖芯线材料的第一保护膜32c；和覆盖与芯线材料的主表面相对的相反表面的第二保护膜32d。芯线材料在其主表面和相反表面的每一个上方具有布线层(导电层)。芯线材料可以为注入玻璃纤维环氧树脂或聚酰亚胺树脂的高弹性树脂板。第一保护膜32c旨在保护制作在芯线材料主表面上方的布线层中的布线，而第二保护膜32d旨在保护制作在芯线材料相反表面上方的布线层中的布线。例如，第一和第二保护膜(32c，32d)为绝缘树脂膜。
在布线板32的主表面上方具有芯片安装区(器件安装区)。半导体芯片31的相反表面通过粘合剂33键合到芯片安装区。例如，在布线板32主表面上方布置作为连接器的多个电极焊盘32a。在该第二实施例中，多个电极焊盘32a布置在半导体芯片31(芯片安装区)的周围。在布线板32的相反表面上方布置作为连接器的多个电极焊盘32b，并将焊料凸块36固定于每一个电极焊盘32b。
半导体芯片31的电极焊盘4分别电连接于布线板32的电极焊盘32a。在第二实施例中，通过键合布线34来形成半导体芯片31的电极焊盘4与布线板32的电极焊盘32a之间的电连接。键合布线34的一端连接于半导体芯片31的电极焊盘4而键合布线34的另一端连接于布线板32的相应电极焊盘32a。
例如，键合布线34为金(Au)布线。用于键合布线34的连接方法是基于结合热压缩和超声振荡的钉头式键合技术。
将半导体芯片31、多个键合布线34等用选择制作在布线板32的主表面上的树脂密封物35密封。为了减小应力，树脂密封物35由向其添加苯固化剂、硅树脂橡胶和填充物(例如，硅石)的联苯热固性树脂制成。通过适合于批量生产的传递模塑工艺制作树脂密封物35。在使用具有罐、流道、树脂注入门、空腔等硬模的传递模塑工艺中，从罐中通过流道和树脂注入门向空腔注入热固性树脂以制作树脂密封物。
在平坦表面尺寸方面，树脂密封物35和布线板32相等，且树脂密封物35的侧面与布线板32的侧面齐平。根据第二实施例，如下简单概括制造半导体器件30的工艺(以后给出详细说明)。采用具有多个产品形成区的多器件衬底(多布线板)，并制作共同树脂密封安装在多器件衬底的多个产品形成区中的多个半导体芯片的树脂密封物(共同树脂密封物)，然后将多器件衬底和共同树脂密封物划分成多片。
关于布线板32，多个电极焊盘32a分别通过通孔布线电连接于多个电极焊盘32b。电极焊盘32b与相应的通孔布线焊接区32h集成在一起，如图22中所示。
接着，参考图23和24阐述在根据第二实施例的半导体器件30的制造中使用的多器件衬底(多布线板)40。
如图23和24中所示，多器件衬底40的横跨其厚度方向的平坦表面在该实施例中为矩形。模具区41设置在多器件衬底40的主表面(芯片安装表面)上方，且多个产品形成区(器件形成区)43设置在模具区41中。芯片安装区44设置在每一个产品形成区43中。在半导体器件的制造中，半导体芯片(31)安装在每一芯片安装区44中，并制作树脂密封物(35)来共同树脂密封安装在芯片安装区44中的多个半导体芯片(31)。
通过分割区42划分的每一产品形成区43具有与布线板32基本上相同的结构和相同的平坦表面形状，如图20中所示。通过将多器件衬底40分割成多个产品形成区43来准备布线板32。在第二实施例中，多器件衬底40具有在X方向上有六行而在Y方向上三列的矩阵图形(6×3)的十八个产品形成区43，尽管不限于此。
接着，参考图25至30将描述根据第二实施例的制造半导体器件30的工艺。如图25中所示，从晶片准备(201)到探针检验(203)的步骤共同称为前端工艺(200)，而从分割(211)到出货(225)的步骤共同称为后端工艺(210)。
首先，例如，准备单晶硅的半导体晶片(图25中的晶片准备步骤201)。然后，按照矩阵图形在半导体晶片的主表面(电路形成表面)上方形成多个产品形成区(芯片形成区)，每一个产品形成区具有一个电路和多个电极焊盘4(图25中的电路产生步骤202)。通过分割区(划线区)11划分多个产品形成区，且多个产品形成区彼此间隔开。产品形成区主要由半导体晶片的主表面上方的晶体管、具有电极焊盘4的主布线层(多层布线层)3、表面保护膜5和键合孔5a构成。
接着，利用探针卡电测试每一产品形成区的电路功能(图25中的探针检验步骤203)。通过将探针卡的探针压向电极焊盘4来进行探针检验。
接着，将半导体晶片划分成多片(图25中的分割步骤211)。例如，这通过将半导体晶片沿着半导体晶片的分割区切割来获得。在绝对无尘室中执行该步骤，在绝对无尘室中，每立方厘米不大于0.5μm的异物颗粒不超过1000个。采用上述步骤，制作如图20中示出的半导体器件31。
接着，准备图23中所示的多器件衬底40，且如图26中所示，半导体芯片31通过粘合剂33键合于每一产品形成区43的芯片安装区44(图25中的芯片安装步骤212)。在半导体芯片31的相反表面面对多器件衬底40的主表面时执行该步骤。
接着，如图27中所示，在多器件衬底40的主表面的每一产品形成区43中，将产品形成区43中的多个电极焊盘32a通过多个键合布线34分别电连接于安装在产品形成区43中的半导体芯片31的多个电极焊盘4(图25中的布线键合步骤213)。这样完成多个半导体芯片1在多器件衬底40的主表面上方的安装。
这里，“安装”意味着将半导体芯片键合并固定于衬底，且衬底的电极焊盘电连接于半导体芯片的电极焊盘。在第二实施例中，使用粘合剂33键合半导体芯片31，并将键合布线34用于多器件衬底40的产品形成区43中的电极焊盘32a与半导体芯片31的电极焊盘4之间的电连接。
接着，共同树脂密封这样安装在多器件衬底40的主表面上方的多个半导体芯片31，并在多器件衬底40的主表面上方形成树脂密封物35，如图28中所示(图25中的树脂密封步骤214)。树脂密封物35以覆盖多个产品形成区43的方式存在于多器件衬底40的主表面的模具区(41)上方。由树脂密封物35树脂密封每一产品形成区43中的半导体芯片31、键合布线34等。如下通过传递模塑制作树脂密封物35：使用具有用于共同覆盖多器件衬底40的多个产品形成区43的空腔的硬模并向该空腔注入热固性树脂。
接着，在相对于多器件衬底40的主表面的相反表面上方制作用于每一产品形成区43的多个焊料凸块36，如图29中所示(图25中的凸块制作步骤215)。例如，通过用助熔剂涂敷在多器件衬底40的相反表面上方的电极焊盘32b，然后通过球提供方法向电极焊盘32b提供焊料球，然后熔化焊料球以将它们与电极焊盘32b熔合，来制作焊料凸块36。
接着，清除掉在焊料凸块制作步骤中使用的助熔剂(图25中的助熔剂清洁步骤216)，然后在多器件衬底40的每一产品形成区43的树脂密封物35的顶部表面上通过喷墨喷射标记、直接打印、激光标记或相似技术来制作包括产品名称、公司名称、类型、生产批量和其它信息的识别标记(图25中的标记步骤217)。
如图30中所示，将多器件衬底40和树脂密封物35分割成片(图25中的分割步骤218)。例如，通过沿着多器件衬底40的分割区42切割多器件衬底40和树脂密封物35来进行该分割。采用上述步骤，几乎完成如图20中所示的根据第二实施例的半导体器件。
接着，将作为分割结果的分离半导体器件30封装在盘中(图25中的盘式封装步骤219)，并且将封装盘传送到老化步骤，其中对每一半导体器件30进行老化(图25中的老化步骤220)。在老化步骤中，将半导体器件30连接于插座并通过该插座与老化板电连接。通过将半导体器件30的焊料凸块36压向插座的接触管脚来形成插座与半导体器件30之间的电连接。由于该压力接触中的摩擦力等，焊料凸块剩余物粘附于接触管脚。在老化步骤中，重复使用多个插座且一个插座在一天中的使用次数取决于半导体器件的生产量和使用插座的数量。一个插座一天可以使用几百次。每使用一次插座，焊料凸块剩余物会聚集在接触管脚上。
聚集在接触管脚上的焊料凸块剩余物从接触管脚剥落，且由于一些原因，作为异物粘附到半导体器件30的安装表面(在安装期间面对衬底的表面)上。同样，由于一些原因，由在接触压力等中的摩擦力产生的焊料凸块剩余物作为异物粘附到半导体器件30的安装表面上。对于根据第二实施例的芯片级CSP型半导体器件30，虽然在绝对无尘室中执行用于将半导体晶片分割成半导体芯片31的切割，但是在非绝对无尘室中执行分割之后的步骤。因此，不仅焊料凸块剩余物还有其它类型的异物会粘附到半导体器件30的安装表面。
接着，进行电特性评估测试来检验半导体器件30是否正常工作(图25中的分拣步骤221)。在该特性评估测试中，半导体器件30连接到插座且通过插座与性能板(测试布线板)电连接。因此，异物(焊料凸块剩余物36)在分拣工艺中也会粘附到半导体器件30的安装表面。
接着通过下述清洁除去半导体器件30的安装表面上的异物。对于干冰清洁，采用图15中所示的自动异物清洁系统20。
接着，进行半导体器件30的最终视觉检验(最终视觉检验步骤223)。然后半导体器件30被封装(步骤224)并作为产品出货(步骤225)。
如上所述，根据第二实施例的制造芯片级CSP型半导体器件30的方法带来与根据第一实施例的的方法相同的效果。
就此，已经具体地描述了由本发明者创造的本发明的优选实施例。然而，显而易见地，本发明不限于上述实施例，而可以在不脱离其范围和精神的前提下以其它各种形式体现。
例如，利用独立传递模塑方法或共同传递模塑方法完成半导体器件的树脂密封。在独立传递模塑方法中，采用具有多个产品形成区的多器件衬底，且在区域接区域的基础上树脂密封产品形成区中的半导体芯片。在共同传递模塑方法中，采用具有多个产品形成区的多器件衬底且共同或一次全部地树脂密封产品形成区中的半导体芯片。结合根据第二实施例的半导体器件已经阐述了共同传递模塑方法。然而独立传递模塑方法也可以用于本发明中。
虽然在第二实施例中，半导体器件在布线板的相反表面上方具有多个焊料凸块，本发明可以应用于在布线板相反表面上方没有焊料凸块的LGA(焊接栅阵列)型半导体器件并使用布线板的电极焊盘作为外部连接端子。
虽然在第一实施例中，半导体器件在次级布线层中具有多个焊料凸块，但是本发明可以应用于在次级布线层中没有焊料凸块的LGA型半导体器件并使用次级布线层中的电极焊盘作为外部连接端子。
虽然在第二实施例中，半导体器件在布线板的主表面上方具有单个半导体芯片，本发明可以应用于在布线板的主表面上方具有多个半导体芯片的MCP(多芯片封装)型半导体器件。