一种同步多主对等总线通信系统.pdf

本发明提出了一种同步多主对等总线通信系统，包括同步信号接口电路、同步信号配置模块以及数据发送控制模块；同步信号接口电路采用带有使能端的差分电平转换芯片D2，输入模式时同步信号通过D2和光耦V2进入D1；输出模式时信号从D1输出后，通过光耦V1A和D2后输出；D2的输入和输出使能信号连在一起后通过光耦V1B接到D1上；同步信号配置模块分为切换式的输入模式和输出模式，与D1芯片连接；数据发送控制模块通过与D1芯片的接口发送数据的起始时间和时间长度信息发给D1芯片。本发明一种同步多主对等总线通信系统，解决了海量数据在多主对等总线系统上传输时因冲突导致重要数据无法得到及时处理的问题。

权利要求书1.  一种同步多主对等总线通信系统，其特征在于：包括同步信号接口电路、同步信号配置模块以及数据发送控制模块；同步信号采用差分信号形式、通过向D1芯片FPGA内寄存器写1或0可配置为输入或输出模式；同步信号接口电路采用带有使能端的差分电平转换芯片D2，输入模式时同步信号通过D2和光耦V2进入D1；输出模式时信号从D1输出后，通过光耦V1A和D2后输出；D2的输入和输出使能信号连在一起后通过光耦V1B接到D1上；同步信号配置模块分为切换式的输入模式和输出模式，与D1芯片连接；数据发送控制模块通过与D1芯片的接口发送数据的起始时间和时间长度信息发给D1芯片。2.  根据权利要求1所述的同步多主对等总线通信系统，其特征在于：所述同步信号配置模块切换输入模式和输出模式，是向D1芯片FPGA内寄存器写1或配置同步信号为输入或输出模式后，通过逻辑设置D1的管脚IO_3输出为1或0控制同步信号接口电路中芯片D2的使能管脚4脚的电平为高或低，实现同步信号输入/输出的选择。3.  根据权利要求2所述的同步多主对等总线通信系统，其特征在于：当同步信号配置模块为输入模式时，采用D1同步信号输入管脚IO_2的信号作为基准；当同步信号配置模块为输出模式时，D1按照要求的频率、占空比产生符合要求的同步信号后从D1的IO_1管脚输出，经过V1A和D2芯片后提供给系统内其它设备。4.  根据权利要求2或3所述的同步多主对等总线通信系统，其特征在于：所述V1A连接有限流电阻R1、上拉电阻R4；V2连接有上拉电阻R2、限流电阻R5；V1B连接限流电阻R3、上拉电阻R5。5.  根据权利要求4所述的同步多主对等总线通信系统，其特征在于：限流电阻R1、R3和R5选用180Ω、180Ω和470Ω阻值的电阻；上拉电阻R2、R4和R6均选用1kΩ阻值的电阻。6.  一种同步多主对等总线通信方法，其特征在于：包括以下步骤：1】分配发送时间：根据系统内设备的数量、发送数据的大小和设备优先级等信息，以同步信号的上升沿作为起始时间T0，给各设备分配发送数据的开始时间T0+Ti和时间长度Li，其中i为设备号；2】同步信号配置：同步信号配置模块配置该设备的同步信号为输入或输出模式，实现同步信号输入/输出的选择；3】每个设备在（T0+Ti）—（T0+Ti+Li）时间段内向总线发送数据：3.  1】每个设备以自身产生的同步信号作为基准同步信号，连同数据一起发送给各自的数据发送控制模块；3.  2】数据发送控制模块从同步信号到来开始计时，仅在总线系统分配的（T0+Ti）至（T0+Ti+Li）时间段内发送数据；3.  2】数据经同步信号接口和总线后提供给系统内其它设备；4】接收数据：数据经接收设备的同步信号接口和数据发送控制模块后被随时接收。

说明书一种同步多主对等总线通信系统
技术领域
本发明属于电子电路领域，尤其涉及一种同步多主对等总线通信系统。
背景技术
多主对等总线通常都具有高速性和高可靠性的特点，网络上的任一节点均可主动发送报文，采用非破坏性总线仲裁技术避免总线数据冲突，具有点对点、一点对多点及全局广播等多种传输方式。
基于以上优点，多主对等总线通讯系统广泛应用于车载系统,随着系统复杂程度的不断提高和通信数据的海量增长，多主对等总线系统上数据冲突频率大大增加，导致重要信息无法得到及时处理。
发明内容
为了解决背景技术中所存在的技术问题，本发明提出了一种同步多主对等总线通信系统，解决了海量数据在多主对等总线系统上传输时因冲突导致重要数据无法得到及时处理的问题。
本发明的技术解决方案是：一种同步多主对等总线通信系统，其特征在于：包括同步信号接口电路、同步信号配置模块以及数据发送控制模块；同步信号采用差分信号形式、通过向D1芯片FPGA内寄存器写1或0可配置为输入或输出模式。同步信号接口电路采用带有使能端的差分电平转换芯片D2，输入模式时同步信号通过D2和光耦V2进入D1；输出模式时信号从D1输出后，通过光耦V1A和D2后输出；D2的输入和输出使能信号连在一起后通过光耦V1B接到D1上；同步信号配置模块分为切换式的输入模式和输出模式，与D1芯片连接；数据发送控制模块通过与D1芯片的接口发送数据的起始时间和时间长度信息发给D1芯片。
上述同步信号配置模块切换输入模式和输出模式，是向D1芯片FPGA内寄存器写1或配置同步信号为输入或输出模式后，通过逻辑设置D1的管脚IO_3 输出为1或0控制同步信号接口电路中芯片D2的使能管脚4脚的电平为高或低，实现同步信号输入/输出的选择。
当同步信号配置模块为输入模式时，采用D1同步信号输入管脚IO_2的信号作为基准；当同步信号配置模块为输出模式时，D1按照要求的频率、占空比产生符合要求的同步信号后从D1的IO_1管脚输出，经过V1A和D2芯片后提供给系统内其它设备。
上述V1A连接有限流电阻R1、上拉电阻R4；V2连接有上拉电阻R2、限流电阻R5；V1B连接限流电阻R3、上拉电阻R5；
限流电阻R1、R3和R5选用180Ω、180Ω和470Ω阻值的电阻；上拉电阻R2、R4和R6均选用1kΩ阻值的电阻。
一种同步多主对等总线通信方法，包括以下步骤：
1】分配发送时间：
根据系统内设备的数量、发送数据的大小和设备优先级等信息，以同步信号的上升沿作为起始时间T0，给各设备分配发送数据的开始时间T0+Ti和时间长度Li，其中i为设备号；
2】同步信号配置：
同步信号配置模块配置该设备的同步信号为输入或输出模式，实现同步信号输入/输出的选择；
3】每个设备在（T0+Ti）—（T0+Ti+Li）时间段内向总线发送数据：
3.1】每个设备以自身产生的同步信号作为基准同步信号，连同数据一起发送给各自的数据发送控制模块；
3.2】数据发送控制模块从同步信号到来开始计时，仅在总线系统分配的（T0+Ti）至（T0+Ti+Li）时间段内发送数据；
3.2】数据经同步信号接口和总线后提供给系统内其它设备；
4】接收数据：
数据经接收设备的同步信号接口和数据发送控制模块后被随时接收。
本发明设计可以有效避免海量数据在多主对等总线通信系统上传输时因总 线冲突导致重要数据不能得到及时处理的问题，已应用于CJSJ006导航计算机电路和CJSJ016导航计算机电路，效果良好。
附图说明
图1是本发明同步信号接口电路图；
具体实施方式
参见图1，本专利以典型的多主对等总线CAN总线为例，提出了一种同步CAN总线的设计方法，包括同步信号接口电路设计和软件/逻辑设计两部分，主要思想为根据系统内设备的数量、发送数据的大小和设备优先级等信息，以同步信号的上升沿作为起始时间T0，给各设备分配发送数据的开始时间T0+Ti（i为设备号）和时间长度Li，通过逻辑保证每个设备在（T0+Ti）—（T0+Ti+Li）时间段内向总线发送数据，设备接收数据不受时间的限制。
同步信号接口电路设计：同步信号采用差分信号形式、通过向D1芯片FPGA内寄存器写1或0可配置为输入或输出模式。同步信号接口电路采用带有使能端的差分电平转换芯片D2，输入模式时同步信号通过D2和光耦V2进入D1；输出模式时信号从D1输出后，通过光耦V1A和D2后输出；D2的输入和输出使能信号连在一起后通过光耦V1B接到D1上，芯片D1、D2、V1A、V1B和V2之间的连接关系如图1所示,其中V1A、V1B和V2的限流电阻R1、R3和R5满足光耦的限流要求即可，本设计推荐选用180Ω、180Ω和470Ω阻值的电阻；上拉电阻R2、R4和R6均推荐选用1kΩ阻值的电阻。
软件/逻辑设计：软件/逻辑设计包括同步信号配置和数据发送控制。
1）同步信号配置
同步信号输入/输出模式可选择，向D1芯片FPGA内寄存器写1或配置同步信号为输入或输出模式后，通过逻辑设置D1的管脚IO_3输出为1或0控制同步信号接口电路中芯片D2的使能管脚4脚的电平为高或低，实现同步信号输入/输出的选择。
当同步信号配置为输入模式时，本设备采用D1同步信号输入管脚IO_2的信号（见图1）作为基准；当同步信号配置为输出模式时，D1按照要求的频率、 占空比等参数产生符合要求的同步信号后从D1的IO_1管脚输出，经过V1A和D2芯片后提供给系统内其它设备，本设备以自身产生的同步信号作为基准。
2）数据发送控制
软件通过与D1的接口将本设备发送数据的起始时间和时间长度等信息发给D1后，D1根据这些信息，从同步信号到来开始计时，仅在总线系统分配的时间段内发送数据，避免在总线上产生冲突导致重要数据不能得到及时处理。
一种同步多主对等总线通信方法，包括以下步骤：
1】分配发送时间：
根据系统内设备的数量、发送数据的大小和设备优先级等信息，以同步信号的上升沿作为起始时间T0，给各设备分配发送数据的开始时间T0+Ti和时间长度Li，其中i为设备号；
2】同步信号配置：
同步信号配置模块配置该设备的同步信号为输入或输出模式，实现同步信号输入/输出的选择；
3】每个设备在（T0+Ti）—（T0+Ti+Li）时间段内向总线发送数据：
3.1】每个设备以自身产生的同步信号作为基准同步信号，连同数据一起发送给各自的数据发送控制模块；
3.2】数据发送控制模块从同步信号到来开始计时，仅在总线系统分配的（T0+Ti）至（T0+Ti+Li）时间段内发送数据；
3.2】数据经同步信号接口和总线后提供给系统内其它设备；
4】接收数据：
数据经接收设备的同步信号接口和数据发送控制模块后被随时接收。