振荡电路、振荡器、电子设备、移动体和振荡器频率调整方法.pdf

本发明提供振荡电路、振荡器、电子设备、移动体和振荡器频率调整方法，能够校正中心频率并且能够使输出频率高速地变化、还容易扩展输出频率的可变范围。振荡电路包含：压控振荡电路，其具备可变电容电路，使振子(3)进行振荡来生成振荡信号，该可变电容电路具有电容值根据控制电压(VC)而受到控制的可变电容元件；以及分数N-PLL电路，其被输入压控振荡电路生成的振荡信号，具有压控振荡器，该压控振荡器的振荡频率根据控制输入数据(整数分频比(N)以及分数分频比(F/M))而受到控制。

权利要求书1.  一种振荡电路，其包含：压控振荡电路，该压控振荡电路的振荡信号的频率根据输入电压而受到控制；以及PLL电路，其被输入所述振荡信号，具有振荡部，该振荡部的振荡频率根据控制输入数据而受到控制。2.  根据权利要求1所述的振荡电路，其中，所述PLL电路是分数N-PLL电路。3.  根据权利要求1或2所述的振荡电路，其中，所述振荡信号是振幅小于提供给所述振荡电路的电源电压的信号。4.  根据权利要求1或2所述的振荡电路，其中，所述压控振荡电路和所述PLL电路具有的所述振荡部由互不相同的电源供给电源电压。5.  根据权利要求3所述的振荡电路，其中，所述压控振荡电路和所述PLL电路具有的所述振荡部由互不相同的电源供给电源电压。6.  一种振荡器，其具备：权利要求1或2所述的振荡电路；以及利用所述压控振荡电路进行振荡的振子。7.  一种振荡器，其具备：权利要求3所述的振荡电路；以及利用所述压控振荡电路进行振荡的振子。8.  一种振荡器，其具备：权利要求4所述的振荡电路；以及利用所述压控振荡电路进行振荡的振子。9.  一种电子设备，其包含：权利要求1或2所述的振荡电路。10.  一种移动体，其包含：权利要求1或2所述的振荡电路。11.  一种振荡器的频率调整方法，该振荡器具备：振子；压控振荡电路，其具备可变电容电路，使所述振子进行振荡来生成振荡信号，该可变电容电路具有电容值根据输入电压而受到控制的可变电容元件；以及PLL电路，其被输入所述振荡信号，具有振荡部，该振荡部的振荡频率根据控制输入数据而受到控制，该振荡器的频率调整方法包含以下的步骤：通过改变所述PLL电路的设定来调整所述振荡信号的频率；以及不改变所述PLL电路的所述设定而改变所述输入电压，由此使所述可变电容元件的电容值变化，调整所述振荡信号的频率。12.  根据权利要求11所述的振荡器的频率调整方法，其中，所述PLL电路的所述设定是整数分频比以及分数分频比的设定。

说明书振荡电路、振荡器、电子设备、移动体和振荡器频率调整方法
技术领域
本发明涉及振荡电路、振荡器、电子设备、移动体以及振荡器频率调整方法。
背景技术
能够从外部端子使输出频率可在期望的范围内进行变化的振荡器在光通信等的领域中的需求越来越高。作为这种振荡器，已知有模拟型的压控振荡器(例如压控石英振荡器(VCXO：Voltage Controlled Crystal Oscillator：压控晶体振荡器))或数字型的振荡器等，模拟型的压控振荡器通过振荡电路的负载电容的电容值根据对外部端子施加的控制电压进行变化来使输出频率变化，数字型的振荡器在SPXO(Simple Packaged Crystal Oscillator：简单包装晶体振荡器)的后级连接分数N-PLL电路，通过从外部端子改变分数N-PLL电路的设定来使输出频率变化。
例如，在专利文献1中公开了模拟型的振荡器。在专利文献1所记载的振荡器中，设置多个电容值被电压控制的可变电容元件与电容器的串联电路，使这些串联电路相互并联连接，用作石英振子的负载电容电路，由此，可变地控制输出频率。
另外，例如，在专利文献2中公开了数字型的振荡器。在专利文献2所记载的振荡器中，利用模拟-数字转换器(ADC)将控制电压VC转换为数字值，根据该数字值来控制分数N-PLL电路的分频比，由此，可变地控制输出频率。
专利文献1：日本特开2012-64915号公报
专利文献2：日本特表2006-526946号公报
但是，在专利文献1所记载的振荡器中具有以下问题：在变更中心频率(控制电压为可变范围的中心电压时的输出频率)的情况下需要变更石英振子，不能对中心频率进行如设定数据的变更那样的电气校正，输出频率的可变范围产生限制。
另外，在专利文献2所记载的振荡器中，由于ADC的动作速度的界限而导致难以使输出频率高速地进行变化(提高调制频带的上限)，并且当使ADC进行高速动作时，可能引起数字噪声或消耗电流的增加。
发明内容
本发明是鉴于以上这样的问题点而完成的，根据本发明的几个方式，能够提供可对中心频率进行电气校正并且输出频率可进行高速变化、输出频率的可变范围容易扩展的振荡电路以及振荡器。另外，根据本发明的几个方式，能够提供采用该振荡电路或振荡器的可靠性高的电子设备以及移动体。
本发明是为了解决上述课题的至少一部分而完成的，可作为以下的方式或应用例来实现。
[应用例1]
本应用例的振荡电路包含：压控振荡电路，该压控振荡电路的振荡信号的频率根据输入电压而受到控制；以及PLL电路，其被输入所述振荡信号，具有振荡部，该振荡部的振荡频率根据控制输入数据而受到控制。
压控振荡电路例如可以是皮尔斯振荡电路、反相型振荡电路、考比兹振荡电路、哈脱莱振荡电路等各种振荡电路的一部分。
根据本应用例的振荡电路，可利用在压控振荡电路的后级设置的PLL电路来调整压控振荡电路输出的振荡信号的频率，所以不用对石英振子实施物理加工就能够校正中心频率。
另外，根据本应用例的振荡电路，压控振荡电路的振荡频率随着输入电压的变化而变化，所以，例如，如果不改变PLL电路的设定而使输入电压高速地变化，则能够使输出频率高速地变化。或者可经由数字接口变更PLL电路的设定(不进行AD转换就变更设定)，因此能够高速地切换PLL电路输出的振荡信号的频率，所以能够使输出频率高速地变化。
在上述应用例的振荡电路中，上述可变电容电路可具备唯一地选择上述输入电压和固定电压而施加给上述可变电容元件的开关电路。例如，如果在上述可变电容电路中设置多个上述可变电容元件和多个上述开关电路，则能够根据开关电路按照可变电容元件选择的电压，容易地变更可变电容电路的电容值(多个可变电容元件的合成电容值)的可变幅度。由此，能够容易地变更振荡电路的输出频率的可变范围(频率可变灵敏度)。另外，与可变电容元件数无关，输入电压与固定电压一致时的可变电容电路的合成电容值成为恒定，并且还维持了合成电容值的线性，所以能够通过增加可 变电容元件，来确保振荡电路的输出频率的变化的线性并且增大频率可变幅度。
[应用例2]
在上述应用例的振荡电路中，所述PLL电路可以是分数N-PLL电路。
根据本应用例的振荡电路，可利用压控振荡电路进行输出频率的粗略调整，并且利用能够分数倍增的分数N-PLL电路进行输出频率的微调整。或者，还可以利用分数N-PLL电路进行输出频率的粗略调整，并且利用压控振荡电路进行输出频率的微调整。
此外，根据本应用例的振荡电路，如果不变更分数N-PLL电路的设定，而使输入电压变化，变更压控振荡电路的振荡频率，由此使输出频率变化，则分数N-PLL电路的设定不变，所以能够降低产生整数值边界寄生的频率的变动。
[应用例3]
在上述应用例的振荡电路中，所述振荡信号是振幅小于提供给所述振荡电路的电源电压的信号。
根据本应用例的振荡电路，通过将压控振荡电路的振荡信号设为小振幅，压控振荡电路与PLL电路之间的振荡信号的收发所需的能量变小，能够减少在PLL电路具有的振荡部中混入的噪声量。因此，能够降低PLL电路的振荡部输出的振荡信号的相位噪声或抖动。
[应用例4]
在上述应用例的振荡电路中，所述压控振荡电路和所述PLL电路具有的所述振荡部由互不相同的电源供给电源电压。
根据本应用例的振荡电路，通过分离压控振荡电路的电源和PLL电路的振荡部的电源，使在输入电压变化时产生的压控振荡电路的电源电压的变动不会叠加到PLL电路的振荡部的电源电压中，所以能够降低噪声叠加到PLL电路的振荡部输出的振荡信号中的情况。因此，可降低PLL电路的振荡部输出的振荡信号的相位噪声或抖动。
[应用例5]
本应用例的振荡器具有上述任意一个振荡电路和振子。
根据本应用例的振荡器，因为具有上述任意一个振荡电路，所以可进行中心频率的校正并且可使输出频率高速地变化，还能够容易地扩展输出频率的可变范围。
[应用例6]
本应用例的电子设备包含上述任意一个振荡电路。
[应用例7]
本应用例的移动体包含上述任意一个振荡电路。
根据这些应用例的电子设备以及移动体，因为包含能够进行中心频率的校正并且能够使输出频率高速变化还容易扩展输出频率的可变范围的振荡电路，所以能够实现较高的实用性。
[应用例8]
在本应用例的振荡器的频率调整方法中，该振荡器具备：振子；压控振荡电路，其具备可变电容电路，使所述振子进行振荡来生成振荡信号，该可变电容电路具有电容值根据输入电压而受到控制的可变电容元件；以及PLL电路，其被输入所述振荡信号，具有振荡部，该振荡部的振荡频率根据控制输入数据而受到控制，该振荡器的频率调整方法包含以下的步骤：通过改变所述PLL电路的设定来调整所述振荡信号的频率；以及不改变所述PLL电路的所述设定而改变所述输入电压，由此使所述可变电容元件的电容值变化，调整所述振荡信号的频率。
根据本应用例的振荡器的频率调整方法，通过PLL电路调整压控振荡电路输出的振荡信号的频率，由此校正中心频率。此外，不改变PLL电路的设定，而使输入电压高速地变化，由此能够使输出频率高速地变化。
另外，根据本应用例的振荡器的频率调整方法，不变更PLL电路的设定，而使输入电压变化，变更压控振荡电路的振荡频率，由此使输出频率变化，所以，即使使用分数N-PLL电路作为PLL电路，也能够降低产生整数值边界寄生的频率的变动。
[应用例9]
在上述应用例的振荡器的频率调整方法中，所述PLL电路的所述设定可以是整数分频比以及分数分频比的设定。
附图说明
图1是本实施方式的振荡器的结构例。
图2是示出压控振荡电路的结构例的图。
图3是示出可变电容电路的结构例的图。
图4是说明控制电压VC与可变电容电路的合成电容值的关系的图。
图5是示出分数N-PLL电路的结构例的图。
图6是振荡信号的波形图。
图7是说明可利用分数N-PLL电路校正中心频率的图。
图8是说明可利用分数N-PLL电路扩展频率可变范围的图。
图9是说明在现有的振荡器中使输出频率变化时产生整数值边界寄生的频率变化的图。
图10是示出在现有结构的振荡器中产生的整数值边界寄生的一例的图。
图11是说明在本实施方式的振荡器中使输出频率进行变化时产生整数值边界寄生的频率几乎不变化的图。
图12是示出在本实施方式的振荡器中产生的整数值边界寄生的一例的图。
图13是示出本实施方式的振荡器的频率调整方法的流程图的一例的图。
图14是本实施方式的电子设备的功能框图。
图15是示出本实施方式的电子设备的外观的一例的图。
图16是示出本实施方式的移动体的一例的图。
标号说明
1振荡器；2振荡电路；3振子；10压控振荡电路；11反相电路；12可变电容电路；13可变电容电路；14反馈电阻；20分数N-PLL电路；21相位比较器；22电荷泵；23低通滤波器；24压控振荡器；25Δ-Σ调制器；26加法器；27整数分频器；30输出电路；40调节器；50调节器；60频率设定寄存器；70串行接口(I/F)电路；80非易失存储器；300电子设备；310振荡器；312振荡电路；313振子；320CPU；330操作部；340ROM；350RAM；360通信部；370显示部；400移动体；410振荡器；420、430、440控制器；450电池；460备用电池。
具体实施方式
下面，使用附图对本发明的优选实施方式进行详细说明。此外，以下说明的实施方式不对权利要求书所记载的本发明的内容进行不当的限定。另外，以下说明的全部结构并非是本发明的必须构成要件。
1.振荡器
[振荡器的结构]
图1是本实施方式的振荡器的结构例。如图1所示，本实施方式的振荡器1是包含振荡电路2和振子3的振荡器，振荡电路2和振子3收容在未图示的封装中。
在本实施方式中，振子3是采用石英作为基板材料的石英振子，例如可采用AT切或SC切的石英振子。振子3可以是SAW(Surface Acoustic Wave：表面声波)谐振器或MEMS(Micro Electro Mechanical Systems：微电子机械系统)振子。另外，作为振子3的基板材料，除了石英之外，还可以采用钽酸锂、铌酸锂等压电单结晶、锆钛酸铅等压电陶瓷等压电材料或硅半导体材料等。作为振子3的激励手段，可以采用基于压电效应的方法，也可以采用基于库仑力的静电驱动。
振荡电路2设置有作为电源端子的Vcc端子、作为接地端子的GND端子、作为差动输出端子的OUT_P端子以及OUT_N端子、频率控制用的VC端子、外部接口用的SDA端子以及SCL端子、作为与振子3的连接端子的XI端子以及XO端子。Vcc端子、GND端子、OUT_P端子、OUT_N端子、SDA端子以及SCL端子还与振荡器1的外部端子(未图示)连接。
在本实施方式中，振荡电路2构成为包含压控振荡电路10、分数N-PLL电路20、输出电路30、调节器40、调节器50、频率设定寄存器60、串行接口电路70以及非易失存储器80。此外，本实施方式的振荡电路2可构成为省略或变更这些要素的一部分或者追加其它要素后的结构。
压控振荡电路10是用于使振子3进行振荡的电路，其放大振子3的输出信号而反馈至振子3。压控振荡电路10输出基于振子3的振荡的振荡信号CK1。该振荡信号CK1的频率根据从VC端子输入的控制电压VC进行变化。在本实施方式中，在非易失存储器80内存储有用于选择压控振荡电路10具有的可变电容电路的电容值的电容选择数据CAP，经由频率设定寄存器60进行设定。构成为可根据电容选择数据CAP的设定值来选择压控振荡电路10的振荡频率的可变范围。
分数N-PLL电路20根据从频率设定寄存器60输入的作为控制输入数据的整数分频比N以及分数分频比F/M，生成使振荡信号CK1的频率(参考频率)倍增后的振荡信号CK2。这里，在振荡信号CK1的频率f1与振荡信号CK2的频率f2之间，下式(1)的关系成立。
f2=(N+FM)×f1...(1)]]>
输出电路30将分数N-PLL电路20输出的振荡信号CK2转换为由非反转信号CKP和反转信号CKN构成的差动信号。该非反转信号CKP从输出端子OUT_P向外部输出，反转信号CKN从输出端子OUT_N向外部输出。输出电路30例如可以是LVDS(Low Voltage Differential Signaling：低压差分信号)电路、PECL(Positive Emitter Coupled Logic：正发射极耦合逻辑)电路、LVPECL(Low Voltage PECL：低电压PECL)电路等差动输出电路。但是，输出电路30也可以是单端的输出电路。
调节器40根据从Vcc端子供给的电源电压Vcc，生成低于Vcc的恒定电压Vreg1。将该恒定电压Vreg1作为压控振荡电路10的电源电压以及分数N-PLL电路20的一部分电路的电源电压来供给。
调节器50根据从Vcc端子供给的电源电压Vcc，生成低于Vcc的恒定电压Vreg2。将该恒定电压Vreg2作为分数N-PLL电路20的一部分电路的电源电压来供给。
在本实施方式中，恒定电压Vreg1与恒定电压Vreg2是相同的电压，但只要在将Vreg1作为电源电压的电路与将Vreg2作为电源电压的电路的接口部分不产生误动作，Vreg1与Vreg2也可以不同。
在本实施方式中，串行接口电路70是I2C标准的数字接口电路，从SDA端子输入输出串行数据信号，从SCL输入时钟信号。可从外部装置经由该SDA端子和SCL端子以及串行接口电路70，对频率设定寄存器60内的整数分频比N的设定用寄存器、分数分频比F/M的设定用寄存器(均未图示)或者非易失存储器80进行读写。可经由该串行接口电路70高速地变更分数N-PLL电路20的整数分频比N以及分数分频比F/M。
此外，串行接口电路70也可以是I2C以外的通信标准的接口电路。另外，振荡电路2也可以是单芯片化的半导体集成电路(IC：integrated circuit)，或者可由多个芯片的IC构成，或者一部分由独立的部件构成。
[压控振荡电路的结构]
图2是示出图1的压控振荡电路10的结构例的图。如图2所示，压控振荡电路10构成为包含反相电路11、两个可变电容电路12、13以及反馈电阻14。
反相电路11以及反馈电阻14与振子3并联连接。
可变电容电路12连接在反相电路11的输入端子与地之间，可变电容电路13连接在反相电路11的输出端子与地之间。
反相电路11被供给调节器40所生成的电压Vreg1作为电源电压，将可变电容电路12、13作为负载电容，使振子3进行振荡，生成振荡信号CK1。该振荡信号CK1的频率由振子3的共振频率和可变电容电路12、13的各电容值决定。
图3是示出可变电容电路12、13的结构例的图。可变电容电路12、13构成为包含N个(N是2以上的整数，在图3中，N＝15)变容二极管VCP0、VCP1、···、VCP14(可变电容元件的一例)、N个固定电容CP0、CP1、···、CP14、N个电阻RS0、RS1、···、RS14以及控制部CT。
固定电容CP0～CP14各自的第1端子与T1端子公共连接，第2端子与变容二极管VCP0～VCP14的一端连接。
变容二极管VCP0～VCP14各自的第1端子与固定电容CP0～CP14的第2端子连接，第2端子与T2端子公共连接。
如图2所示，可变电容电路12的T1端子与反相电路11的输入端子连接，可变电容电路13的T1端子与反相电路11的输出端子连接。另外，可变电容电路12的T2端子与可变电容电路13的T2端子均接地。
控制部CT具备N个开关SW0～SW14，开关SW0～SW14(开关电路的一例)各自的第1输入端子被输入固定电压V0，第2输入端子被输入控制电压VC。另外，开关SW0～SW14的输出端子分别经由电阻RS0～RS14与变容二极管VCP0～VCP14的第1端子连接。
在设控制电压VC的最小电压以及最大电压分别为VCmin以及VCmax时，固定电压V0被固定为VCmin以上VCmax以下的任意电压。在本实施方式中，固定电压V0是控制电压VC的最小值VCmin与最大值VCmax的正好中间的电压即(VCmin+VCmax)/2，例如，当设最小值VCmin为0V、设最大值VCmax为从外部供给的电源电压Vcc时，成为V0＝Vcc/2。固定电压V0可由图1所示的调节器40生成，也可以由未图示的电压生成电路生成。
并且，开关SW0～SW14各自的控制端子根据N位的电容选择数据CAP的各位CAP(0)～CAP(14)被输入高电平或低电平的控制信号，当输入了高电平的控制信号时，第1输入端子与输出端子导通，当输入了低电平的控制信号时，第2输入端子与输出端子导通。但是，开关SW0～SW14也可以是，当输入了高电平的控制信号时，第2输入端子与输出端子导通，当输入了低电平的控制信号时，第1输入端子与 输出端子导通。
因此，与开关SW0～SW14中的被输入高电平控制信号的开关的输出端子连接的变容二极管的第1端子被施加固定电压V0，与被输入低电平控制信号的开关的输出端子连接的变容二极管的第1端子被施加控制电压VC。结果，被施加固定电压V0的变容二极管(图3的SW0、SW14)不受控制电压VC影响而具有固定的电容值，被施加控制电压VC的变容二极管(图3的SW1)的电容值根据控制电压VC而变化。
图4的(A)是说明控制电压VC与可变电容电路12(或可变电容电路13)的合成电容值之间的关系的图。在图4的(A)中，横轴表示控制电压VC，纵轴表示可变电容电路12(或可变电容电路13)的合成电容值(变容二极管VCP0～VCP14的合成电容值)。图4的(A)所示的6条特性曲线(电压-合成电容值特性)CKVn(n＝0、3、6、9、12、15)是对15个变容二极管VCP0～VCP14中的n个施加固定电压V0时的特性曲线。
CKV15是对变容二极管VCP0～VCP14的全部变容二极管施加固定电压V0时的特性曲线，不受控制电压VC影响，合成电容值固定为电容值C0。CKV3、CKV6、CKV9、CKV12分别是对3个、6个、9个、12个变容二极管施加固定电压V0时的特性曲线，在控制电压VC与固定电压V0一致时，合成电容值与电容值C0一致，被施加固定电压V0的变容二极管数越少，则基于控制电压VC的合成电容值可变范围越宽。CKV0是对变容二极管VCP0～VCP14的全部变容二极管施加控制电压VC时的特性曲线，在控制电压VC与固定电压V0一致时，合成电容值与电容值C0一致，基于控制电压VC的合成电容值可变范围最宽。
此外，为了方便图示，图3省略了CKVn(n＝1、2、4、5、7、8、10、11、13、14)的显示，但这些特性曲线也是在控制电压VC与固定电压V0一致时，合成电容值与电容值C0一致，合成电容值根据控制电压VC进行变化。
图4的(B)是说明控制电压VC与压控振荡电路10的振荡频率之间的关系的图。在图4的(B)中，横轴表示控制电压VC，纵轴表示压控振荡电路10的振荡频率(振荡信号CK1的频率)。图4的(B)所示的6条特性曲线(电压-频率特性)FKVn(n＝0、3、6、9、12、15)是对15个变容二极管VCP0～VCP14中的n个施加固定电压V0时的特性曲线，变容二极管VCP0～VCP14的合成电容值分别与图4的(A)的特性曲线(电压-合成电容值)CKVn的情况对应。
FKV15不受控制电压VC的影响，振荡频率固定为频率F0。在FKV3、FKV6、FKV9、FKV12中，当控制电压VC与固定电压V0一致时，振荡频率与频率F0一致，被施加固定电压V0的变容二极管数越少，则基于控制电压VC的振荡频率可变范围越宽。在FKV0中，当控制电压VC与固定电压V0一致时，振荡频率与频率F0一致，基于控制电压VC的振荡频率可变范围最宽。
这样，在本实施方式中，压控振荡电路10具备可变电容电路12、13，由此能够根据电容选择数据CAP的设定值来容易地变更与控制电压VC的变化相对的频率可变范围(频率可变灵敏度)。因此，可调整在振荡器1的个体间产生的压控振荡电路10的频率可变幅度的偏差，收敛于一定的可变幅度内。
另外，在可变电容电路12、13中，与变容二极管数无关，控制电压VC为固定电压V0时的合成电容值是固定的，也维持了合成电容值的线性，因此通过增加变容二极管，可确保与控制电压VC的变化相对的压控振荡电路10的振荡频率的变化的线性并且增大频率可变幅度。
在本实施方式的可变电容电路12、13中，虽然变容二极管VCP0、VCP2···、VCP14采用相同的种类(电容的中心值、可变幅度都相同)，但在一部分或全部变容二极管中也可以采用电容值的中心值或可变幅度不同的种类。另外，在本实施方式中，虽然可变电容电路12与可变电容电路13是相同的结构，但也可以是可变电容元件数不一样等的彼此不同的结构。另外，压控振荡电路10可以是不包含可变电容电路12和可变电容电路13的任意一方的结构。
[分数N-PLL电路的结构]
图5是示出图1的分数N-PLL电路20的结构例的图。如图5所示，分数N-PLL电路20构成为包含相位比较器(PFD：Phase Frequency Detector)21、电荷泵(CP：Charge Pump)22、低通滤波器(LPF：Low Pass Filter)23、压控振荡器(VCO：Voltage Controlled Oscillator)24、Δ-Σ调制器25、加法器26以及整数分频器27。
相位比较器21对压控振荡电路10输出的振荡信号CK1和整数分频器27的输出信号的相位差进行比较，将比较结果作为脉冲电压输出。
电荷泵22将相位比较器21所输出的脉冲电压转换为电流，低通滤波器23对电荷泵22所输出的电流进行平滑化以及电压转换。
压控振荡器24(振荡部的一例)输出振荡频率根据低通滤波器23的输出电压而 变化的振荡信号CK2。
Δ-Σ调制器25对分数分频比F/M进行积分，输出使其量化后的信号。
加法器26输出使Δ-Σ调制器25的输出信号(0或1)和整数分频比N相加后的信号(N或N+1)。
整数分频器27将加法器26的输出信号(N或N+1)作为分频比，输出使振荡信号CK2分频后的信号。
该分数N-PLL电路20根据Δ-Σ调制器25的输出信号调制整数分频器27，由此作为平均来实现分数分频，如式(1)所示，输出使振荡信号CK1的频率(参考频率)f1进行分数倍增(N+F/M倍)后的频率(输出频率)f2的振荡信号CK2。
[用于降低相位噪声增加的方法]
在本实施方式中，与压控振荡电路10同样，对相位比较器21、电荷泵22、Δ-Σ调制器25、加法器26以及整数分频器27供给恒定电压Vreg1作为电源电压，对低通滤波器23以及压控振荡器24供给与Vreg1不同的恒定电压Vreg2作为电源电压。因此，如图6所示，振荡信号CK1的高电平是Vreg1，与此相对，振荡信号CK2的高电平是Vreg2。这样，通过分离以参考频率进行动作的电路的电源与以输出频率进行动作的电路的电源，使具有参考频率噪声的Vreg1的电压变动不会叠加到以输出频率进行动作的Vreg2，所以能够减少噪声叠加到振荡信号CK2的情况。
另外，在本实施方式中，压控振荡电路10将低于从Vcc端子供给的电源电压Vcc的电压Vreg1的振幅(小振幅)的振荡信号CK1输出至分数N-PLL电路20。这样，通过将振荡信号CK1设为小振幅，压控振荡电路10与分数N-PLL电路20之间的振荡信号CK1的收发所需的能量变小，能够减少在压控振荡器24中混入的噪声量。
利用这些方法，可降低振荡器1的输出信号的相位噪声和抖动。
[中心频率的校正]
在本实施方式的振荡器1中，可利用分数N-PLL电路20的功能来校正输出信号的中心频率(VC为中心电压(＝(VCmin+VCmax)/2)时的输出频率)。
图7的(A)是示出在VCmin＝0V、VCmax＝Vcc时、未设置分数N-PLL电路20的情况下的振荡器1中的控制电压VC与输出频率的变化量之间的关系的一例的图。一般地，由于振子3或压控振荡电路10的特性的个体差，在图7的(A)中，中心频率(VC＝Vcc/2时的输出频率)的相对于基准值(设计值)的变化量在两个箭头表 示的范围内按照振荡器1的每个个体而浮动。
另一方面，图7的(B)是示出在VCmin＝0V、VCmax＝Vcc时、利用分数N-PLL电路20校正了中心频率的情况下的振荡器1中的控制电压VC与输出频率的变化量之间的关系的一例的图。分数N-PLL电路20可根据整数分频比N和分数分频比F/M，以高分辨率对压控振荡电路10输出的振荡信号CK1进行频率转换，因此，如图7的(B)所示，能够按照振荡器1的每个个体，将中心频率的相对于基准值的变化量(偏差)校正为大致0ppm。
[频率可变范围的扩展]
另外，在本实施方式的振荡器1中，能够利用分数N-PLL电路20的功能来扩展输出频率的可变范围。
图8的(A)是示出在VCmin＝0V、VCmax＝Vcc时、未设置分数N-PLL电路20的情况下的振荡器1中的控制电压VC与输出频率的变化量之间的关系的一例的图。由于振子3的特性或压控振荡电路10的电容值等，输出频率的可变范围例如在图8的(A)中被限制在两个箭头表示的范围内。
另一方面，图8的(B)是示出在VCmin＝0V、VCmax＝Vcc时、利用分数N-PLL电路20使输出频率变化的情况下的振荡器1中的控制电压VC与输出频率的变化量之间的关系的一例的图。分数N-PLL电路20能够根据整数分频比N和分数分频比F/M，在较大范围内对压控振荡电路10输出的振荡信号CK1进行频率转换，因此，如在图8的(B)中用向上箭头表示的那样，对中心频率施加正的补偿(offset)来提高输出频率，或者如向下箭头所示那样对中心频率施加负的补偿来降低输出频率，由此，将输出频率的可变范围扩展至例如两个箭头所示的范围。
[振荡器的频率调整方法]
在本实施方式的振荡器1中，作为用于获得期望的输出频率的频率调整方法，例如可考虑以下的两种方法。
频率调整方法1：
通过设定分数N-PLL电路20的分频比，将输出频率粗略调整为期望的频率附近，并且使控制电压VC变化进行微调整以使输出频率成为期望的频率。在此方法1中，因为可降低分数N-PLL电路20的分频比的设定分辨率(设定位数较少)，所以有利于振荡器1的小型化。
频率调整方法2：
使控制电压VC变化，进行粗略调整以使输出频率成为期望的频率附近，并且通过设定分数N-PLL电路20的分频比进行微调整以使输出频率成为期望的频率。在该方法2中，通过将分数N-PLL电路20的分频比的设定分辨率(位数)设计得极高，能够进行极高精度的调整。
[产生整数值边界寄生的频率的变动降低方法]
一般情况下，在将失谐频率(偏移频率)作为横轴而在期望的范围内测定分数N-PLL电路的输出信号的相位噪声特性时，具有参考频率的整数倍的高次谐波与输出频率之差的频率成分的信号作为整数值边界寄生(IBS)而显现出来。
例如，在SPXO的后级设置有分数N-PLL电路的现有振荡器(例如，专利文献2所记载的振荡器)中，当通过改变分数N-PLL电路的分频比来使输出频率变化时，产生整数值边界寄生的频率也变化。使用图9来说明在现有的振荡器中使输出频率变化时产生整数值边界寄生的频率变化的情况。
如图9的(A)所示，当参考频率是100.00075MHz时，在通过将分频比设定为3.9997来使输出频率成为400.00000MHz的情况下，在失谐频率30kHz处产生整数值边界寄生。与此相对，如图9的(B)所示，在通过将分频比改变为3.9999来使输出频率变化+50ppm而成为400.02000MHz的情况下，在失谐频率10kHz处产生整数值边界寄生。即，当输出频率变化+50ppm时，产生整数值边界寄生的频率会偏移20kHz。
图10示出在现有结构的振荡器中产生的整数值边界寄生的一例。在图10中，横轴表示失谐频率(补偿频率)，纵轴表示相位噪声。在图10中，重叠地图示了输出频率是0ppm时的相位噪声特性、输出频率是+50ppm时的相位噪声特性以及输出频率是-50ppm时的相位噪声特性。输出频率为0ppm时的整数值边界寄生是图9的(A)所说明的整数值边界寄生，输出频率为+50ppm时的整数值边界寄生是图9的(B)所说明的整数值边界寄生。另外，在图10中还示出了输出频率为-50ppm时的整数值边界寄生。如图10所示，在现有结构的振荡器中，当输出频率变化时，产生整数值边界寄生的频率会大幅变动。
产生整数值边界寄生的频率这样地变动不适于评价振荡器的性能。例如，在调制振荡器的输出频率而进行光通信的光网络系统中，有时以比特错误率(比特差错率)来进行振荡器的性能评价。该比特错误率与振荡器的输出信号的相位噪声特性相关， 在某个标准中12kHz～20MHz的相位噪声特性较为重要，在其它标准中50kHz～80MHz的相位噪声特性较为重要。将对该频域的相位噪声进行积分后的结果作为振荡器的输出信号的抖动来评价，抖动越大，比特错误率越高。在图9的(A)所说明的例子中，在12kHz～10MHz或20kHz～80MHz的频域内产生整数值边界寄生，与此相对，在图9的(B)所说明的例子中，在该频域外产生整数值边界寄生。因此，由于在图9的(A)所说明的例子中，抖动更大，比特错误率更高。即，在利用现有结构的振荡器的情况下，每当输出频率改变时，比特误差率进行变动，因此难以正确地评价振荡器的性能。
与此相对，在本实施方式的振荡器1中，不改变分数N-PLL电路20的分频比的设定，而使控制电压VC进行变化来改变输出频率，由此，能够降低产生整数值边界寄生的频率的变动。使用图11来说明在本实施方式的振荡器1中使输出频率变化时产生寄生的频率几乎不变化的情况。
如图11的(A)所示，当参考频率是100.00075MHz时，在通过将分频比设定为3.9997而使输出频率成为400.00000MHz的情况下，在失谐频率30kHz处产生整数值边界寄生。图11的(A)所示的参考频率以及分频比的设定与图9的(A)相同。与此相对，如图11的(B)所示，在保持3.9997的设定而不改变分频比，而是通过改变控制电压VC将参考频率变更为100.0125MHz来使输出频率变化+50ppm而成为400.02000MHz的情况下，在失谐频率30.00015kHz处产生整数值边界寄生。即，即使输出频率变化+50ppm，产生整数值边界寄生的频率也仅移动15Hz。
图12示出在本实施方式的振荡器1中产生的整数值边界寄生的一例。在图12中，横轴表示失谐频率(补偿频率)，纵轴表示相位噪声。在图12中，重叠地图示了输出频率为0ppm时的相位噪声特性、输出频率为+50ppm时的相位噪声特性以及输出频率为-50ppm时的相位噪声特性。输出频率为0ppm时的整数值边界寄生是在图11的(A)中所说明的整数值边界寄生，输出频率为+50ppm时的整数值边界寄生是在图11(B)中所说明的整数值边界寄生。另外，在图12中还示出输出频率为-50ppm时的整数值边界寄生。如图12所示，在本实施方式的振荡器1中可知，在不改变分数N-PLL电路20的分频比的设定而是通过使控制电压VC变化来改变输出频率时，产生整数值边界寄生的频率几乎不变化。
图13示出本实施方式的振荡器1的制造方法所包含的能够降低产生整数值边界 寄生的频率的变动的频率调整方法的流程图的一例。
在图13的流程图中，首先将控制电压VC设定为Vcc/2(不实施调制的电压)(S10)。
接着，不改变控制电压VC，而是改变分数N-PLL电路20的设定(整数分频比N以及分数分频比F/M的设定)，将振荡器1的输出频率(中心频率)调整为期望的频率(S20)。
然后，在使振荡器1的输出频率变化时(S30的“是”)，不改变分数N-PLL电路20的设定(整数分频比N以及分数分频比F/M的设定)而改变控制电压VC，由此调整输出频率(S40)。例如，在提高振荡器1的输出频率的情况下提高控制电压VC，在降低振荡器1的输出频率的情况下降低控制电压VC。
另外，在使振荡器1的输出频率不进行变化时(S30的“否”)，分数N-PLL电路20的设定(整数分频比N以及分数分频比F/M的设定)和控制电压VC都不进行变更。
根据该流程图，在步骤S10中调整振荡器1的输出频率的中心频率之后，不改变分数N-PLL电路20的设定，而改变控制电压VC，由此调整输出频率，所以，与在图11的(A)以及图11的(B)的例子中所示的相同，即使输出频率变化，也能够降低产生整数值边界寄生的频率的变动。
如上所述，根据本实施方式的振荡器1，可利用压控振荡电路10进行输出频率的粗略调整，并且利用分数N-PLL电路20进行输出频率的微调整，或者利用分数N-PLL电路20进行输出频率的粗略调整，并且利用压控振荡电路10进行输出频率的微调整。
另外，根据本实施方式的振荡器1，可利用在压控振荡电路10的后级设置的分数N-PLL电路20来调整压控振荡电路10所输出的振荡信号CK1的频率，所以不用对振子施加物理加工，就能够校正输出频率的中心频率。
另外，根据本实施方式的振荡器1，压控振荡电路10的振荡频率随着控制电压VC的变化而变化，所以，例如，如果不改变分数N-PLL电路20的分频比的设定而使控制电压VC高速地变化，则能够使输出频率高速地变化。或者可经由数字接口高速地变更分数N-PLL电路20的分频比的设定(不进行AD转换就变更设定)，因此能够使输出频率高速地变化。
此外，根据本实施方式的振荡器1，如果不变更分数N-PLL电路20的分频比的设定，而使控制电压VC变化，变更压控振荡电路10的振荡频率，由此使输出频率变化，则分数N-PLL电路20的分频比的设定不变，所以能够降低产生整数值边界寄生的频率的变动。
2.电子设备
图14是本实施方式的电子设备的功能框图。另外，图15是示出作为本实施方式的电子设备的一例的智能手机的外观的一例的图。
本实施方式的电子设备300构成为包含振荡器310、CPU(Central Processing Unit：中央处理器)320、操作部330、ROM(Read Only Memory：只读存储器)340、RAM(Random Access Memory：随机存取存储器)350、通信部360、显示部370。此外，本实施方式的电子设备可构成为省略或变更图14的构成要素(各个部)的一部分或者附加其它构成要素后的结构。
振荡器310具备振荡电路312和振子313。振荡电路312使振子313进行振荡来产生振荡信号。振荡器310向CPU320输出该振荡信号。
CPU320根据ROM340等所存储的程序，将从振荡器310输入的振荡信号作为时钟信号进行各种计算处理或控制处理。具体地说，CPU320进行与来自操作部330的操作信号相应的各种处理、为了与外部装置进行数据通信而控制通信部360的处理、发送用于使显示部370显示各种信息的显示信号的处理等。
操作部330是由操作键或按钮开关等构成的输入装置，将与用户的操作相应的操作信号输出至CPU320。
ROM340存储用于供CPU320进行各种计算处理或控制处理的程序或数据等。
RAM350被用作CPU320的作业区域，临时存储从ROM340读出的程序或数据、从操作部330输入的数据、CPU320根据各种程序执行的运算结果等。
通信部360进行用于建立CPU320与外部装置之间的数据通信的各种控制。
显示部370是由LCD(Liquid Crystal Display：液晶显示器)等构成的显示装置，根据从CPU 320输入的显示信号显示各种信息。在显示部370上设置有作为操作部330发挥功能的触摸面板。
例如应用上述实施方式的振荡电路2作为振荡电路312，或者例如应用上述的各实施方式的振荡器1作为振荡器310，由此，能够实现实用性和可靠性高的电子设备。
作为这样的电子设备300，可考虑各种电子设备，例如可列举通信设备(例如光传送装置)、个人计算机(例如移动型个人计算机、膝上型个人计算机、平板型个人计算机)、智能手机或移动电话机等移动终端、数字照相机、喷墨式排出装置(例如喷墨打印机)、路由器或开关等存储区域网络设备、局域网设备、移动体终端基站用设备、电视机、摄像机、录像机、车载导航装置、实时时钟装置、寻呼机、电子记事本(也包含附带有通信功能的)、电子词典、计算器、电子游戏设备、游戏用控制器、文字处理器、工作站、视频电话、安全用电视监视器、电子望远镜、POS终端、医疗设备(例如电子体温计、血压计、血糖仪、心电图计测装置、超声波诊断装置、电子内窥镜)、鱼群探测器、各种测定设备、计量仪器类(例如车辆、飞机、船舶的计量仪器类)、飞行模拟器、头戴式显示器、运动轨迹仪、运动跟踪器、运动控制器、PDR(步行者位置方位计测)等。
3.移动体
图16是示出本实施方式的移动体的一例的图(俯视图)。图16所示的移动体400构成为包含振荡器410、进行发动机系统、制动系统、无钥匙进入系统等的各种控制的控制器420、430、440、电池450和备用电池460。另外，本实施方式的移动体也可以是省略图16的结构要素(各个部分)的一部分或者附加其它结构要素后的结构。
振荡器410具备未图示的振荡电路和振子，振荡电路使振子进行振荡来产生振荡信号。该振荡信号从振荡器410的外部端子向控制器420、430、440输出，例如被用作时钟信号。
电池450对振荡器410以及控制器420、430、440供电。备用电池460在电池450的输出电压低于阈值时，对振荡器410以及控制器420、430、440供电。
例如应用上述的各实施方式的振荡电路2作为振荡器410具备的振荡电路，或者例如应用上述的各实施方式的振荡器1作为振荡器410，由此能够实现实用性和可靠性高的移动体。
作为这样的移动体400可考虑各种移动体，例如，能够举出汽车(还包含电动车)、喷气式飞机或直升机等飞机、船舶、火箭、人造卫星等。
本发明不限于本实施方式，可在本发明要旨的范围内实施各种变形。
例如，在上述实施方式中，可采用整数倍增的PLL电路(Integer PLL)来取代分数N-PLL电路20。采用整数倍增的PLL电路的振荡器1在PLL电路的整数分频 比N固定的状态下，输出振荡信号CK1的频率的整数倍(N倍)的频率的振荡信号CK2，并且可根据控制电压VC在振荡信号CK1的N倍的频率可变范围内使振荡信号CK2变化。这样，即使在采用整数倍增的PLL电路来取代分数N-PLL电路20的振荡器中，也能够起到与本实施方式的振荡器1同样的效果。此外，在整数倍增的PLL电路中，产生整数值边界寄生的频率与输出频率重叠，所以，其影响较小。
上述的实施方式以及变形例仅是一例，并不限于此。例如，还可以适当地组合各实施方式以及各变形例。
本发明包含与实施方式所说明的结构实质上相同的结构(例如，功能、方法以及结果相同的结构或者目的以及效果相同的结构)。另外，本发明包含置换了在实施方式中说明的结构的非本质部分的结构。另外，本发明包含能起到与实施方式所说明的结构相同的作用效果的结构或可达成同一目的的结构。另外，本发明包含在实施方式所说明的结构中附加公知技术后的结构。