缓存控制装置、缓存控制方法及程序.pdf

上传人:GAME****980 文档编号:1505487 上传时间:2018-06-19 格式:PDF 页数:23 大小:1.13MB
返回 下载 相关 举报
摘要
申请专利号:

CN201010107493.0

申请日:

2010.02.09

公开号:

CN101808242A

公开日:

2010.08.18

当前法律状态:

授权

有效性:

有权

法律详情:

专利权的转移IPC(主分类):H04N 7/26登记生效日:20170209变更事项:专利权人变更前权利人:索尼公司变更后权利人:索尼半导体解决方案公司变更事项:地址变更前权利人:日本东京变更后权利人:日本神奈川厚木市朝日町4-14-1|||授权|||实质审查的生效IPC(主分类):H04N 7/26申请日:20100209|||公开

IPC分类号:

H04N7/26; H04N7/50

主分类号:

H04N7/26

申请人:

索尼公司

发明人:

长尾真一; 细井隆宏; 志田修利

地址:

日本东京

优先权:

2009.02.16 JP 2009-032129

专利代理机构:

北京信慧永光知识产权代理有限责任公司 11290

代理人:

褚海英;武玉琴

PDF下载: PDF下载
内容摘要

本发明提供一种缓存控制装置,其包括:基准时间生成单元,其用于基于包含在输入数据流内的时间信息生成基准时间;缓存器,其用于接收从数据流提取的编码数据,存储编码数据,并在编码数据的解码时间或再现时间输出编码数据;以及控制单元,其用于基于编码数据的解码时间或再现时间与基准时间之间的相对关系,控制编码数据向缓存器的输入。本发明无需为了切换音频输出而使用另外的缓存器以存储音频信号,就能够将无声时段限制在预定时间段内。

权利要求书

1: 一种缓存控制装置,其包括: 基准时间生成单元,其用于基于包含在输入数据流内的时间信息生成基准时间; 缓存器,其用于接收从所述数据流中提取出的编码数据,存储所述编码数据,并在所述编码数据的解码时间或再现时间输出所述编码数据;以及 控制单元,其用于基于所述编码数据的所述解码时间或所述再现时间与所述基准时间之间的相对关系,控制所述编码数据向所述缓存器的输入。
2: 根据权利要求1所述的缓存控制装置,其中,所述控制单元用于计算所述编码数据的所述解码时间或所述再现时间与所述基准时间之间的差值,并且,当所述差值大于预定阈值时,停止向所述缓存器的所述输入。
3: 根据权利要求2所述的缓存控制装置,其中,当停止向所述缓存器的所述输入后,所述控制单元以预定时间间隔从所述基准时间生成单元获取所述基准时间,并且,当所述基准时间和所述解码时间或所述再现时间之间的差值等于或小于所述预定阈值时,恢复向所述缓存器的所述输入。
4: 根据权利要求1所述的缓存控制装置,其中,所述控制单元用于获取存储在所述缓存器内的所述编码数据的量,并且,当所述量大于预定量时,停止向所述缓存器的输入。
5: 根据权利要求4所述的缓存控制装置,其中,当停止向所述缓存器的所述输入后,所述控制单元再次获取存储在所述缓存器内的所述编码数据的量,并且,当所述量等于或小于所述预定量时,恢复向所述缓存器的所述输入。
6: 根据权利要求1所述的缓存控制装置,其中,所述编码数据是以MPEG格式编码的数据。
7: 根据权利要求1所述的缓存控制装置,其中, 所述解码时间是MPEG格式的解码时间戳,以及 所述再现时间是MPEG格式的展现时间戳。
8: 根据权利要求1所述的缓存控制装置,其中,所述时间信息是MPEG格式的节目时钟基准或系统时钟基准。
9: 一种缓存控制方法,其包括以下步骤: 判定从数据流提取的并输入到缓存器的编码数据的解码时间或再现时间与基于包含在所述数据流内的时间信息生成的基准时间之间的相对关系,其中,所述缓存器用于在所述解码时间或所述再现时间输出所述编码数据;以及 基于在所述判定步骤的判定结果控制所述编码数据向所述缓存器的输入。
10: 一种使计算机执行如下所述步骤的程序,所述步骤包括: 判定从数据流提取的并输入到缓存器的编码数据的解码时间或再现时间与基于包含在所述数据流内的时间信息生成的基准时间之间的相对关系,其中,所述缓存器用于在所述解码时间或所述再现时间输出所述编码数据;以及 基于在所述判定步骤的判定结果控制所述编码数据向所述缓存器的输入。

说明书


缓存控制装置和缓存控制方法

    【技术领域】

    本发明涉及缓存控制装置,具体涉及用于控制存储编码数据的缓存器的缓存控制装置和该缓存控制的处理方法。 

     背景技术

    随着内容数据的大容量化,用于数据编码的技术已被广泛地用于压缩和加密数据。例如,作为压缩数据(例如视频数据和音频数据)的标准,已经开发出了运动图像专家组2(MPEG‑2)格式的编码数据。具体而言,例如,诸如数字多功能光碟(DVD)等记录介质存储由以MPEG‑2格式编码的视频和音频数据多路复用而成的节目流(PS:program stream)。对于数字广播,例如,以MPEG‑2格式编码的视频和音频数据被以数据包为单位进行多路复用,并且传输连续的该数据包的流(传输流(TS:transport stream))。 

    用于对包含在数据流内的视频或音频数据进行再现的再现装置首先对在该数据流内的已编码的视频和音频数据单独进行多路分解。之后,该再现装置将多路分解后的视频和音频数据进行单独解码,并再现该数据。当进行解码及再现时,该再现装置将编码的视频和音频数据暂时存储在缓存器内。当由该再现装置计时的时间与视频和音频数据的解码时间或再现时间一致时,该再现装置从缓存器读取编码的视频和音频数据,并对该数据进行解码及再现。以这种方式,再现装置输出彼此同步的视频数据和音频数据。 

    例如,当用户输入指令以将音频输出切换至再现装置时(例如,从日语切换到英语),该再现装置清除已存储在缓存器内的编码的音频信号,并将由该指令所指定的音频信号存储在缓存器内。该缓存器存储超过预定量的音频信号以防止下溢(underflow),从而会存在无声时段,在该无声时段内,响应于切换音频输出的指令而被清除的超过预定量的 音频信号未被再现。还存在的缺陷是,即使是清除相同量的音频信号,当采用低比特率的编解码器时,无声时段也会比使用高比特率的编解码器时长。 

    为了防止切换音频输出时导致的此类无声时段,有人提出了将音频信号存储在缓存器内的电视接收机。例如,所提出的电视接收机将未被再现的音频信号存储在缓存器内,一旦收到切换音频输出的指令时,就输出存储在缓存器内的音频信号以防止产生无声时段(参考日本未经审查专利申请公报NO.2006‑41839(图1))。 

     发明内容

    但是,在上述相关技术中存在如下的缺陷,即需要使用另外的缓存器以存储未被输出的音频信号。 

    鉴于以上问题,本发明的目的在于,无需为了切换音频输出而使用另外的缓存器以存储音频信号,就能够将无声时段限制在预定时间段内。 

    根据本发明的一种实施例,提供一种缓存控制装置,其包括:基准时间生成单元,其用于基于包含在输入数据流内的时间信息生成基准时间;缓存器,其用于接收从数据流中提取出的编码数据,存储编码数据,并在编码数据的解码时间或再现时间输出编码数据;以及控制单元,其用于计算所述编码数据的所述解码时间或所述再现时间与所述基准时间之间的差值,并且,当所述差值大于预定阈值时,停止向所述缓存器的输入。本发明还提供一种由该缓存控制装置采用的处理方法。以这种方式,可以基于包含在数据流中的时间信息生成基准时间,并且可以基于编码数据的解码时间或再现时间与基准时间之间的相对关系,控制编码数据向缓存器的输入。 

    此外,根据本实施例,控制单元可以计算编码数据的解码时间或再现时间与基准时间之间的差值,并且,当差值大于预定阈值时,停止向缓存器的输入。以这种方式,可以计算出编码数据的解码时间或再现时间与基准时间之间的差值,并且,当差值大于预定阈值时,停止向缓存器的输入。 

    此外,根据本实施例,当停止向缓存器的输入后,控制单元可以以预定时间间隔从基准时间生成单元获取基准时间,当基准时间和解码时间或再现时间之间的差值等于或小于预定阈值时,恢复向缓存器的输入。以这种方式,当停止向缓存器的输入后,可以以预定时间间隔从基准时间生成单元获取基准时间,当基准时间和解码时间或再现时间之间的差值等于或小于预定阈值时,恢复向缓存器的输入。 

    而且,根据本实施例,控制单元可以获取存储在缓存器内的编码数据的量,当该量大于预定量时,停止向缓存器的输入。以这种方式,当编码数据的量大于预定量时,可以停止向缓存器的输入。 

    此外,根据本实施例,当停止向缓存器的输入后,控制单元可以再次获取存储在缓存器内的编码数据的量,当该量等于或小于预定量时,恢复向缓存器的输入。以这种方式,当停止向缓存器的输入后,可以再次获取存储在缓存器内的编码数据的量,当该量等于或小于预定量时,可以恢复向缓存器的输入。 

    此外,根据该实施例,编码数据可以是以MPEG格式编码的数据。以这种方式,编码数据可以是以MPEG格式编码的数据。 

    此外,根据本实施例,解码时间可以是MPEG格式的解码时间戳(DTS:decoding time stamp),并且,再现时间可以是MPEG格式的展现时间戳(PTS:presentation time stamp)。以这种方式,解码时间可以是MPEG格式的DTS,并且,再现时间可以是MPEG格式的PTS。 

    另外,根据本实施例,时间信息可以为MPEG格式的节目时钟基准(PCR:program clock reference)或系统时钟基准(SCR:system clockreference)。以这种方式,时间信息可以为MPEG格式的PCR或SCR。 

    根据本发明的实施例,有利的是,无需为了切换音频输出而使用另外的缓存器以存储音频信号,就能够将无声时段限制在预定时间段内。 

    【附图说明】

    图1为根据本发明的实施例的记录再现装置的示例性配置的方框图; 

    图2为根据本发明的实施例的数据控制单元的示例性功能配置的方 框图; 

    图3A~3C表示输入到根据本发明的实施例的流缓存器中的MPEG格式的PS的数据结构; 

    图4A和4B分别表示包头和打包基本流(PES)头端的数据结构; 

    图5表示根据本发明的实施例的PES缓存器中的PES输入/输出方式的示例; 

    图6为说明由根据本发明的实施例的解码时间戳(DTS)监视单元执行的多路分解处理控制的示例的顺序图; 

    图7表示由根据本发明的实施例的时间比较单元进行比较的DTS和系统时间时钟(STC)之间的相对关系; 

    图8为用来说明由根据本发明的实施例的缓存器剩余量监视单元执行的多路分解处理控制的示例的顺序图; 

    图9为由根据本发明的实施例的分解器执行的多路分解处理的流程图; 

    图10为根据由本发明的实施例的DTS监视单元执行的监视处理的流程图; 

    图11为由根据本发明的实施例的缓存器剩余量监视单元执行的监视处理的流程图。 

    具体实施例

    按如下顺序说明实施本发明的最佳方式(以下,称为“实施例”): 

    1.本发明的实施例(缓存控制:控制打包基本流(PES:packetizedelementary stream)向缓存器的输入的示例); 

    2.变化例(将传输流(TS)用作数据流的示例,提取展现时间戳(PTS)的示例)。 

     1.本发明的实施例

    [记录再现装置的内部配置示例] 

    图1为根据本发明的实施例的记录再现装置800的示例性配置的方 框图。记录再现装置800包括数据控制单元100、磁盘接口(I/F)801、记录再现装置控制单元802、硬盘驱动器803、解码器804以及广播接收单元805。这些部件通过总线806彼此连接。 

    磁盘I/F801从例如数字多功能光碟(DVD)等记录介质读取信息,或将信息写到记录介质上。例如,磁盘I/F801读取存储在DVD830中的动态图像专家组(MPEG:Moving Picture Experts Group)格式的节目流(PS:program stream),并将该PS输出到数据控制单元100。 

    记录再现装置控制单元802包括中央处理单元(CPU),并控制整个记录再现装置800的操作。 

    广播接收单元805通过天线807接收用于数字广播等以MPEG格式传输的TS。广播接收单元805将接收到的TS存储到硬盘驱动器803中,或将TS输出到数据控制单元100。 

    硬盘驱动器803是以磁性方式读写数据的存储装置。例如,硬盘驱动器803存储从广播接收单元805输出的TS。 

    数据控制单元100接收例如MPEG格式的PS和TS的数据流,对与该数据流多路复用的编码音频和视频数据进行多路分解,并将多路分解后的编码数据输出至解码器804。下面参照图2,详细说明由数据控制单元100实现的功能配置示例。 

    解码器804对从数据控制单元100输出的编码数据进行解码,并根据编码数据类型将解码数据输出到音频输出装置810或显示装置820。音频输出装置810对该解码音频数据进行再现以输出音频数据。显示装置820对视频和字幕的解码数据进行再现以在屏幕上显示视频和字幕。 

    [数据控制单元的示例功能配置] 

    图2为根据本发明的实施例的数据控制单元100的示例性功能配置的方框图。数据控制单元100包括流缓存器110、分解器120、PES存储单元130、DTS提取单元140、PES缓存器150、解码时间戳(DTS)监视单元160、缓存器剩余量监视单元170以及系统时间生成单元180。下面以向数据控制单元100输入作为数据流的MPEG格式的PS为例,来说明本实施例。 

    流缓存器110通过总线806输入MPEG格式的PS并存储该PS。存储在流缓存器110中的PS在适当的时间由分解器120读取。 

    分解器120读取存储在流缓存器110中的MPEG格式的PS,并对与PS多路复用的PES进行多路分解。分解器120向PES存储单元130输出多路分解后的视频PES、音频PES以及字幕PES等。 

    分解器120还提取包含在PS中的系统时钟基准(SCR),并将该SCR输出给系统时间生成单元180。SCR包括用于将系统时钟(STC:system time clock)设定为编码数据的解码时间或解码数据的再现时间的基准的时间信息。 

    PES存储单元130包括视频PES存储单元131、音频PES存储单元132以及字幕PES存储单元133,并存储从分解器120输出的各种类型的PES。例如,视频PES存储单元131存储由分解器120多路分解出的视频PES。音频PES存储单元132存储由分解器120多路分解出的音频PES。字幕PES存储单元133存储由分解器120多路分解出的字幕PES。存储在PES存储单元130中的PES在适当的时间由DTS提取单元140读取。 

    DTS提取单元140提取在从PES存储单元130中读取的PES的PES头端中包含的DTS,并向时间比较单元162输出提取出的DTS。例如,视频PES头端DTS提取单元141提取从视频PES存储单元131读取的视频PES中包含的DTS,并向时间比较单元162输出提取出的DTS。此外,例如,音频PES头端DTS提取单元142提取从音频PES存储单元132读取的音频PES中包含的DTS,并向时间比较单元162输出提取出的DTS。此外,例如,字幕PES头端DTS提取单元143提取从字幕PES存储单元133读取的字幕PES中包含的DTS,并向时间比较单元162输出提取出的DTS。 

    PES缓存器150存储从DTS提取单元140输出的PES。例如,在视频PES缓存器151中存储从视频PES头端DTS提取单元141输出的视频PES。此外,例如,在音频PES缓存器152中存储从音频PES头端DTS提取单元142输出的音频PES。此外,例如,在字幕PES缓存器153中存储从字幕PES头端DTS提取单元143输出的字幕PES。PES缓存器150为根据本发明的实施例的缓存器的示例。 

    基于由DTS提取单元140提取的DTS和由系统时间生成单元180生成的STC之间的相对关系,DTS监视单元160控制由分解器120执行的各PES的多路分解。该DTS监视单元160包括阈值存储单元161、时间比较单元162以及DTS监视控制单元163。在阈值存储单元161中存储被时间比较单元162读取的阈值。时间比较单元162计算出DTS与STC之间的差值,并判定该差值是否等于或大于从阈值存储单元161读取的阈值。当时间比较单元162判定计算出的差值等于或大于阈值时,DTS监视控制单元163停止由分解器120执行的各PES的多路分解。 

    时间比较单元162计算出由DTS提取单元140提取的DTS和由系统时间生成单元180生成的STC之间的差值,并判定该差值是否等于或大于阈值存储单元161内存储的阈值。当计算出的差值等于或大于阈值时,DTS监视控制单元163向分解器120输出操作停止命令。响应于该操作停止命令,分解器120停止从流缓存器110读取PS。在停止分解器120的操作后,时间比较单元162再次从系统时间生成单元180获取STC。之后,时间比较单元162计算新获取的STC和已获取的DTS之间的差值,并判定该差值是否等于或大于阈值。当该差值小于阈值时,DTS监视控制单元163向分解器120输出操作开始命令。响应于该操作开始命令,分解器120恢复从流缓存器110读取PS。之后,从中提取出DTS的PES被输出至PES缓存器150。当分解器120的操作停止后,时间比较单元162持续地以预定的时间间隔从系统时间生成单元180获取新的STC,直至DTS和新获取的STC之间的差值变得小于阈值为止。DTS监视控制单元163为根据本发明的实施例的控制单元的示例。 

    缓存器剩余量监视单元170获取存储在PES缓存器150中的PES数据的量,并基于该数据量控制由分解器120执行的各PES的多路分理处理。该缓存器剩余量监视单元170包括阈值存储单元171、缓存器剩余量比较单元172以及缓存器剩余量监视控制单元173。阈值存储单元171存储被缓存器剩余量比较单元172读取的阈值。缓存器剩余量比较单元172获取存储在PES缓存器150内的各PES数据的量,并判定该数据量是否等于或大于从阈值存储单元171读取的阈值。当缓存器剩余量比较单元172判定获取的PES数据的量等于或大于阈值时,缓存器剩余量监视控制单元173停止由分解器120执行的各PES的多路分理。 

    缓存器剩余量比较单元172获取存储在PES缓存器150中的PES数据的量,并判定该数据量是否等于或大于从阈值存储单元171读取的阈值。当PES数据量等于或大于阈值时,缓存器剩余量监视控制单元173向分解器120输出操作停止命令。响应于该操作停止命令,分解器120停止从流缓存器110读取PS。在停止分解器120的操作后,缓存器剩余量比较单元172再次从PES缓存器150获取PES数据量。之后,缓存器剩余量比较单元172判定新获取的PES数据量是否等于或大于该阈值。当新获取的PES数据量小于阈值时,缓存器剩余量比较单元172向分解器120输出操作开始命令。响应于该操作开始命令,分解器120恢复从流缓存器110读取PS。当分解器120的操作停止后,缓存器剩余量比较单元172持续地以预定时间间隔从PES缓存器150获取PES数据量,直到PES数据量变得小于阈值为止。由于存储在PES缓存器150中的PES被解码器804读取,所以PES数据量随时间推移而减少。缓存器剩余量监视控制单元173为根据本发明的实施例的控制单元的示例。 

    系统时间生成单元180基于从分解器120输出的SCR生成作为基准时间的STC。该系统时间生成单元180向时间比较单元162输出STC。系统时间生成单元180为根据本发明的实施例的基准时间生成单元的示例。 

    [PS的数据结构] 

    图3A~3C表示输入到根据本发明的实施例的流缓存器110中的MPEG格式的PS的数据结构。 

    如图3A所示,PS由一组数据包600形成。如图3B所示,各数据包600例如包括包头(pack header)610、视频PES620、音频PES630以及字幕PES640。如图3C所示,各PES例如包括PES头端631和基本流(ES:elementary stream)632。ES与编码数据对应。 

    图4A和4B分别表示包头和PES头端的数据结构。图4A表示图3B所示的包头610的结构,图4B表示图3C所示的PES头端631的结构。 

    图4A所示的包起始码(pack start code)611包括表示包头的起始码。识别码612用于识别MPEG‑2数据并包括01。SCR 613基于90kHz时钟以33位数据表示数据流的当前时刻。包括33位数据在内,27MHz时钟 以9位数据表示。系统时间生成单元180将STC设定为由SCR 613表示的值。多路复用率614是以每秒50字节为单位表示的PS的速率。填充长度615表示用于调整长度的数据长度。填充字节616包括填充。 

    图4B所示的PES头端631包括表示数据包的起始的包起始码311、包长度312、识别码313、控制信息314、PES头端长度315、展现时间戳(PTS)316以及DTS317。PTS 316包括基于90kHz时钟的33位长的PTS,其表示再现ES的时间(reproducing time:再现时间)。DTS317包括基于90kHz时钟的33位长的DTS,其表示解码ES的时间(decodingtime:解码时间)。 

    [向/从PES缓存器输入/输出PES数据的示例] 

    图5表示根据本发明的实施例的PES缓存器150中的PES输入/输出方式的示例。在本示例中,从分解器120输出的PES被存储在PES缓存器150中,并向解码器804输出。 

    首先,当PES从分解器120输出后,包含在该PES中的DTS由DTS提取单元140提取。之后,该DTS被输入到时间比较单元162,并且,时间比较单元162从系统时间生成单元180获取STC。时间比较单元162计算出DTS和STC之间的差值,并判定计算出的差值是否等于或大于存储在阈值存储单元161中的阈值。存储在阈值存储单元161中的阈值表示时间差,例如与1秒对应。 

    当计算出的差值小于该阈值时,从分解器120输出的PES被存储在PES缓存器150中,与该PES对应的DTS被存储在DTS存储单元191中。另一方面,当计算出的差值等于或大于该阈值时,DTS监视控制单元163停止分解器120的操作。从中提取出DTS的PES被存储在PES存储单元130中,从而不被输入到PES缓存器150中。DTS监视控制单元163防止与成为判定对象的PES对应的DTS被输入到DTS存储单元191中。 

    在图5所示的示例中,PES缓存器150按升序从PES #1至PES #n顺序地存储n个PES。类似地,DTS存储单元191按升序从DTS #1至DTS #n顺序地存储n个DTS。PES缓存器150及DTS存储单元191按照先入先出(FIFO:first‑in first‑out)原则执行操作,即,最先输入的最先 输出。在图5中,包含在PES中的DTS被标记为与相应PES相同的序号,以此来表示各PES和其对应的DTS之间的相互关系。 

    下面说明PES如何从PES缓存器150输出。输出时间判定单元190以预定时间间隔读取存储在DTS存储单元191中的DTS,并从系统时间生成单元180获取STC。之后,输出时间判定单元190判定DTS与STC是否一致。当DTS与STC一致时,包含该DTS的PES被输出到解码器804。当DTS与STC不一致时,输出时间判定单元190在预定时间后再次从系统时间生成单元180获取STC。输出时间判定单元190对之前读取的DTS与新获取的STC是否一致进行判定,这样对存储在DTS存储单元191中的各DTS进行判定。 

    例如,在图5中所示的示例中,输出时间判定单元190判定由DTS#1表示的DTS是否与STC一致。在此,当DTS与STC一致时,PES#1被输出到解码器804。以这种方式,输出时间判定单元190从存储在DTS存储单元191顶部的DTS开始顺序地进行判定。 

    [由DTS监视单元执行的多路分解处理控制的示例] 

    图6为说明由根据本发明的实施例的DTS监视单元160执行的多路分解处理控制的示例的顺序图。 

    当由DTS提取单元140提取的DTS被输出到时间比较单元162后(401),时间比较单元162在图6中所示的时刻A从系统时间生成单元180获取STC(404)。之后,时间比较单元162计算出DTS和STC之间的差值。时间比较单元162从阈值存储单元161获取阈值,并判定计算出的差值是否等于或大于阈值。例如,当计算出的差值小于该时刻所获得的阈值时,就终止由时间比较单元162执行的比较处理。 

    接下来,当由DTS提取单元140提取到的DTS被输出到时间比较单元162后(402),时间比较单元162在图6中所示的时刻B从系统时间生成单元180获取STC(405)。之后,时间比较单元162计算出DTS和STC之间的差值,并判定计算出的差值是否等于或大于阈值。例如,当计算出的差值等于或大于该时刻获取的阈值时,时间比较单元162向DTS监视控制单元163输出该判定结果(406)。一旦接收到该判定结果,DTS监视控制单元163向分解器120输出操作停止命令,以停止从流缓 存器110读取PS(408)。一旦接收到该操作停止命令,分解器120停止从流缓存器110读取PS的操作。 

    接下来,经过预定时间后(在该示例中,在图6中表示的时刻B与时刻C之间),时间比较单元162在图6中表示的时刻C从系统时间生成单元180获取STC(406)。之后,时间比较单元162计算在图6中表示的时刻B获取的DTS和在图6中表示的时刻C获取的STC之间的差值,并判定计算出的差值是否等于或大于已获取的阈值。例如,当计算出的差值小于获取的阈值时,时间比较单元162向DTS监视控制单元163输出该判定结果(407)。一旦接收到该判定结果,DTS监视控制单元163向分解器120输出操作开始命令以恢复从流缓存器110读取PS的操作(409)。一旦接收到该操作开始命令,分解器120就恢复从流缓存器110读取PS的操作。 

    [DTS和STC之间的相对关系] 

    图7表示根据本发明的实施例的时间比较单元162进行比较得出的DTS和STC之间的相对关系。在图7中,横轴表示时间,纵轴表示由DTS或STC表示的值。图7中的字母A、B和C分别与图6中的A、B和C所表示的时刻对应。 

    在图7中,白点表示由时间比较单元162在时刻A、B或C获取的STC。相似地,黑点表示由时间比较单元162在时刻A、B或C获取的DTS。差值701、702和703分别为时间比较单元162在时刻A、B或C计算出的值。阈值704被存储在阈值存储单元161内,并用于由时间比较单元162执行的比较处理。各差值表示的是,从作为现在时刻的STC算起,经过该差值所示的时间段后对从中提取出DTS的PES进行解码。 

    例如,对于图7所示的时刻A的情况,从在该时刻由时间比较单元162获取的STC算起,经过差值701表示的时间段后,从中提取出DTS的PES由解码器804解码。在此情况下,由于时间比较单元162计算出的差值701小于阈值704,所以该PES被输出到PES缓存器150。 

    接下来,对于图7所示的时刻B的情况,由于差值702变得大于阈值704,所以从在该时刻由时间比较单元162获取的STC算起,经过差值701表示的时间段后,从中提取出DTS的PES被解码。因此,DTS 监视单元160停止分解器120的操作。从中提取出DTS的PES被存储在PES存储单元130,从而不被输入到PES缓存器150中。 

    接下来,对于图7所示的时刻C,由于时间从B推移到C,所以差值703变得小于阈值704。因此,DTS监视单元160使分解器120恢复其操作,以向PES缓存器150输出PES。 

    如上所述,时间比较单元162判定表示PES的解码时间的DTS和表示现在时刻的STC之间的差值是否在表示预定时间段的阈值范围内。当DTS和STC之间的差值等于或大于该阈值时,时间比较单元162停止由分解器120执行的多路分解,以停止向PES缓存器150的输出。以这种方式,PES缓存器150可以仅存储从现在时刻经过预定时间后被解码的PES。 

    [由缓存器剩余量监视单元执行的多路分解处理控制的示例] 

    图8为用来说明由根据本发明的实施例的缓存器剩余量监视单元170执行的多路分解处理控制的示例的顺序图。 

    图8形象化地表示了包含在PES缓存器150中的视频PES缓存器151、音频PES缓存器152以及字幕PES缓存器153。即,以矩形表示各PES缓存器的容量。在各时刻D、E及F处存储于各PES缓存器中的PES数据量以阴影矩形表示。例如,容量512表示视频PES缓存器151的容量。数据量511表示在时刻D处字幕PES缓存器153中存储的PES数据量。阈值521、522及523被存储在阈值存储单元171中,它们是为相应PES缓存器设定的。 

    缓存器剩余量比较单元172以预定的时间间隔从PES缓存器150获取PES数据量。例如,在时刻D,缓存器剩余量比较单元172从PES缓存器150获取视频PES数据量、音频PES数据量和字幕PES数据量(501)。之后,缓存器剩余量比较单元172从阈值存储单元171获取为各PES缓存器设定的阈值。缓存器剩余量比较单元172将获取的各阈值与相应PES缓存器中的数据量进行比较,并判定各PES缓存器的数据量是否大于相应阈值。在时刻D,由于任何PES缓存器的数据量都不大于相应阈值,所以比较处理终止。 

    之后,缓存器剩余量比较单元172在时刻E从PES缓存器150获取PES数据量(502)。之后,缓存器剩余量比较单元172将获取的各阈值与相应PES缓存器中的数据量进行比较,并判定各PES缓存器的数据量是否大于相应阈值。此时,如图7所示,由于音频PES缓存器中的数据量大于为该音频PES缓存器设定的阈值,所以缓存器剩余量比较单元172向缓存器剩余量监视控制单元173输出该判定结果(504)。一旦接收到该判定结果,缓存器剩余量监视控制单元173向分解器120输出操作停止命令,以停止从流缓存器110读取PS(506)。一旦接收到该操作停止命令,分解器120停止从流缓存器110读取PS的操作。 

    接下来,缓存器剩余量比较单元172在时刻F从PES缓存器150获取PES数据量(503)。之后,缓存器剩余量比较单元172将获取的各阈值与相应PES缓存器中的数据量进行比较,并判定各PES缓存器的数据量是否大于相应阈值。此时,如图7所示,由于任何PES缓存器的数据量小于相应的阈值,所以缓存器剩余量比较单元172向缓存器剩余量监视控制单元173输出该判定结果(505)。一旦接收到该判定结果,缓存器剩余量监视控制单元173向分解器120输出操作开始命令,以开始从流缓存器110读取PS(507)。一旦接收到该操作开始命令,分解器120恢复从流缓存器110读取PS的操作。 

    [记录再现装置的操作示例] 

    下面对根据本发明的实施例的记录再现装置800的操作示例加以说明。 

    图9为由根据本发明的实施例的分解器120执行的多路分解处理的流程图。 

    首先,分解器120判定是否有操作停止命令从缓存器剩余量监视单元170输出(步骤S901)。当没有操作停止命令时(步骤S901为“否”),分解器120判定是否有操作停止命令从DTS监视单元160输出(步骤S902)。当在步骤S901或步骤S902中存在操作停止命令时(步骤S901或步骤S902中为“是”),分解器120判定是否存在操作开始命令(步骤S906)。分解器120重复进行是否有操作开始命令的判定,直至检测到操作开始命令为止。 

    当没有操作停止命令从DTS监视单元160输出时(步骤S902中为“否”),分解器120从流缓存器110读取PS(步骤S903)。之后,分解器120从多路复用而成的PS中多路分解出各PES(步骤S904)。分解器120向相应PES缓存器150输出多路分解后的PES(步骤S905)。多路分解步骤返回到步骤S901。 

    图10为根据由本发明的实施例的DTS监视单元160执行的监视处理的流程图。 

    首先,时间比较单元162从DTS提取单元140获取DTS(步骤S911)。之后,时间比较单元162从系统时间生成单元180获取STC(步骤S912)。时间比较单元162从阈值存储单元161获取阈值(步骤S913)。 

    时间比较单元162计算出获取的DTS和获取的STC之间的差值,并判定该差值是否等于或大于阈值(步骤S914)。步骤S914为根据本发明的实施例的判定步骤的示例。当计算出的差值小于阈值时(步骤S914中为“否”),处理返回到步骤S911。另一方面,当计算出的差值等于或大于阈值时(步骤S914中为“是”),DTS监视控制单元163向分解器120输出操作停止命令(步骤S915)。步骤S915为根据本发明的实施例的控制步骤的示例。 

    接下来,时间比较单元162再次从系统时间生成单元180获取STC(步骤S916)。时间比较单元162计算出已获取的DTS和新获取的STC之间的差值,并判定该差值是否等于或大于阈值(步骤S917)。步骤S917为根据本发明的实施例的判定步骤的示例。当计算出的差值等于或大于阈值时(步骤S917中为“是”),时间比较单元162再次从系统时间生成单元180获取STC(步骤S916),并重复获取STC直至差值小于阈值为止。另一方面,当计算出的差值小于阈值时(步骤S917中为“否”),DTS监视控制单元163向分解器120输出操作开始命令(步骤S918)。之后,监视处理返回到步骤S911。步骤S918为根据本发明的实施例的控制处理的示例。 

    图11为由根据本发明的实施例的缓存器剩余量监视单元170执行的监视处理的流程图。 

    首先,缓存器剩余量比较单元172从PES缓存器150获取PES数据 量(步骤S921)。之后,缓存器剩余量比较单元172从阈值存储单元171获取阈值(步骤S922)。之后,缓存器剩余量比较单元172判定PES数据量是否等于或大于阈值(步骤S923)。当PES数据量小于阈值时(步骤S923中为“否”),处理返回到步骤S921。 

    另一方面,当PES数据量等于或大于阈值时(步骤S923中为“是”),缓存器剩余量监视控制单元173向分解器120输出动作停止命令(步骤S924)。之后,缓存器剩余量监视控制单元173再次从PES缓存器150获取PES数据量(步骤S925)。之后,缓存器剩余量监视控制单元173判定PES数据量是否等于或大于阈值(步骤S926)。当PES数据量等于或大于阈值时(步骤S926中为“是”),处理返回到步骤S925。另一方面,当PES数据量小于阈值时(步骤S926中为“否”),缓存器剩余量监视控制单元173向分解器120输出操作开始命令(步骤S927)。并且,监视处理返回到步骤S921。 

    如上所述,根据本发明的实施例,PES中所包含的DTS从由分解器120多路分解后的PES中提取出。当提取出的DTS与表示现在时刻的STC之间的差值等于或大于预定阈值时,分解器120停止操作,从而不向PES缓存器输出表示差值等于或大于预定阈值的PES。以这种方式,PES缓存器150中仅存储将在预定阈值所表示的时间段内被解码的PES。如上所述,例如,通过将存储在PES缓存器150中的音频PES仅仅限制为将在预定时间段内被解码的音频PES,可以将无声时段限制在预定时间段内。 

     2.变化例

    接下来对本发明的变化例加以说明。 

    尽管在上述实施例中假设MPEG格式的PS为输入到数据控制单元100的数据流,但本发明不限于此。作为选择,例如,MPEG格式的TS可以作为输入至数据控制单元100的数据流。当TS被用作输入到数据控制单元100的数据流时,基于节目时钟基准(PCR,Program ClockReference)生成基准时间。 

    尽管在上述实施例中从PES提取DTS,但也可以从PES提取PTS,从而计算出PTS和STC之间的差值。在这种情况下,判定PTS和STC 之间的差值是否等于或大于阈值。当包含在PES中的PTS和DTS表示同一时间时,可以从PES头端省略DTS。在这种情况下,仅提取PTS。 

    在上述实施例中假设的情况是,从DVD读取的MPEG格式的PS或作为数字广播传输的MPEG格式的TS被输入到数据控制单元100。但本发明不限于此,例如本实施例中的记录再现装置800可进一步包括基于数字生活网络联盟(DLNA:digital living network alliance)从外部电子设备接收数据流的通信单元。 

    在上述实施例中记述的存储在阈值存储单元161内的阈值例如可以是1秒。根据MPEG标准(ISO/IEC 13818‑1)的规定,该值符合将解码器的缓存器内存储数据的时间限定在一秒内的规则。当输入视频信号为静止图像时,在缓存器内存储数据的上限为60秒,从而,时间比较单元162也可以配置为不进行判定。当输入视频格式为高级视频编码(AVC,ISO/IEC 14496)时,在缓存器内存储数据的上限为10秒,从而时间比较单元162可以配置为不进行判定。 

    上述本发明的实施例仅表示实现本发明的示例,并且包括上述根据本发明的实施例的各个部件以及与各部件之间的相互关系。但本发明不限于上述实施例,在不背离本发明主旨的情况下,可以进行各种变化。 

    上述实施例中的处理流程可视为是包括一系列流程的方法、使计算机执行该系列流程的程序以及存储该程序的记录介质。记录介质例如可以为致密盘(CD:compact disc)、迷你光盘(MD:MiniDisc)、DVD、存储卡、蓝光盘(Blu‑ray )等。 

    本发明包括与2009年2月16日向日本专利局递交的JP2009‑032129号日本专利申请所公开的内容相关的主题,其全部内容通过引用并入此处。 

    本领域的技术人员应该理解,根据设计要求和其他因素可以进行各种变化、组合、子组合及替换,只要它们落入所附权利要求书及其等同方案的范围之内。 

    

缓存控制装置、缓存控制方法及程序.pdf_第1页
第1页 / 共23页
缓存控制装置、缓存控制方法及程序.pdf_第2页
第2页 / 共23页
缓存控制装置、缓存控制方法及程序.pdf_第3页
第3页 / 共23页
点击查看更多>>
资源描述

《缓存控制装置、缓存控制方法及程序.pdf》由会员分享,可在线阅读,更多相关《缓存控制装置、缓存控制方法及程序.pdf(23页珍藏版)》请在专利查询网上搜索。

本发明提供一种缓存控制装置,其包括:基准时间生成单元,其用于基于包含在输入数据流内的时间信息生成基准时间;缓存器,其用于接收从数据流提取的编码数据,存储编码数据,并在编码数据的解码时间或再现时间输出编码数据;以及控制单元,其用于基于编码数据的解码时间或再现时间与基准时间之间的相对关系,控制编码数据向缓存器的输入。本发明无需为了切换音频输出而使用另外的缓存器以存储音频信号,就能够将无声时段限制在预定。

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > 电学 > 电通信技术


copyright@ 2017-2020 zhuanlichaxun.net网站版权所有
经营许可证编号:粤ICP备2021068784号-1