《基于带隙基准的减小失调电压的运放电路结构.pdf》由会员分享，可在线阅读，更多相关《基于带隙基准的减小失调电压的运放电路结构.pdf（6页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 103441741 A(43)申请公布日 2013.12.11CN103441741A*CN103441741A*(21)申请号 201310389075.9(22)申请日 2013.08.30H03F 3/45(2006.01)G05F 1/56(2006.01)(71)申请人江苏物联网研究发展中心地址 214135 江苏省无锡市新区菱湖大道200号中国传感网国际创新园C座(72)发明人孙业超 黄卓磊 王玮冰(74)专利代理机构无锡市大为专利商标事务所 32104代理人曹祖良(54) 发明名称基于带隙基准的减小失调电压的运放电路结构(57) 摘要本发明涉及一种基于带。
2、隙基准的运放电路，整体电路是带米勒补偿的二级运放结构。此运放采用两种办法来减小失调电压，一是输入对管采用工作在亚阈值的NMOS管，二是电流镜负载采用过驱动电压较大的共源共栅PMOS管。为弥补一级电路在增益上的损失，二级电路的米勒补偿电阻采用PMOS管增大了等效阻值，米勒电容也是PMOS管以减小占用面积。此外尾电流使用对管反馈形式稳定一级共模输出电压，共源输出管增加一个PMOS的反馈管以稳定二级输出偏置电压。本运放结构优点是无需额外增加复杂电路来消除失调，而是利用运放本身管子工作的过驱动电压大小来从根本上减小失调电压。同时用多种手段保持运放的增益和稳定性不受太大影响。(51)Int.Cl.权利要。
3、求书1页 说明书3页 附图1页(19)中华人民共和国国家知识产权局(12)发明专利申请权利要求书1页 说明书3页 附图1页(10)申请公布号 CN 103441741 ACN 103441741 A1/1页21.基于带隙基准的减小失调电压的运放电路结构，其特征是，包括：由PMOS管P5、PMOS管P6、PMOS管P7、PMOS管P8构成的电流镜，PMOS管P5和PMOS管P6共栅极，并接第一偏置电压，PMOS管P7和PMOS管P8共栅极，并接第二偏置电压，PMOS管P5漏极接PMOS管P7源极，PMOS管P6漏极接PMOS管P8源极，PMOS管P7漏极接NMOS管N1漏极和NMOS管N3栅极，。
4、PMOS管P8漏极接NMOS管N2漏极、NMOS管N4栅极、PMOS管P10栅极、PMOS管P9漏极、PMOS管P9源极、NMOS管N13栅极，PMOS管P10源极漏极相连并连接PMOS管P9栅极、NMOS管N13漏极、PMOS管P11漏极、PMOS管P11栅极并作为运放的输出，PMOS管P11源极接PMOS管P12漏极，PMOS管P12栅极接所述第一偏置电压，NMOS管N1源极接NMOS管N3漏极，NMOS管N2源极接NMOS管N4漏极；所述PMOS管P5源极、PMOS管P6源极、PMOS管P12源极均接电源，NMOS管N3源极、NMOS管N4源极、NMOS管N13源极均接地；N2栅极为正相。
5、输入端，N1栅极为反相输入端。2.如权利要求1所述基于带隙基准的减小失调电压的运放电路结构，其特征是，所述NMOS管N1和NMOS管N2为工作在亚阈值区的NMOS输入对管，用于减小过驱动电压从而减小失调。3.如权利要求1所述基于带隙基准的减小失调电压的运放电路结构，其特征是，所述由PMOS管P5、PMOS管P6、PMOS管P7、PMOS管P8构成的电流镜中，四个管子都工作在饱和区，且过驱动电压设计到400mV600mV，用于减小失调。4.如权利要求1所述基于带隙基准的减小失调电压的运放电路结构，其特征是，所述NMOS管N3、NMOS管N4构成的尾电流管工作在饱和状态，而且与输入对管NMOS管N。
6、1和NMOS管N2共同形成的结构不但确保NMOS管N1和NMOS管N2工作在亚阈值区，还起到建立共模负反馈的作用。5.如权利要求1所述基于带隙基准的减小失调电压的运放电路结构，其特征是，所述PMOS管P9、PMOS管P10构成米勒补偿结构。权 利 要 求 书CN 103441741 A1/3页3基于带隙基准的减小失调电压的运放电路结构技术领域0001 本发明涉及一种带隙基准电路中使用的运算放大器结构，具体是一种基于带隙基准的减小失调电压的运放电路结构，属于集成电路领域。背景技术0002 带隙基准电路作为数据转换电路和存储器电路的关键部分之一，对输出基准的精度要求越来越高，各种曲率补偿和高阶补偿。
7、层出不穷。而事实上造成基准精度差的最大原因来自运放的参数指标是否足够好。当然还有不少运放采用前置斩波电路或者相关双采样电路等方式来达到更好的基本消除失调的效果。但是很明显的问题是，这些手段不但增加了电路设计的复杂度，而且必须用到数字电路的控制信号。如果是用在纯模拟电路的领域，就不太适用了。所以怎样从运放本身来找到消除或者减小失调的合理设计是个需要得到更多关注的问题。发明内容0003 本发明的目的是克服现有技术中存在的不足，提供一种基于带隙基准的减小失调电压的运放电路结构，从运算放大器本身找到减小失调电压的合理设计。0004 按照本发明提供的技术方案，所述基于带隙基准的减小失调电压的运放电路结构。
8、包括：由PMOS管P5、PMOS管P6、PMOS管P7、PMOS管P8构成的电流镜，PMOS管P5和PMOS管P6共栅极，并接第一偏置电压，PMOS管P7和PMOS管P8共栅极，并接第二偏置电压，PMOS管P5漏极接PMOS管P7源极，PMOS管P6漏极接PMOS管P8源极，PMOS管P7漏极接NMOS管N1漏极和NMOS管N3栅极，PMOS管P8漏极接NMOS管N2漏极、NMOS管N4栅极、PMOS管P10栅极、PMOS管P9漏极、PMOS管P9源极、NMOS管N13栅极，PMOS管P10源极漏极相连并连接PMOS管P9栅极、NMOS管N13漏极、PMOS管P11漏极、PMOS管P11栅极并。
9、作为运放的输出，PMOS管P11源极接PMOS管P12漏极，PMOS管P12栅极接所述第一偏置电压，NMOS管N1源极接NMOS管N3漏极，NMOS管N2源极接NMOS管N4漏极；所述PMOS管P5源极、PMOS管P6源极、PMOS管P12源极均接电源，NMOS管N3源极、NMOS管N4源极、NMOS管N13源极均接地；N2栅极为正相输入端，N1栅极为反相输入端。0005 所述NMOS管N1和NMOS管N2为工作在亚阈值区的NMOS输入对管，用于减小过驱动电压从而减小失调。0006 所述由PMOS管P5、PMOS管P6、PMOS管P7、PMOS管P8构成的电流镜中，四个管子都工作在饱和区，且过。
10、驱动电压设计到400mV600mV，同样用于减小失调。0007 所述NMOS管N3、NMOS管N4构成的尾电流管工作在饱和状态，而且与输入对管NMOS管N1和NMOS管N2共同形成的结构不但确保NMOS管N1和NMOS管N2工作在亚阈值区，还起到建立共模负反馈的作用。0008 所述PMOS管P9、PMOS管P10构成米勒补偿结构。0009 本发明的优点是：明显减小了运放失调电压，简化了共模反馈电路，减小了无源元说 明 书CN 103441741 A2/3页4件占用的面积。特别适于在带隙基准源中应用，而且是先进工艺的低电源电压情形下。用PMOS对管构成的米勒补偿结构有效替代了传统的多晶硅电阻和P。
11、IP电容串联的阻容结构，不但节省了大量面积，而且对稳定性和增益的提升都有更好的效果。附图说明0010 图1是本发明的电路结构原理图。具体实施方式0011 下面结合附图和实施例对本发明作进一步说明。0012 本发明根据运放失配的原理性分析，对于失调电压的两个重要影响因素，输入放大对管和负载电流镜的参数，分别将输入管的过驱动电压尽量调小并且确保进入亚阈值工作区，同时把电流镜的过驱动电压尽量调大而且使其进入稳定的饱和区。0013 如图1所示，本发明所述的运放电路结构包括：由PMOS管P5、PMOS管P6、PMOS管P7、PMOS管P8构成的电流镜，PMOS管P5和PMOS管P6共栅极，并接第一偏置电。
12、压，PMOS管P7和PMOS管P8共栅极，并接第二偏置电压，PMOS管P5漏极接PMOS管P7源极，PMOS管P6漏极接PMOS管P8源极，PMOS管P7漏极接NMOS管N1漏极和NMOS管N3栅极，PMOS管P8漏极接NMOS管N2漏极、NMOS管N4栅极、PMOS管P10栅极、PMOS管P9漏极、PMOS管P9源极、NMOS管N13栅极，PMOS管P10源极漏极相连并连接PMOS管P9栅极、NMOS管N13漏极、PMOS管P11漏极、PMOS管P11栅极并作为运放的输出，PMOS管P11源极接PMOS管P12漏极，PMOS管P12栅极接所述第一偏置电压，NMOS管N1源极接NMOS管N3漏。
13、极，NMOS管N2源极接NMOS管N4漏极；所述PMOS管P5源极、PMOS管P6源极、PMOS管P12源极均接电源，NMOS管N3源极、NMOS管N4源极、NMOS管N13源极均接地；N2栅极为正相输入端，N1栅极为反相输入端。0014 其中，NMOS管N1、N2是一级电路输入对管，NMOS管N3、N4是一级电路共模反馈尾电流管，PMOS管P5、P6、P7、P8是一级电路共源共栅电流镜负载管，PMOS管P9、P10是二级电路米勒补偿对管，P11是二级电路反馈负载管。NMOS管N3、NMOS管N4构成的尾电流管工作在饱和状态，而且与输入对管NMOS管N1和NMOS管N2共同形成的结构不但确保N。
14、MOS管N1和NMOS管N2工作在亚阈值区，还起到建立共模负反馈的作用。本发明的运放是典型的二级运放结构，但是做了很多为减小失调同时不过分削弱增益的特殊设计。首先是输入对管采用NMOS，一是为了适应带隙电路部分基极发射极间电压Vbe的范围，有利于设置参数是输入管进入亚阈值从而极大减小过驱动电压而降低失调；二是NMOS比PMOS在工艺上更容易匹配。其次是第一级电路的负载部分采用高过驱动电压值的电流镜设计，这个很容易用偏置电压来实现；过驱动电压通常设计到400mV600mV的范围（对于设计实例所采用的0.35m工艺来说，其他工艺相应调整）。再次，为保证共模电压的稳定性，尾电流的栅极点通过一级输出点。
15、来进行反馈控制。二级电路的特点是尽量增加米勒补偿电阻的阻值来弥补一级电路增益因特殊设计而造成的损失，同时采用PMOS对管构成的米勒补偿结构有效替代了传统的多晶硅电阻和PIP电容串联的阻容结构，不但节省了大量面积，而且对稳定性和增益的提升都有更好的效果。0015 一级电路输入对管为NMOS管，尾电流管为了适应低输入电压和共模反馈的需要，说 明 书CN 103441741 A3/3页5分成了两个差分支路上的分立对管，一级电路的负载管为共源共栅电流镜；二级电路主体是典型的共源输出NMOS管和PMOS电流源，只是中间多了一个二极管连接的反馈PMOS管；米勒补偿电容采用了PMOS首尾相接的对管。0016。
16、 本发明的运放电路结构为减小失调电压同时又保持足够的增益在典型二级运放的基础上做了很多改善。首先，作为减小失调最重要的输入对管101、102，NMOS的选用可以获得比PMOS在工艺上更好的匹配性，而且因为输入共模电压基本就是后续带隙基准源的晶体管Vbe值（典型为0.65V到0.7V之间），所以这个低输入电压有利于将输入对管稳定工作在亚阈值区，以得到足够小的过驱动电压来降低失配从而减小失调；为此拆分后的尾电流对管103、104需要接成如图中宽摆幅偏置电路的典型结构，这一方面保证尾电流在饱和区工作，另一方面形成共模反馈以稳定一级电路的输出电压点。其次，PMOS管105、106、107、108构成的。
17、共源共栅电流镜负载也有两个作用，一是为了增大等效电阻来弥补输入对管跨导的减小，更重要的是通过设置偏置电压和管子参数以使电流镜的过驱动电压足够大，这是减小失调的另一个关键方法。0017 二级电路主要是为了弥补一级电路在增益上造成的损失，除了常见的共源级输出，二极管连接的PMOS管111主要作为反馈管使用，同时也可以有效调节输出电位来为后继的带隙基准源电流镜负载做偏置。由109、110首尾相接组成的PMOS对管作为米勒补偿电容可以节约相当的面积，更重要的是110在静态工作状态下可以等效为一个高阻值的电阻，以此代替米勒电阻增大低频增益效果很好。说 明 书CN 103441741 A1/1页6图1说 明 书 附 图CN 103441741 A。