定时调整电路和半导体存储装置 【技术领域】
本发明涉及一种具有铁电电容器的定时调整电路和半导体存储装置。
背景技术
铁电存储装置常规上被称为具有使用铁电电容器的存储单元的半导体存储装置，并根据铁电电容器的极化方向来存储数据。铁电电容器通过重复极化反转来减少极化量(去极化)。从由图8中的实线所示的曲线到由虚线所示的曲线发生磁滞特性迁移。例如，当发生从图8中的Vcc＝-V1的极化反转，并且Vcc＝0V时，发生从电荷Q1到电荷Q2的迁移(减少)。也就是说，由于随时间的变化，使得铁电电容器在极化反转中增加其电容(在图8中，(Q3-Q1)/V1＜(Q3-Q2)/V1)。
以下将对一种具有由铁电电容器形成的存储单元的常规铁电存储装置的示意构成进行说明。
图9是示出一种常规铁电存储装置的示意构成的方框图。参照图9，铁电存储装置101具有由铁电电容器形成的存储单元，并根据铁电电容器的极化方向来存储数据。行解码器103根据外部输入地地址数据来选择字线。在存储单元阵列102中，由铁电电容器(后面说明)形成的存储单元采用阵列方式设置。
根据存储在存储单元内的数据，检测放大器电路(S/A电路)104使由列解码器105(后面说明)选择的位线的电位放大。列解码器105根据外部输入的地址数据来选择位线。列解码器105也输出用于激活检测放大器电路104的激活信号。
输入/输出数据处理电路106闩锁或缓冲要存储在存储单元阵列102内的输入数据或者从存储单元阵列102读出的输出数据，从而通过输入/输出数据总线，与外部装置之间进行数据的输入/输出。控制电路107根据控制信号来对上述电路的操作进行控制。采用以上构成，铁电存储装置101对由地址数据指定的部位的存储单元进行数据写入/读出处理。
以下将对由铁电电容器形成的存储单元的示意构成进行说明。图10是示出由铁电电容器形成的常规存储单元的示意构成的图。参照图10，存储单元M具有铁电电容器C1和C2和晶体管Tr1和Tr2。铁电电容器C1和C2中的各方的一个端子通过晶体管Tr1或Tr2与位线BL和/BL中的对应一方连接。铁电电容器C1和C2中的各方的另一端子与板线(plate line)PL连接。位线BL和/BL与检测放大器电路104连接。采用该构成，当检测放大器电路104被激活时，它使位线BL和/BL预充电或者使位线BL和位线/BL之间的电位差放大。晶体管Tr1和Tr2的栅极端子与字线WL连接。通过对字线WL进行控制来接通/断开晶体管Tr1和Tr2。
将参照附图，对从上述存储单元M读出数据的操作中，由图8所示的随时间发生的劣化引起的铁电电容器C1和C2的电容增加的影响进行说明。图11是示出从图10所示的上述存储单元M读出数据的操作中，由随时间发生的劣化引起的铁电电容器C1和C2的电容增加的影响的定时图。如图11所示，当铁电电容器C1和C2的电容增加时，如图11中的虚线所示，到位线BL和/BL的数据输出变慢。对此，必须使用于将位线BL和位线/BL之间的电位差放大的检测放大器电路104的激活定时从t1延迟到t2。
然而，铁电电容器的上述随时间发生的劣化的进度在存储单元之间变化，这是因为它取决于极化反转重复次数。为此，如果使检测放大器电路的激活定时被均匀地延迟，则不必使数据输出定时延迟。
特别是，当使用多个检测放大器电路时，难以根据随时间发生的变化，对各检测放大器电路的激活定时进行合适调整。
此外，一般来说，由于电路领域中的上述问题，因而难以根据电路元件随时间发生的变化来进行定时调整。
【发明内容】
本发明是考虑到上述情况而作出的，并且本发明的一个目的是提供一种能够根据包含在存储单元内的铁电电容器的随时间发生的变化来对各检测放大器电路的激活定时进行调整的定时调整电路和半导体存储装置。
本发明的另一目的是提供一种能够根据电路元件的随时间发生的变化来进行定时调整的定时调整电路。
本发明是为了解决上述问题而作出的。根据本发明的一种定时调整电路，其特征在于，包括铁电电容器，用于在发送信号时进行定时调整。使用铁电电容器进行定时调整的方法是一般性的。当使用铁电电容器时，可以通过使用铁电电容器所独有的电容随时间发生的变化，随时间的经过进行定时调整。
因此，可提供一种能够根据电路元件的随时间发生的变化来进行定时调整的定时调整电路。
根据本发明的半导体存储装置，其特征在于，包括：多个存储单元，其由铁电电容器形成；多个检测放大器电路，其使存储单元的位线的电位预充电；以及定时调整电路，其使用用于在发送激活信号时进行定时调整的铁电电容器，该激活信号用于激活检测放大器电路。
因此，根据存储单元的铁电电容器的电容随时间发生的变化，可对用于激活检测放大器电路的激活信号的定时进行调整。
【附图说明】
图1是示出一种具有根据本发明一实施例的定时调整电路的铁电存储装置的示意构成的方框图；
图2是示出图1所示的定时调整电路5的外围电路一例的方框图；
图3是示出图1和图2所示的定时调整电路5的电路示例的图；
图4是示出根据本发明一实施例的定时超前电路(timing advancingcircuit)的电路示例的图；
图5A和图5B是用于对当施加给铁电电容器的一个端子的电压发生变化而不发生极化反转时的随时间发生的劣化进行说明的图；
图6A和图6B是示出根据本发明实施例的定时调整电路5的其他电路示例的图；
图7A和图7B是示出具有与根据本发明实施例的定时超前电路9相同功能的其他电路示例的图；
图8是示出用于表示铁电电容器的去极化的磁滞特性的图；
图9是示出常规铁电存储装置的示意构成的方框图；
图10是示出由铁电电容器形成的常规存储单元的示意构成的图；以及
图11是示出从图10所示的存储单元M读出数据的操作中，由随时间发生的劣化引起的铁电电容器C1和C2的电容增加的影响的定时图。
【具体实施方式】
以下将对本发明的实施例进行说明。
首先将对一种具有根据本发明一实施例的定时调整电路的铁电存储装置(半导体存储装置)的示意构成进行说明。
图1是示出一种具有根据本发明一实施例的定时调整电路的铁电存储装置的示意构成的方框图。
参照图1，一种具有定时调整电路的铁电存储装置1具有由铁电电容器(后面说明)形成的存储单元，并根据铁电电容器的极化方向来存储数据。在存储单元阵列2中，由铁电电容器形成的存储单元采用阵列方式设置。行解码器3根据外部输入的地址数据来选择字线。在本实施例中，包含在存储单元阵列2内的各存储单元均具有与图10所示的存储单元M相同的构成，因而将省略对其说明(包含在存储单元阵列2内的存储单元将在以下被称为存储单元M)。存储单元M无需总是具有上述构成，而是可以具有任何其他包括铁电电容器的构成。
根据存储在存储单元M内的数据，检测放大器电路(S/A电路)4使由列解码器6(后面说明)选择的位线的电位放大。定时调整电路5对用于激活检测放大器电路4的定时进行调整。列解码器6根据外部输入的地址数据来选择位线。列解码器6也输出用于激活检测放大器电路4的激活信号。该激活信号通过定时调整电路5被提供给检测放大器电路4的激活信号输入端子。
输入/输出数据处理电路7闩锁或缓冲要存储在存储单元阵列2内的输入数据或者从存储单元阵列2读出的输出数据，从而通过输入/输出数据总线，与外部装置之间进行数据的输入/输出。控制电路8根据控制信号来对上述电路的操作进行控制。采用以上构成，铁电存储装置1对由地址数据指定的部位的存储单元M进行数据写入/读出处理。
以下将对上述定时调整电路5的外围电路的一例进行说明。图2是示出图1所示的定时调整电路5的外围电路一例的方框图。如图2所示，检测放大器电路4与用于使存储单元M和列解码器6连接的各对位线BL和/BL连接。列解码器6的各激活信号输出端子通过与相应的一个检测放大器电路4对应的定时调整电路5，与该检测放大器电路4的激活信号输入端子连接，并输出用于激活检测放大器电路4的激活信号。也就是说，铁电存储装置1具有与检测放大器电路4数量相同的定时调整电路5。
以下将对上述定时调整电路5的电路示例进行说明。
图3是示出图1和图2所示的定时调整电路5的电路示例的图。如图3所示，定时调整电路5包括反相器11和12和铁电电容器13。列解码器6的激活信号输出端子与反相器11的输入端子连接，以使反相器11接收从列解码器6输出的用于激活检测放大器电路4的激活信号。反相器11的输出端子与反相器12的输入端子连接，以使由反相器11反转的激活信号再次反转，以便返回到信号的初始极性。反相器12的输出端子与检测放大器电路4的激活信号输入端子连接。
铁电电容器13的一个端子与在列解码器6的激活信号输出线和反相器11的输入端子之间的连接点连接。铁电电容器13的另一端子与在反相器11的输出端子和反相器12的输入端子之间的连接点连接。采用以上构成，定时调整电路5接收来自反相器11的输入端子的信号，根据铁电电容器13的电容来使该信号延迟，从反相器11的输出端子输出所延迟的信号，并从反相器12输出一信号，该信号是通过使来自反相器11的输出反转而获得的。
每当激活信号变化以激活检测放大器电路4时，铁电电容器13重复极化反转。更具体地说，每当检测放大器电路4被激活，并且存储单元M的铁电电容器C1和C2重复极化反转时，定时调整电路5的铁电电容器13也重复极化反转。为此，由于重复极化反转引起的随时间发生的劣化(铁电电容器的电容增加)几乎以相同速度进行。
因此，如图11所示，当存储单元M的铁电电容器C1和C2的电容由于重复极化反转而增加，并且到位线BL和/BL的数据输出时间延长时，定时调整电路5的铁电电容器13也重复极化反转并增加其电容。因此，根据铁电电容器C1和C2的随时间发生的变化，可使检测放大器电路4的激活定时延迟。也就是说，可自动把检测放大器电路4的激活定时从图11所示的t1校正为t2。特别是，如图2所示，当针对多组位线BL和/BL而存在多个检测放大器电路4时，针对各检测放大器电路4，根据随时间发生的劣化，可进行定时调整。
即使采用以下构成，即：用于使存储单元阵列2和列解码器6连接的所有位线的电位应由一个检测放大器电路4来放大的这种构成，也可根据具有最大随时间变化的劣化的存储单元M的铁电电容器C1和C2来进行定时调整。即使此时，激活信号也通过定时调整电路5被提供给检测放大器电路4的激活信号输入端子。
以下将对使用铁电电容器的定时调整电路5的另一例进行说明。上述定时调整电路5根据铁电电容器13的随时间发生的劣化，使信号传输时间延迟。以下将对一种通过使用铁电电容器的随时间发生的劣化来缩短信号传输时间的定时超前电路进行说明。该定时超前电路可安装在图1所示的铁电存储装置内的任意部位，在该部位，需要根据随时间发生的劣化进行定时调整，以缩短传输时间。
图4是示出根据本发明一实施例的定时超前电路的电路示例的图。如图4所示，定时超前电路9包括反相器91和铁电电容器92。充当用于发送要进行定时调整的信号的信号线的输入线A与反相器91的输入端子连接。反相器91的输出端子与输出线B连接。在输出线B和反相器91的输出端子之间的连接点通过铁电电容器92接地。
采用以上构成，铁电电容器92的一个端子与反相器91的输出端子连接。从反相器91输出的低电平(L电平)或高电平(H电平)电压被施加给铁电电容器92的该端子。铁电电容器92的另一端子接地，以便把0V施加给该端子。为此，在铁电电容器92内不发生极化反转。
将对该情况下的铁电电容器92的随时间发生的劣化进行说明。图5A和图5B是用于对当施加给铁电电容器的一个端子的电压发生变化而不发生极化反转时的随时间发生的劣化进行说明的图。如图5A所示，当施加给铁电电容器92的一个端子的电压变化时，重复由实线所示的磁滞曲线上的点A和点B之间的迁移操作。当重复该操作时，由于随时间发生的劣化而从点B到点C发生特性迁移，并且铁电电容器92的电容减少，即：发生印记劣化(imprint degradation)。也就是说，定时超前电路9的信号传输速度变高。
在本实施例中，图5A和图5B所示的点A和点B之间的区域和点D和点E之间的区域被定义为无任何极化反转的线性区域。更具体地说，当激活信号变化时，铁电电容器92的状态在磁滞曲线上的线性区域内重复移动。来自定时超前电路9的信号被反转，这是因为定时超前电路9仅具有一个反相器91。为了防止信号反转，可以在定时超前电路9的输入侧或输出侧设置另一反相器。或者，反相器91可以用缓冲器替代。以下将对图5B所示的点D和点E之间的上述区域进行说明。
如上所述，可在定时需要超前的部位使用定时超前电路9。在图1所示的铁电存储装置1中，例如，定时超前电路9被插入到控制信号线内，该控制信号线把从控制电路8输出的用于对从存储单元读出信号的定时进行控制的控制信号发送到位线BL和/BL。采用该构成，根据包含在存储单元M内的铁电电容器C1和C2的随时间发生的劣化，可使从存储单元M读出信号的定时超前。
以下将对图1和图2所示的具有与图3所示的定时调整电路不同构成的定时调整电路5的电路示例进行说明。图6A是示出定时调整电路5的另一电路示例1的图。图6A所示的定时调整电路5具有NAND(负逻辑积)电路11a和铁电电容器13a。用于发送要进行定时调整的信号的信号线B与NAND电路11a的一个输入端子连接。用于发送要对是否应激活定时调整电路5进行控制的控制信号的信号线A与NAND电路11a的另一输入端子连接。NAND电路11a的输出端子与定时调整电路5的输出线X连接。
铁电电容器13a的一个端子与在信号线B和NAND电路11a的另一输入端子之间的连接点连接。铁电电容器13a的另一端子与在输出线X和NAND电路11a的输出端子之间的连接点连接。也就是说，NAND电路11a的一个输入端子和输出端子与铁电电容器13a并联连接。用于对铁电电容器13a的极化反转进行控制(对是否应激活定时调整电路5进行控制)的控制信号被输入到NAND电路11a的另一输入端子。
采用以上构成，当低电平信号作为控制信号被输入到信号线A时，图6A所示的定时调整电路5正常输出高电平。当高电平信号作为控制信号被输入到信号线A时，定时调整电路5被激活并输出一信号，该信号是通过使输入信号反转并根据铁电电容器13a的电容使该信号延迟而获得的。也就是说，该构成等同于图3所示的定时调整电路5的构成，但是没有反相器12。
图6B是示出定时调整电路5的又一电路示例2的图。图6B所示的定时调整电路5具有NOR(负逻辑和)电路11b和铁电电容器13b。用于发送要进行定时调整的信号的信号线B与NOR电路11b的一个输入端子连接。用于发送要对是否应激活定时调整电路5进行控制的控制信号的信号线A与NOR电路11b的另一输入端子连接。NOR电路11b的输出端子与定时调整电路5的输出线X连接。
铁电电容器13b的一个端子与在信号线B和NOR电路11b的另一输入端子之间的连接点连接。铁电电容器13b的另一端子与在输出线X和NOR电路11b的输出端子之间的连接点连接。也就是说，NOR电路11b的一个输入端子和输出端子与铁电电容器13b并联连接。用于对铁电电容器13b的极化反转进行控制(对是否应激活定时调整电路5进行控制)的控制信号被输入到NOR电路11b的另一输入端子。
采用以上构成，当高电平信号作为控制信号被输入到信号线A时，图6B所示的定时调整电路5正常输出低电平。当低电平信号作为控制信号被输入到信号线A时，定时调整电路5被激活并输出一信号，该信号是通过使输入信号反转并根据铁电电容器13b的电容使该信号延迟而获得的。也就是说，该构成等同于图3所示的定时调整电路5的构成，但是没有反相器12。
在图6A和图6B所示的定时调整电路5中，输出信号是输入信号的反转信号。为了防止反转，在定时调整电路5的输入侧或输出侧设置反相器。
以下将对具有与图4所示的定时超前电路9相同的功能但具有不同电路构成的电路示例进行说明。图7A是示出具有与定时超前电路9相同功能的电路示例1的图。图7A所示的定时超前电路9a具有反相器91a和铁电电容器92a。充当用于发送要进行定时调整的信号的信号线的输入线A与反相器91a的输入端子连接。反相器91a的输出端子与输出线B连接。在输出线B和反相器91a的输出端子之间的连接点通过铁电电容器92a与用于提供电源电压Vcc的电源线连接。
采用以上构成，铁电电容器92a的一个端子与反相器91a的输出端子连接，以使从反相器91a输出的低电平或高电平电压被施加给该端子。电源电压Vcc被提供给铁电电容器92a的另一端子。为此，在铁电电容器92a内不发生极化反转。将对该情况下的铁电电容器92a的随时间发生的劣化进行说明。如上述图5B所示，当施加给铁电电容器92a的一个端子的电压变化时，重复由实线所示的磁滞曲线上的点D和点E之间的迁移操作。当重复该操作时，由于随时间发生的劣化而从点E到点F发生特性迁移，并且铁电电容器92a的电容减少，即：发生印记劣化。也就是说，定时超前电路9a的信号传输速度变高。
图7B是示出具有与定时超前电路9相同功能的另一电路示例2的图。图7B所示的定时超前电路9b具有反相器91b和铁电电容器92b。输入线A与反相器91b的输入端子连接。反相器91b的输出端子与输出线B连接。在输出线B和反相器91b的输出端子之间的连接点与铁电电容器92b的一个端子连接。铁电电容器92b的另一端子不与任何物连接，并被设定在浮动状态下。
采用以上构成，铁电电容器92b的一个端子与反相器91b的输出端子连接，以使从反相器91b输出的低电平或高电平电压被施加给该端子。为此，在铁电电容器92b内不发生极化反转。将对该情况下的铁电电容器92b的随时间发生的劣化进行说明。如上述图5A所示，当施加给铁电电容器92b的一个端子的电压变化时，重复以由实线所示的磁滞曲线上的点B为中心沿实线的垂直迁移操作。当重复该操作时，由于随时间发生的劣化而从点B到点C发生特性迁移，并且铁电电容器92b的电容减少，即：发生印记劣化。也就是说，定时超前电路9b的信号传输速度变高。
作为定时超前电路9b的特征，与定时超前电路9或9a相比，由于电容以图5A所示的点B为中心而变化，印记劣化进行较慢，因而可更适度地使定时超前。来自定时超前电路9a或9b的信号被反转，这是因为定时超前电路9a或9b仅具有一个反相器91a或91b。为了防止信号反转，可以在定时超前电路9a或9b的输入侧或输出侧设置另一反相器。
在上述实施例中，定时调整电路用于铁电存储装置。然而，本发明不限于此。如果信号传输速度需要根据各种电路元件的随时间发生的劣化而变高或变低，则可合适地使用上述定时调整电路。上述定时调整电路还可适用于根据电子装置的使用次数来使电子装置处理时的反应定时超前或延迟。根据本实施例的定时调整电路被插入到用于发送要进行定时调整的信号的信号线内，并进行定时调整。
以上参照附图，对本发明的实施例作了详细说明。然而，详细构成不限于本实施例，并且在本发明内也包含不背离本发明的精神和范围的设计。
如上所述，根据本发明的定时调整电路具有用于在发送信号时进行定时调整的铁电电容器。因此，通过使用铁电电容器所独有的电容随时间发生的变化，随时间的经过可进行定时调整。
因此，可提供一种能够根据电路元件的随时间发生的变化来进行定时调整的定时调整电路。
此外，根据本发明的半导体存储装置包括：多个存储单元，其具有铁电电容器；检测放大器电路，其使各存储单元的位线的电位放大；以及定时调整电路，其使用用于在发送激活信号时进行定时调整的铁电电容器，该激活信号用于激活检测放大器电路。因此，根据存储单元的铁电电容器的随时间发生的变化，可对用于激活检测放大器电路的激活信号的定时进行调整。
特别是，当多个存储单元具有多条位线，针对各位线对来设置多个检测放大器电路，并也针对各检测放大器电路来设置定时调整电路时，根据与位线连接的存储单元的使用频率(数据写入/读出频率)，针对与位线连接的各检测放大器电路，可对激活信号的定时进行调整。