制造半导体存储器件的电容器的方法 本发明涉及一种制造半导体存储器件的方法，特别涉及一种制造半导体存储器件的电容器的方法。
高容量的电容器对于确保半导体器件的可靠性来说更有利。尤其是，半导体元件中的存储器产品需要其电容尽可能高的电容器，以便根据数据值的自动熄灭维持刷新。因此，人们非常努力地致力于增大存储器产品的电容。
可以通过增大存储电极的表面积，或利用介电常数大的介质膜来增大电容。然而，除NO膜和ONO膜外，多数介质膜仍在开发中。因此，一般通过增大其表面积来增大电容。
可以利用层叠型或圆柱型或翼型或沟槽型来增大存储电极的表面积。一般主要采用沟槽型和层叠型。沟槽型通过在半导体衬底上挖出沟槽后淀积存储电极来制造电容器。沟槽型可以增大电容器的表面积，但具有复杂且难度大的隔离或加工程序。
相反，层叠型具有简单的加工程序。另外，为了增大电容增大层叠型的高度不是过度的。然而，这使得随后的金属布线工艺中的光刻很困难。即，单元和外围区之间地台阶变得很大，以致于光刻的聚焦裕度减小，因而使得金属布线变薄或发生切断或桥接。为了解决上述问题，需要存储电极在单元和外围区之间有小台阶。由于具有大介电常数的高介质膜技术还未推广，所以一般采用HSG(半球晶粒)法增大电容器的表面积。
图1A-1C展示了制造现有技术半导体存储器件的电容器的方法的顺序工艺。
参见图1A，在将要形成晶体管的半导体衬底10上形成作为绝缘层的氧化物层14。在氧化物层14中形成位线15。利用接触孔形成掩模腐蚀氧化物层14，直到暴露半导体衬底10的表面为止，从而形成接触孔16。用如多晶硅的导电材料填充接触孔16，从而形成电连接到半导体衬底10的栓塞17。
参见图1B，在包括栓塞17的氧化物层14上形成用作导电层的多晶硅层18。利用存储电极形成掩模腐蚀多晶硅层18，从而形成电连接到栓塞17的存储电极18。在存储电极18的表面上形成增大电容器表面积的HSG层19。
参见图1C，在包括HSG层19的氧化物层14上形成电容器介质膜20。在电容器介质膜20上淀积掺杂到电容器上电极中的多晶硅21，以便形成电容器。
如上所述，层叠型电容器的优点在于，加工程序简单，产出率高。然而，层叠型电容器很难通过根据高密度器件按比例缩小器件的设计规则具有足够的电容值，并且很难形成其尺寸可以在形成HSG层期间防止与相邻电容器桥接的图形。
其理由如下。已构图的存储电极之间的间隔应足够宽，以便生长HSG层。因此，需要细致的光刻工艺，并且应增大电极的高度，以便补偿表面积，这对随后的金属布线工艺会有极大的影响。在已构图的存储电极表面上生长HSG层时，如图1B中的符号A所示，部分HSG接在存储电极之间，所以形成了微小的微桥。由于微桥会导致器件失效，所以会降低器件的可靠性。
为了解决上述问题作出了本发明，因此，本发明的目的是提供一种制造半导体存储器件的电容器的方法，通过确保足够的裕度防止微桥，并增大存储电极的表面积。
根据本发明的这些目的，该方法包括以下步骤：在形成晶体管的半导体衬底上形成第一绝缘层；利用接触孔形成掩模腐蚀第一绝缘层，形成接触孔；用导电材料填充接触孔，从而形成电连接到半导体衬底的栓塞；在包括栓塞的第一绝缘层上形成第二绝缘层；利用存储电极形成掩模腐蚀第二绝缘层，直到暴露栓塞和部分第一绝缘层，从而形成存储电极开口；在存储电极开口的两侧壁上形成导电间隔层，该导电间隔层与栓塞电连接；及在导电间隔层和栓塞的表面上形成HSG(半球晶粒)。
在本发明的优选实施例中，该方法还包括在形成了第一绝缘层后，在第一绝缘层上形成腐蚀停止层的步骤。
根据该优选实施例，在包括栓塞的第一绝缘层上形成第二绝缘层。利用存储电极形成掩模腐蚀第二绝缘层，直到暴露栓塞和部分第一绝缘层，从而形成存储电极开口。在存储电极开口的两侧壁上形成导电间隔层，这里导电间隔层与栓塞电连接。在导电间隔层和栓塞的表面上形成HSG层。
根据本发明的电容器能使HSG层生长于存储电极的内壁上，从而防止HSG层的不正常生长或过生长造成的存储电极间的微桥。
通过结合附图具体介绍本发明的优选实施例，本发明的上述目的和优点会变得更清楚；其中：
图1A-1C是展示制造半导体存储器件的电容器的现有技术方法的工艺步骤的流程图；及
图2A-2D是展示制造半导体存储器件的电容器的新方法的工艺步骤的流程图。
下面结合附图具体介绍本发明。
图2A-2D顺序展示了制造半导体存储器件的电容器的新方法的工艺步骤。
参见图2A，在半导体衬底100上形成限定有源区和无源区的器件隔离层101。在半导体衬底100之上的栅氧化物层上形成栅电极层103。形成栅电极层103使诸如氮化硅间隔层103d的绝缘层包围层叠有多晶硅103a、硅化物103b和氮化硅层103C的栅电极的两侧壁。
在包括栅电极层103的半导体衬底100上形成作为绝缘层的第一氧化物层104。在第一氧化物层中形成位线105。具体说，在包括栅电极层103的半导体衬底100上形成具有平坦上表面的氧化物层104a。在氧化物层104a上形成位线后，在包括位线105的氧化物层104a上形成具有平坦上表面的氧化物层104b。
接着，在第一氧化物层104上形成相对例如绝缘层的氧化物层具有腐蚀选择性的氮化硅层106。氮化硅层106具有约100埃的厚度。利用接触孔形成掩模，依次腐蚀氮化硅层106和第一氧化物层104，直到暴露衬底100的表面，从而形成接触孔108。
用如多晶硅的导电材料填充了接触孔108后，利用深腐蚀或CMP(化学机械抛光)工艺进行平面化腐蚀，从而形成与半导体衬底100电连接的栓塞109。在包括栓塞109的氮化硅层106上形成用作绝缘层的第二氧化物层110。第二氧化物层110具有例如约10000埃的厚度。
参见图2B，利用存储电极形成掩模腐蚀第二氧化物层110，直到暴露栓塞109和部分第二氧化物层，从而形成存储电极开口111。在存储电极开口111的底部和两侧壁上和第二氧化物层106上形成一定厚度的多晶硅层112。多晶硅层112具有例如约2000埃的厚度。
参见图2C，各向异性腐蚀多晶硅层112，以便在存储电极开口111的两侧壁上形成导电间隔层112。形成导电间隔层112以电连接栓塞109。由于氧化物层和多晶硅层间的腐蚀选择性，第二氧化物层110用作各向异性腐蚀多晶硅112时的支撑。
此后，在导电间隔层112和栓塞109的表面上形成HSG(半球晶粒)层113。HSG层113不生长在第三绝缘层110的表面上，而选择性地生长在掺杂多晶硅层的表面上。
HSG层113生长到变为足够的尺寸，从而增大存储电极的面积，并与连接半导体衬底的栓塞连接。因而，存储电极和半导体衬底彼此电连接。
如上所述，在形成间隔层形状的存储电极后生长HSG层113。因此，每个存储电极被相邻存储电极和第二氧化物层110绝缘，从而防止微桥。另外，存储电极的表面积比现有技术的层叠型电容器的面积增大，因而与圆柱型电容器相比，增大了电容器的电容，减少了如光工艺或腐蚀工艺等加工步骤。
参见图2D，为了增大在其淀积前淀积电容器介质膜的表面积，利用氮化硅层106作腐蚀停止层，腐蚀第二氧化物层110。氮化硅层106用于防止去除第二氧化物层110时淀积于位线105上的氧化物层104b的腐蚀。
在包括HSG层113的第一氧化物层106上形成电容器介质膜114。电容器介质膜114选自Ta2O5、Si3N4、NO、ONO、PZT和BST之一。
最后，在电容器介质膜114上形成多晶硅作电容器上电极，以便形成电容器。
根据本发明的电容器能使HSG层生长于存储电极的内壁上，从而防止HSG层不正常生长或过生长造成的存储电极间的微桥。