一种基于相位自同步技术的多路时钟调节方法.pdf

一种基于相位自同步技术的多路时钟调节方法，包括如下步骤：采用VCXO提供系统工作时钟源，通过滤波、时钟电路内部分频、锁相、同步等功能模块后，输出系统所需的多通道同步时钟，该多路时钟信号可以根据系统需求采用单端、差分信号形式传输，最终提供给ADC1至ADCn进行高速数据采集，多通道ADC完成数据采集后将采集数据传输至处理器，同步检测模块对所采集的所有通道数据进行同步误差分析，将分析结果通过同步反馈机制传递给时钟源电路进行时钟相位调节，完成时钟相位调整，保证数据采集的同步性。本发明不依赖专用同步测试设备、调节精度高、可降低系统同步设计难度、易于工程应用等优点。

1.一种基于相位自同步技术的多路时钟调节方法，其特征在于，包括步骤如下：
一、利用压控晶体振荡器提供差分信号作为系统工作时钟，系统工作时钟经过PCB路径
传输给差分带通滤波器；使用差分带通滤波器将差分时钟信号频点外的杂波滤除，再将差
分时钟信号传递给时钟电路模块；
二、根据状态控制字，利用时钟电路模块的分频模块对时钟信号频率进行调整，保证n
路输出信号频率满足设定的时钟频点要求；其中，n为正整数；
三、根据状态控制字，利用时钟电路模块的相位同步模块对n路时钟输出信号进行相位
同步初调，使得n路输出时钟信号的初始相位一致，并将获得的n路同步时钟信号发送至n通
道模数转换器，作为模数转换器的采样时钟；
四、利用信号源产生一路模拟信号，使用功分器将该路模拟信号进行功分，转换为阵列
信号所需的n路模拟信号，发送给n通道模数转换器作为被采集信号；
五、利用n通道模数转换器，根据步骤三中获得的n路同步时钟信号对步骤四中获得的n
路模拟信号进行数据采集编码，完成模数转换，将采集后的数据传递至FPGA芯片进行数据
缓存；并利用FPGA芯片对采集数据的频谱进行分析，通过比对n通道被采集信号的相位关
系，得到n个时钟通道间的相对相位值；
六、以步骤五中获得的其中任意一个通道采集数据的相位作为基准，将其余n-1通道的
采集数据相位与作为基准的通道的采集数据相位做差值运算，获得n-1个相位差值σ₁～
σ_n-1；
七、分别取σ₁/β～σ_n-1/β的整数值，将获得的n-1个整数值按照时钟电路模块内部的时延
调整表进行比对，确认n-1个通道对应的调整量；其中，β为时钟电路模块调节最小值；
八、通过FPGA芯片与时钟电路模块预留的反馈通道，将n-1个通道号、及n-1通道的相应
的调整量大小反馈至时钟电路模块；时钟电路模块根据通道号、调整量对相应的通道进行
时延调整。
2.根据权利要求1所述一种基于相位自同步技术的多路时钟调节方法，其特征在于：所
述步骤四中产生的n路模拟信号在相位上一致。
3.根据权利要求1或2所述一种基于相位自同步技术的多路时钟调节方法，其特征在
于：所述FPGA芯片的型号为XC5VFX130T。

一种基于相位自同步技术的多路时钟调节方法

技术领域

本发明属于电子电路技术领域，涉及一种多路时钟调节方法。

背景技术

通信系统速率不断提高，时钟成为影响系统性能的关键因素。尤其在多通道、阵列
信号处理领域，时钟的抖动大小、相位一致性在极大程度上决定系统的数据采集的的信噪
比，使ADC转换器有效位数减小，从而影响多路ADC的同步采集。如果采样时钟的相位有偏差
则最后反映到不同通道间的数据存在一定的相位误差。对阵列信号采集系统多通道数据采
集一致性误差的检测、调节，可进一步从系统设计的角度改善同步性能。

目前多通道数据采集系统中同步的设计方法主要有时钟发送端同步设计和PCB版
图等长设计两类。时钟发送端同步设计是指使用专用的时钟分配芯片，通过逻辑控制、状态
设置等手段，对时钟管理芯片输出的多路高速时钟同步性进行控制，从时钟源端保证多路
时钟之间的一致性。PCB版图设计等长手段主要是在PCB布局、布线设计阶段，根据最高时钟
信号传输速率制定等长约束，利用PCB设计工具对时钟传输路径布线长度的误差做出约束，
最终通过调整布线满足多路时钟传输路径的误差。传统的时钟同步手段往往通过锁相环等
措施，尽量使系统的多路时钟在源头上做到严格同相。然而随着系统时钟工作频率进一步
提高，同时受PCB加工工艺、阻容器件精度、元器件差异性、PCB传输路径上的干扰等多方面
因素影响，阵列信号采集系统时钟传输路径所带来的不同步问题日益凸显。并且，由于加工
工艺误差的不确定性、传输路径所带来的时间延迟具有不确定性，前期难以完全通过版图
设计补偿。

发明内容

本发明解决的技术问题：克服现有技术的不足，本发明提供了一种基于相位自同
步技术的多路时钟调节方法，能够满足阵列信号采集系统提出的多通道采集的一致性要
求，提升了高速数据采集的精准度、信噪比、相位同步性能，同时降低了时钟同步系统设计
难度与高密度，减小高复杂度PCB布线及等长设计压力。

本发明所采用的技术解决方案是：一种基于相位自同步技术的多路时钟调节方
法，包括步骤如下：

一、利用压控晶体振荡器提供差分信号作为系统工作时钟，系统工作时钟经过PCB
路径传输给差分带通滤波器；使用差分带通滤波器将差分时钟信号频点外的杂波滤除，再
将差分时钟信号传递给时钟电路模块；

二、根据状态控制字，利用时钟电路模块的分频模块对时钟信号频率进行调整，保
证n路输出信号频率满足设定的时钟频点要求；其中，n为正整数；

三、根据状态控制字，利用时钟电路模块的相位同步模块对n路时钟输出信号进行
相位同步初调，使得n路输出时钟信号的初始相位一致，并将获得的n路同步时钟信号发送
至n通道模数转换器，作为模数转换器的采样时钟；

四、利用信号源产生一路模拟信号，使用功分器将该路模拟信号进行功分，转换为
阵列信号所需的n路模拟信号，发送给n通道模数转换器作为被采集信号；

五、利用n通道模数转换器，根据步骤三中获得的n路同步时钟信号对步骤四中获
得的n路模拟信号进行数据采集编码，完成模数转换，将采集后的数据传递至FPGA芯片进行
数据缓存；并利用FPGA芯片对采集数据的频谱进行分析，通过比对n通道被采集信号的相位
关系，得到n个时钟通道间的相对相位值；

六、以步骤五中获得的其中任意一个通道采集数据的相位作为基准，将其余n-1通
道的采集数据相位与作为基准的通道的采集数据相位做差值运算，获得n-1个相位差值σ₁
～σ_n-1；

七、分别取σ₁/β～σ_n-1/β的整数值，将获得的n-1个整数值按照时钟电路模块内部
的时延调整表进行比对，确认n-1个通道对应的调整量；其中，β为时钟电路模块调节最小
值；

八、通过FPGA芯片与时钟电路模块预留的反馈通道，将n-1个通道号、及n-1通道的
相应的调整量大小反馈至时钟电路模块；时钟电路模块根据通道号、调整量对相应的通道
进行时延调整。

所述步骤四中产生的n路模拟信号在相位上一致。

所述FPGA芯片的型号为XC5VFX130T。

本发明与现有技术相比的优点在于：

(1)本发明通过各通道间误差检测、误差反馈、时钟源端调节等步骤方法，有针对
性的在时钟源头进行相位补偿，以抵消时钟传输路径带来的各通路间时钟相位不一致。方
便阵列信号采集系统多通道数据采集一致性误差的检测、调节，进一步从系统设计的角度
改善同步性能。同时该方法不依赖专用同步测试设备，设计简单、易于工程应用。

(2)本发明的测试方法不严格依赖于系统时钟同步设计的精准度、传输路径、噪声
干扰等引发的不一致性，通过通道间误差检测、误差数据回传，将需要调整的误差值、通道
号信息反馈给时钟同步模块；

(3)本发明时钟同步模块利用系统最终反馈的误差值、通道号信息，适应性调整通
道时钟延迟，保证从系统层面看来，阵列信号采集系统同步性能的一致性需求，该方法具有
设计简单、调节精度高、易于工程应用等特点。

附图说明

图1为本发明时钟调节方法的简化原理框图；

图2为本发明的流程图。

具体实施方式

下面结合附图及附表对本发明的具体实施方式做进一步介绍。

如图1所示，为测量时钟相位抖动的简化原理框图。如图2所示，为本发明的流程
图。

本发明提供了一种基于相位自同步技术的多路时钟调节方法，包括步骤如下：

一、利用压控晶体振荡器提供差分信号作为系统工作时钟，系统工作时钟经过PCB
路径传输给差分带通滤波器；使用差分带通滤波器将差分时钟信号频点外的杂波滤除，再
将差分时钟信号传递给时钟电路模块；

二、根据状态控制字，利用时钟电路模块的分频模块对时钟信号频率进行调整，保
证n路输出信号频率满足设定的时钟频点要求；其中，n为正整数；

三、根据状态控制字，利用时钟电路模块的相位同步模块对n路时钟输出信号进行
相位同步初调，使得n路输出时钟信号的初始相位一致，并将获得的n路同步时钟信号发送
至n通道模数转换器，作为模数转换器的采样时钟；

四、利用信号源产生一路模拟信号，使用功分器将该路模拟信号进行功分，转换为
阵列信号所需的n路模拟信号，发送给n通道模数转换器作为被采集信号；所述步骤四中产
生的n路模拟信号在相位上必须严格一致。

五、利用n通道模数转换器，根据步骤三中获得的n路同步时钟信号对步骤四中获
得的n路模拟信号进行数据采集编码，完成模数转换，将采集后的数据传递至FPGA芯片进行
数据缓存；并利用FPGA芯片对采集数据的频谱进行分析，通过比对n通道被采集信号的相位
关系，得到n个时钟通道间的相对相位值；n个时钟信号的相对相位值，可以以该n通道时钟
信号中的任意一路信号相位为参考的基准相位。

六、以步骤五中获得的其中任意一个通道采集数据的相位作为基准，将其余n-1通
道的采集数据相位与作为基准的通道的采集数据相位做差值运算，获得n-1个相位差值σ₁
～σ_n-1；

七、分别取σ₁/β～σ_n-1/β的整数值，将获得的n-1个整数值按照时钟电路模块内部
的时延调整表进行比对，确认n-1个通道对应调整量；其中，β为时钟电路模块调节最小值；

八、通过FPGA与时钟电路模块预留的反馈通道，将n-1个通道号、及n-1通道的调整
量大小反馈至时钟电路模块；时钟电路模块根据通道号、调整量对相应的通道进行时延调
整。

实施例

一种基于相位自同步技术的多路时钟调节方法，时钟模块电路采用TI公司
LMK02000芯片作为核心模块，具体步骤如下：

(1)利用压控晶体振荡器提供系统332.8MHz差分信号作为系统工作时钟源，系统
时钟经过PCB路径传输给差分带通滤波器；使用差分带通滤波器(中心频点332.8MHz，带宽
5MHz)将差分时钟信号频点外的杂波滤除，再将差分时钟信号传递给时钟电路模块；

(2)根据状态控制字，利用时钟电路模块的分频模块对时钟信号频率进行调整，保
证8路输出信号频率满足设定的时钟频点要求；

(3)根据状态控制字，利用时钟电路模块的相位同步模块对8路时钟输出信号进行
相位同步调整使得8路输出信号相位一致，并将获得的8路同步时钟信号发送至8通道模数
转换器,作为模数转换器的采样时钟；；

(4)利用信号源产生一路模拟信号，使用功分器将该路模拟信号进行功分，转换为
阵列信号所需的8路模拟信号，发送给8通道模数转换器进行数据采集；

(5)利用8通道模数转换器，根据步骤3中获得的8路同步时钟信号对步骤四中获得
的8路模拟信号进行数据采集编码，完成模数转换，将采集后的数据传递至FPGA
(XC5VFX130T)芯片进行数据缓存；并利用FPGA芯片对采集数据的频谱进行分析，检测出8通
道对应的相位值；

(6)以步骤5中获得的其中任意一个通道采集数据的相位作为基准，将其余7通道
的采集数据相位与作为基准的通道的采集数据相位做差值运算，获得7个相位差值σ₁、σ₂、
σ₃、σ₄、σ₅、σ₆、σ₇；

(7)取7个σ₁/β～σ₇/β的整数值，β为时钟电路模块延迟调节最小值150ps；将获得的
7个整数值按照时钟电路模块内部的时延调整表1进行比对，确认7个通道对应的调整量；

(8)通过FPGA与时钟电路模块预留的反馈通道，将7个σ对应的通道号、对应的通道
的调整量反馈至时钟电路模块；时钟电路模块根据相应的通道信息、调整量信息进行时延
调整。

(9)通过FPGA与时钟电路模块预留的反馈通道，将7个σ对应的通道号、对应的通道
的调整量反馈至时钟电路模块；时钟电路模块根据相应的通道信息、调整量信息进行时延
调整。

表1时延调整表表

该时钟调节方法主要解决阵列信号采集系统设计中多通道间采样不一致问题。在
该类型产品研制过程中，为了使高速多通道同步采集系统的各通道间的一致性具备更优良
的性能，系统对高速采样时钟同步性、版图设计及加工误差、各电路模块差异、通道间噪声
干扰等提出更高要求。然而，对于阵列信号同步采集系统而言，多通道间数据采集的一致性
成为影响系统性能的最突出因素。为了提高同步信号采集的一致性，精确调节并补偿多通
道数据采集的同步误差显得极为重要，该方法通过检测多通道采集获得的数据，以其中一
个通道作为标准，对其它通道采集数据相位误差与标准通道的同步误差进行检测，对照系
统最小调节刻度，记录需要调整的通道编号、调整大小；通过时钟模块与同步检测模块预留
的反馈通道完成误差数据回传，最后通过时钟同步系统进行通道误差调节，进一步完善系
统的同步性能。相比传统通过采用时钟源端同步设计、高速PCB版图等长设计等设计手段，
该方法可以完成多通道数据采集同步误差反馈，并根据误差反馈信息对时钟相位进行调
节，完成系统级数据同步采集。

本发明说明书未详细说明部分属于本领域技术人员公知常识。