阵列基板及其制作方法、显示面板技术领域
本申请一般涉及显示技术领域，尤其涉及阵列基板及其制作方法、包括该阵列基
板的显示面板。
背景技术
TFT-LCD(Thin Film Transistor Liquid Crystal Display，薄膜晶体管液晶显
示)具有亮度高、功耗低、寿命长等优点，发展多年来受到人们的广泛关注。特别是随着LCD
在生活中的影响越来越大，市场需求份额激增，因此，如何降低LCD的生产成本成为发展的
重点和研发的热点。
在TFT-LCD工艺中，阵列基板制作最为复杂。一般来说，TFT-LCD阵列基板需要在衬
底上制备晶体管栅极、栅极绝缘层、有源层、晶体管源极、晶体管漏极、像素电极和公共电极
等多个层级结构。现有的阵列基板的制作通常需要七次利用掩膜板曝光显影，进而刻蚀出
每一层需要的图案。但是利用掩膜板制备阵列基板的成本和复杂度都很高，并且利用掩膜
板的次数越多其制造成本就会越高，且产品质量越难保证。
发明内容
鉴于现有技术中的上述缺陷，本申请实施例提供一种阵列基板及其制作方法以及
包括该阵列基板的显示面板，来解决以上背景技术部分提到的技术问题。
为了实现上述目的，第一方面，本申请实施例提供了一种阵列基板的制作方法，包
括在衬底的一侧表面形成栅极层，并利用第一掩模板曝光显影形成晶体管栅极；在晶体管
栅极上形成栅极绝缘层；在栅极绝缘层上依次覆盖半导体层和源漏极层，利用第二掩模板
曝光显影，在半导体层形成有源层，在源漏极层形成晶体管源极和晶体管漏极；在晶体管源
极和晶体管漏极上依次覆盖第一钝化层、有机绝缘材料层和像素电极层，利用第三掩模板
曝光显影，在像素电极层形成像素电极，且在有机绝缘材料层形成有机绝缘层，其中，像素
电极层和有机绝缘材料层形成有贯通的第一通孔，第一通孔暴露晶体管漏极上方的第一钝
化层；在像素电极层上形成第二钝化层，利用第四掩模板图案化第一钝化层和第二钝化层
以暴露晶体管漏极和第一通孔边缘处的像素电极层，以使第一通孔依次贯通第二钝化层、
像素电极层、有机绝缘材料层和第一钝化层；在第二钝化层上形成公共电极层，利用第五掩
模板曝光显影形成公共电极和辅助电极，其中，公共电极和辅助电极电性绝缘，辅助电极覆
盖第一通孔，辅助电极与第一通孔暴露出的晶体管漏极和第一通孔边缘处的像素电极层电
连接，以使像素电极通过辅助电极与晶体管漏极电连接
第二方面，本申请实施例还提供了一种阵列基板，包括：衬底；在衬底的一侧表面
沿第二方向依次设置的栅极层、栅极绝缘层、有源层以及源漏极层，其中，栅极层包括晶体
管栅极，源漏极层包括晶体管源极和晶体管漏极，第二方向与衬底的上表面垂直；在源漏极
层上沿第二方向依次设置的第一钝化层、有机绝缘层和像素电极层，其中，像素电极层形成
有像素电极；在像素电极层上沿第二方向依次设置的第二钝化层和公共电极层，其中，公共
电极层形成有电性绝缘的公共电极和辅助电极；第一通孔，第一通孔沿第二方向贯通第一
钝化层、有机绝缘层、像素电极层、第二钝化层且暴露晶体管漏极和位于该第一通孔边缘处
的像素电极层，辅助电极覆盖第一通孔、且与第一通孔暴露出的晶体管漏极和第一通孔边
缘处的像素电极层电连接，以使像素电极通过辅助电极与晶体管漏极电连接。
第三方面，本申请实施例还提供了一种显示面板，包括上述的阵列基板。
本申请实施例提供的阵列基板的制作方法，首先利用第一掩模板在衬底上形成晶
体管栅极，之后在晶体管栅极上依次形成覆盖其上的栅极绝缘层、半导体层和源漏极层，利
用第二掩模板曝光显影形成有源层、晶体管源极和晶体管漏极，然后利用第三掩模板形成
像素电极以及贯通像素电极层和有机绝缘材料层的第一通孔，而后利用第四掩模板使得第
一通孔暴露晶体管源极和第一通孔边缘处的像素电极层，最后利用第五掩膜板在公共电极
层形成公共电极和覆盖第一通孔的辅助电极，使得像素电极与晶体管漏极电连接，从而实
现了五次利用掩模板制作阵列基板，减少了阵列基板制作过程中使用掩膜板的数目，降低
了生产成本。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它
特征、目的和优点将会变得更明显：
图 1示出了本申请的阵列基板的制作方法的一个实施例的流程图；
图2示出了本申请阵列基板的制作方法中晶体管栅极形成工艺的截面结构示意
图；
图3示出了本申请阵列基板的制作方法中栅极绝缘层形成工艺的截面结构示意
图；
图4示出了本申请的阵列基板的制作方法中有源层和晶体管源、漏极形成工艺的
截面结构示意图；
图5示出了本申请的阵列基板的制作方法中像素电极形成工艺的截面结构示意
图；
图6示出了本申请的阵列基板的制作方法中暴露晶体管漏极工艺的截面结构示意
图；
图7示出了本申请的阵列基板的制作方法中公共电极和辅助电极形成工艺的截面
结构示意图。
具体实施方式
下面结合附图和实施例对本申请的原理和特征作进一步的详细说明。可以理解的
是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外还需要说
明的是，为了便于描述，附图中仅示出了与发明相关的部分。
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相
互组合。下面将参考附图并结合实施例来详细说明本申请。
请参考图1，其为本申请的阵列基板的制作方法的一个实施例的流程图100。如图
所示，本申请的阵列基板的制作方法，包括如下步骤：
步骤101，在衬底的一侧表面形成栅极层，并利用第一掩模板曝光显影形成晶体管
栅极。
在本实施例中，首先可以设置用于制作阵列基板的衬底，该衬底可以为玻璃衬底
等。之后可以在该衬底上利用溅射(sputter)等工艺形成栅极层。而后利用预先设置的第一
掩膜板对上述栅极层进行曝光显影处理，最后刻蚀上述曝光显影后的栅极层形成晶体管栅
极的图案。
需要说明的是，上述阵列基板中的晶体管栅极的形成过程可以包括金属层成膜、
涂布光刻胶、曝光、显影、刻蚀、剥离光刻胶等一系列的工序。因涂布光刻胶、剥离光刻胶等
工艺为本领域的常规手段，因此本申请在描述阵列基板制作过程时，不对涂布光刻胶、剥离
光刻胶等过程进行具体的描述。本领域技术人员可以理解，未描述相关过程并不意味各实
施例不存在或省略相关步骤。
步骤102，在晶体管栅极上形成栅极绝缘层。
在本实施例中，上述阵列基板还可以包括覆盖在晶体管栅极上的栅极绝缘层，形
成该栅极绝缘层的材料可以为硅氮化物(SiNx)、硅氧化物(SiOx)等。这里，栅极绝缘层可以
保护栅极层在后续刻蚀的过程中不被刻蚀，栅极绝缘层还可以使得位于晶体管栅极上的其
它结构与该晶体管栅极电性绝缘。栅极绝缘层通常可以包括一层绝缘层或多层绝缘层，本
领域技术人员可以根据实际情况来设置绝缘层的层数。这里，可以采用化学沉积等方法形
成上述栅极绝缘层，例如，在一定的压力和温度的条件下，由气体SiH4和N2O按一定的比例共
同沉积形成硅氮化物绝缘层。
步骤103，在栅极绝缘层上依次覆盖半导体层和源漏极层，利用第二掩模板曝光显
影，在半导体层形成有源层，在源漏极层形成晶体管源极和晶体管漏极。
在本实施例中，首先可以在上述栅极绝缘层上依次形成覆盖其上的半导体层和源
漏极层。这里可以采用半导体材料形成半导体层，金属材料形成源漏极层。之后可以利用第
二掩模板曝光显影，在上述半导体层形成有源层，在源漏极层形成晶体管源极和晶体管漏
极。上述晶体管栅极、有源层、晶体管源极和晶体管漏极可以构成薄膜晶体管TFT。
在本实施例的一些可选的实现方式中，用于形成上述半导体层的半导体材料可以
为非晶相铟镓锌氧化物、氧化铟锌、氧化锌锡、多晶硅等半导体氧化物。用于形成上述源漏
极层的金属材料可以为铝、钼、铜、金等。上述第二掩膜板可以为半色调掩膜板或灰色调掩
膜板，在源漏极层上涂布光刻胶后，利用半色调掩膜板或灰色调掩膜板对光刻胶进行曝光，
在光刻胶上可以形成未曝光区、部分曝光区和完全曝光区，显影后，在未曝光区可以刻蚀出
位于源漏极层的晶体管源极和晶体管漏极，在部分曝光区可以刻蚀出位于半导体层的有源
层，在完全曝光区可以完全刻蚀半导体层和源漏极层，最后形成位于衬底基板上的薄膜晶
体管TFT。
在本实施例的一些可选的实现方式中，在步骤101中利用第一掩模板曝光显影形
成晶体管栅极的同时，还可以形成栅极焊盘电极，且该栅极焊盘电极可以与上述晶体管栅
极电连接。阵列基板中通常还可以包括栅极信号线，该栅极信号线可以设置在上述栅极层，
这里的栅极焊盘电极可以通过栅极信号线与晶体管栅极电连接。上述栅极焊盘电极可以接
收外部传输的用于控制薄膜晶体管TFT导通或关断的栅极信号，从而使得晶体管栅极可以
根据栅极信号控制薄膜晶体管导通或截止。
在本实施例的一些可选的实现方式中，在利用上述第二掩模板曝光显影形成有源
层、晶体管源极和晶体管漏极的同时，还可以形成数据焊盘电极，且该数据焊盘电极可以与
晶体管源极电连接。通常，阵列基板中还可以包括数据线，该数据线可以设置在上述源漏极
层，这里的数据焊盘电极可以通过数据线与晶体管源极电连接。上述数据焊盘电极可以接
收外部传输的数据信号，从而使得晶体管源极可以通过数据线接收到数据信号。
步骤104，在晶体管源极和晶体管漏极上依次覆盖第一钝化层、有机绝缘材料层和
像素电极层，利用第三掩模板曝光显影，在像素电极层形成像素电极，且在有机绝缘材料层
形成有机绝缘层。
在本实施例中，基于步骤103形成的晶体管源极和晶体管漏极，可以在晶体管源极
和晶体管栅极所在层连续覆盖第一钝化层、有机绝缘材料层和像素电极层。而后，利用第三
掩膜板曝光显影，在上述像素电极层刻蚀出多个像素电极，将有机绝缘材料层刻蚀成有机
绝缘层。
需要说明的是，在刻蚀上述像素电极层和有机绝缘层材料层时，还可以刻蚀出贯
通该像素电极层和有机绝缘材料层的第一通孔，该第一通孔可以暴露出位于上述晶体管源
极上的第一钝化层。
通常，阵列基板中可以采用硅氮化物(SiNx)、硅氧化物(SiOx)等无机绝缘材料来形
成上述第一钝化层，采用聚苯乙烯、聚酰亚胺、环氧树脂等有机绝缘材料形成上述有机绝缘
材料层，采用ITO、金属等导电材料形成上述像素电极层。
在本实施例的一些可选的实现方式中，在利用上述第三掩模板曝光显影形成像素
电极和有机绝缘层的同时，刻蚀位于栅极焊盘电极和数据焊盘电极上的像素电极层和有机
绝缘材料，暴露出位于栅极焊盘电极和数据焊盘电极上的第一钝化层。
步骤105，在像素电极层上形成第二钝化层，利用第四掩模板图案化第一钝化层和
第二钝化层以暴露晶体管漏极和第一通孔边缘处的像素电极层。
在本实施例中，在步骤104形成的像素电极所在层上继续覆盖第二钝化层，可以理
解的是，此时该第二钝化层可以覆盖上述第一通孔。利用第四掩膜板图案化上述第一钝化
层和第二钝化层，可以暴露出上述晶体管漏极以及第一通孔边缘处的像素电极层。具体地，
可以刻蚀覆盖在上述第一通孔的第二钝化层，暴露出第一通孔边缘处的像素电极层和位于
晶体管漏极上的第一钝化层，进一步地，还可以刻蚀步骤103中暴露出的位于晶体管漏极上
的第一钝化层，暴露出上述晶体管漏极。最后，使得上述第一通孔可以贯通位于晶体管漏极
上方的第二钝化层、像素电极层、有机绝缘材料层以及第一钝化层。
在本实施例的一些可选的实现方式中，在利用上述第四掩模板图案化第一钝化层
和第二钝化层形成贯通第二钝化层、像素电极层、有机绝缘材料层以及第一钝化层的第一
通孔的同时，还可以刻蚀位于栅极焊盘电极上的栅极绝缘层、第一钝化层和第二钝化层，形
成贯通栅极绝缘层、第一钝化层和第二钝化层的第二通孔，该第二通孔可以暴露出栅极焊
盘电极。同时，还可以刻蚀位于数据焊盘电极上的第一钝化层和第二钝化层，形成贯通第一
钝化层和第二钝化层的第三通孔，该第三通孔可以暴露出数据焊盘电极。
步骤106，在第二钝化层上形成公共电极层，利用第五掩模板曝光显影形成公共电
极和辅助电极。
在本实施例中，在步骤105形成的第二钝化层上覆盖一公共电极层，可以理解的
是，此时该公共电极层可以覆盖上述第一通孔。利用第五掩膜板曝光显影，可以在该公共电
极层上形成公共电极和辅助电极。需要说明的是，辅助电极与公共电极之间电性绝缘，且辅
助电极可以覆盖上述第一通孔。由于在步骤105中制作的第一通孔暴露出了晶体管漏极和
位于该第一通孔边缘处的像素电极层，因此辅助电极可以与第一通孔暴露出的晶体管漏极
和第一通孔边缘处的像素电极层电连接。可见，该辅助电极可以将位于像素电极层的像素
电极与晶体管漏极电连接。
在本实施例的一些可选的实现方式中，上述第二钝化层与辅助电极在第二方向上
相接触的边缘与像素电极层与辅助电极在第二方向上相接触的边缘之间沿第一方向的距
离大于零，这可以避免出现像素电极与晶体管漏极连接不善的问题。这里，第一方向与上述
衬底的上表面平行，且第二方向与上述衬底的上表面垂直。
在本实施例的一些可选的实现方式中，上述公共电极层还可以覆盖上述第二通孔
和第三通孔，因此在利用上述第五掩模板曝光显影形成公共电极和辅助电极的同时，还可
以形成覆盖栅极焊盘电极的栅极焊盘和覆盖数据焊盘电极的数据焊盘。栅极焊盘与栅极焊
盘电极电连接，便于晶体管栅极通过栅极焊盘电极从外部接收栅极信号线。数据焊盘与数
据焊盘电极电连接，可以便于晶体管源极通过数据焊盘电极从外部接收数据信号。
综上所述，上述阵列基板的制作过程可以如下：首先利用第一掩模板在衬底上形
成晶体管栅极，之后在晶体管栅极上依次形成覆盖其上的栅极绝缘层、半导体层和源漏极
层，并利用第二掩模板曝光显影形成有源层、晶体管源极和晶体管漏极，然后利用第三掩模
板形成像素电极以及贯通像素电极层和有机绝缘材料层的第一通孔，而后利用第四掩模板
使得第一通孔暴露出晶体管源极和第一通孔边缘处的像素电极层，最后利用第五掩膜板在
公共电极层形成公共电极和覆盖第一通孔的辅助电极，使得像素电极可以通过辅助电极与
晶体管漏极电连接，从而实现了五次利用掩模板制作阵列基板，减少了阵列基板制作过程
中使用掩膜板的数目，降低了生产成本。
下面结合本申请的阵列基板的制作方法的各中间态的截面结构示意图来具体描
述阵列基板的制作工艺流程。
在本实施例中，预先设置阵列基板中的衬底201，之后通过溅射等工艺在上述衬底
201上形成栅极层，而后利用第一掩膜板对栅极层曝光显影，刻蚀出如图2所示的晶体管栅
极202，图2示出了本申请阵列基板的制作方法中晶体管栅极形成工艺的截面结构示意图。
形成上述栅极层的材料可以为钼(Mo)、钛(Ti)、铬(Cr)、铝(Al)、铝钕(AlNd)或其组合(即两
种或两种以上上述材料的组合)。可选地，在利用第一掩膜板对栅极层曝光显影刻蚀上述晶
体管栅极202的同时，还可以刻蚀出栅极焊盘电极203，如图2所示。
在本实施例中，在上述晶体管栅极202上继续形成栅极绝缘层204，如图3所示，其
示出了本申请阵列基板的制作方法中栅极绝缘层形成工艺的截面结构示意图。图中栅极绝
缘层204的数目仅为示例性的，在实际情况中栅极绝缘层204可以包括一层绝缘层或多层绝
缘层，本领域技术人员可以根据实际的需要设置上述栅极绝缘层204包括的绝缘层的数目。
形成该栅极绝缘层204的材料可以为硅氮化物或硅氧化物等，上述栅极绝缘层204与晶体管
栅极202、基板201之间的位置关系可以如图3所示。
在本实施例中，在上述栅极绝缘层204上覆盖半导体层和源漏极层，而后可以利用
第二掩膜板对半导体层和源漏极层曝光显影，在半导体层刻蚀出有源层205，且在源漏极层
刻蚀出晶体管源极206和晶体管漏极207，如图4所示，图4示出了本申请的阵列基板的制作
方法中有源层和晶体管源、漏极形成工艺的截面结构示意图。需要说明的是，晶体管源极
206和晶体管漏极207之间存在沟道区，该沟道区可以与上述晶体管栅极202相对，如图4所
示。上述晶体管栅极202、有源层205、晶体管源极206和晶体管漏极207可以组成薄膜晶体管
TFT。可选地，在利用第二掩膜板对半导体层和源漏极层曝光显影刻蚀有源层205、晶体管源
极206和晶体管漏极207的同时，还可以刻蚀出数据焊盘电极208，如图4所示。
在本实施例中，在晶体管源极206和晶体管漏极207所在层上可以依次覆盖第一钝
化层209、有机绝缘材料层和像素电极层，而后可以利用第三掩膜板曝光显影，在像素电极
层刻蚀出像素电极211，在有机绝缘材料层刻蚀出有机绝缘层210，如图5所示，图5示出了本
申请的阵列基板的制作方法中像素电极形成工艺的截面结构示意图。需要说明的是，在刻
蚀像素电极211和有机绝缘层210时，还可以刻蚀出如图5所示的第一通孔CH1，这里第一通
孔CH1可以贯通像素电极211所在的像素电极层和有机绝缘层210所在的有机绝缘材料层，
暴露出覆盖在晶体管漏极207上方的第一钝化层209，如图5所示。可选地，利用上述第三掩
膜板曝光显影的同时，还可以刻蚀覆盖在栅极焊盘电极203和数据焊盘电极208上的像素电
极层和有机绝缘材料层，暴露出栅极焊盘电极203和数据焊盘电极208上的第一钝化层209，
如图5所示。
在本实施例中，在像素电极211所在的像素电极层上覆盖第二钝化层212，而后利
用第四掩膜板曝光显影，刻蚀第一钝化层209和第二钝化层212，上述第一通孔CH1可以暴露
出晶体管漏极207以及第一通孔CH1边缘处的像素电极层，如图6所示，图6示出了本申请的
阵列基板的制作方法中暴露晶体管漏极工艺的截面结构示意图。可选地，利用上述第四掩
膜板还可以同时刻蚀出贯通栅极绝缘层204、第一钝化层209和第二钝化层212的第二通孔
CH2和贯通一钝化层209和第二钝化层212的第三通孔CH3，如图6所示，第二通孔CH2可以暴
露出栅极焊盘电极203，第三通孔CH3可以暴露数据焊盘电极208。
在本实施例中，在上述第二钝化层212上继续覆盖公共电极层，而后利用第五掩膜
板曝光显影，刻蚀该公共电极层可以形成公共电极213和辅助电极214，如图7所示，且公共
电极213和辅助电极214电性绝缘。图7示出了本申请的阵列基板的制作方法中公共电极和
辅助电极形成工艺的截面结构示意图。需要说明的是，上述辅助电极214可以覆盖在第一通
孔CH1暴露出的晶体管漏极207和第一通孔CH1边缘处的像素电极层，使得像素电极211可以
通过辅助电极214与晶体管漏极207电连接，如图7所示。可选地，在利用第五掩膜板刻蚀出
公共电极213和辅助电极214的同时，还可以刻蚀出覆盖第二通孔CH2的栅极焊盘和覆盖第
三通孔CH3的数据焊盘，如图7所示。
可以理解的是，在上述阵列基板的制作过程中采用的刻蚀工艺可以是湿法刻蚀或
者干法刻蚀。当采用湿法刻蚀时，可以针对阵列基板中形成各层的材料等的不同，采用不同
的刻蚀液。当采用干法刻蚀时，可以针对阵列基板中形成各层的材料的不同，采用不同的刻
蚀气体。本领域的技术人员可以理解，针对上述阵列基板种形成各层结构的材料等的不同，
可以选择不同的刻蚀液或刻蚀气体，这里不再赘述。
综上所述，本申请提供的阵列基板的制作方法，可以利用第一掩膜板制备晶体管
栅极202，利用第二掩膜板制备有源层205、晶体管源极206和晶体管漏极207，利用第三掩膜
板制备像素电极211和贯穿像素电极层和有机绝缘材料层的第一通孔CH1，利用第四掩膜板
使得第一通孔CH1暴露出晶体管漏极207，利用第五掩膜板制备公共电极213和覆盖第一通
孔CH1的辅助电极214，像素电极211可以通过辅助电极214与晶体管漏极207电连接。可见本
申请的上述实施例可以通过五个掩膜板完成阵列基板的制作，降低了阵列基板的生产成
本。此外，在采用第三掩膜板刻蚀栅极焊盘电极203以及数据焊盘电极208 上方的有机绝缘
材料层210后，在栅极焊盘电极203和数据焊盘电极208上方形成的栅极焊盘215以及数据焊
盘216与对应的焊盘电极距离更接近，有利于通过较浅的第二过孔CH2和第三过孔CH3形成
电连接结构，浅过孔在俯视面上所占的面积相比深过孔更小，有利于提高面板透过率，提高
电连接可靠性。
此外，本申请还提供了一种阵列基板，这里可以采用上述实施例提供的阵列基板
的制作方法制备该阵列基板，其结构可以如图7所示。
在本实施例中，上述阵列基板至少可以包括衬底201、以及在该衬底201的一侧表
面沿第二方向D2依次设置的栅极层、栅极绝缘层204、有源层205以及源漏极层，其中，栅极
层可以包括晶体管栅极202，源漏极层可以包括晶体管源极206和晶体管漏极207，第二方向
D2可以与衬底201的上表面垂直，如图7所示。阵列基板还包括在源漏极层上沿第二方向D2
依次设置的第一钝化层209、有机绝缘层210和像素电极层。其中，像素电极层形成有像素电
极211，以及在像素电极层上沿第二方向D2依次设置的第二钝化层212和公共电极层。其中，
公共电极层形成有电性绝缘的公共电极213和辅助电极214，如图7所示。需要说明的是，阵
列基板还包括第一通孔CH1，该第一通孔CH1可以沿第二方向D2贯通第一钝化层209、有机绝
缘层210、像素电极211所在的像素电极层、第二钝化层212且暴露出晶体管漏极207和位于
该第一通孔CH1边缘处的像素电极层，辅助电极214可以覆盖第一通孔CH1、且与第一通孔
CH1暴露出的晶体管漏极207和第一通孔CH1边缘处的像素电极层电连接，可见像素电极211
可以通过辅助电极214与晶体管漏极207电连接。
在本实施例的一些可选的实现方式中，上述第二钝化层212与辅助电极214在第二
方向D2相接触的边缘和像素电极层与辅助电极214在第二方向D2相接触的边缘之间沿第一
方向D1的距离为a，如图7所示，这里的距离a大于零。此种结构的第一通孔CH1可以使得辅助
电极214可以覆盖在该第一通孔CH1的边缘处暴露出的像素电极层，保证了辅助电极214可
以与像素电极211电连接，进而实现像素电极211与漏极207电连接。这里的第一方向D1与衬
底201的上表面平行。
在本实施例的一些可选的实现方式中，如图7所示的阵列基板还可以包括栅极焊
盘电极203、栅极焊盘215和第二通孔CH2。栅极焊盘电极203可以与晶体管栅极202同层设
置，且栅极焊盘电极203和晶体管栅极202电连接。栅极焊盘215可以覆盖第二通孔CH2，使得
栅极焊盘215可以与栅极焊盘电极202电连接。上述第二通孔CH2沿第二方向D2贯通栅极绝
缘层204、第一钝化层209和第二钝化层212，如图7所示。
在本实施例的一些可选的实现方式中，如图7所示的阵列基板还可以包括数据焊
盘电极208、数据焊盘216和第三通孔CH3。数据焊盘电极208可以包括沿第二方向D2依次设
置的第一子电极2081和第二子电极2082，其中的第一子电极2081可以与有源层205同层设
置，第二子电极2082可以与上述源漏极层同层设置，使得数据焊盘电极208可以与晶体管源
极206电连接。数据焊盘216覆盖第三通孔CH3，使得数据焊盘216可以与数据焊盘电极208电
连接。上述第三通孔CH3沿第二方向D2贯通第一钝化层209和第二钝化层212，如图7所示。
最后，本申请实施例还提供一种显示面板，包括上述实施例中的阵列基板。上述显
示面板中阵列基板的具体结构和原理与上述实施例相同，这里不再赘述。需要说明的是，该
显示面板可以使用在液晶电视、液晶显示器等显示装置中。
以上描述仅为本申请的部分实施例以及对所运用技术原理的说明。本领域技术人
员应当理解，本申请中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术
方案，同时也应涵盖在不脱离所述发明构思的情况下，由上述技术特征或其等同特征进行
任意组合而形成的其它技术方案。例如上述特征与本申请中公开的(但不限于)具有类似功
能的技术特征进行互相替换而形成的技术方案。