UTOPIA交换装置 本发明涉及一种可堆叠式UTOPIA交换装置，系可应用于宽频网路交换机，如非同步传输模式(Asynchronous Transfer Mode，ATM)交换机，以连接更多的数字用户专线。
由于ATM网路具有高传输效能及稳定的服务品质，ATM网路已成为区域网路或宽频网路架设骨干的主流，可用来连接非同步式连接数字用户专线(asymmetrical digitalsubscriber line，ADSL)，或超高速数字用户专线(Very high speed Digital SubscriberLine，VDSL)。
习知的ATM交换机11通常位于一ATM网路系统的配送点10上，如一当地的电话服务提供单位的主机房，如图1所示。ATM交换机11将通过ATM骨干16传送ATM网路17的数据到使用者的终端机15上，或将使用者终端机15的数据传送到ATM网路17上。
使用者的终端机15一般指用户主设备(customer premise equipment，CPE)，可与使用者专用ADSL调制解调器(MODEM)13通过电话网路的铜线系统14形成点对点的连接。而每一ADSL MODEM13又与ATM交换机11的高速数字口12(high speed digiial port)有一对一的连结。由于ATM交换机11的高速数字口12价格十分昂贵，而每一高速数字口与ADSL只能有一对一的连结，因此整个ATM交换机11的造价便居高不下。
而且，目前ATM交换机11的技术系以全连接式(fully connected)或总线式(bus)的连接结构为主，两者皆有价格昂贵，扩充不易的缺点。而且，总线的结构目前最多只能处理16个数字用户专线，不足以供大型的网路系统使用。
基于上述之问题，本发明地主要目的在于提出一种扩充性极佳的叠层式UTOPIA交换装置，系可应用于宽频网路的交换机系统，以与ATM交换机的物理层或其它具有UTOPIA接口的交换器沟通，并可以树形的结构连接多个数字用户专线，进而降低连接ATM交换机所须的费用。
本发明的又一目的在于提出一种具有UTOPIA标准连接接口的可堆叠式UTOPIA交换装置，并可应用于ATM交换机中，以便于连接任何具有UTOPIA接口的硬件装置。
基于上述之目的，本发明提出一种UTOPIA交换装置，系可应用于非同步传输摸式(ATM)交换机，以连接更多的数字用户专线。UTOPIA交换装置包括一上接端、一下接端及一优先权判定逻辑电路；其中，所述的上接端用以连接一UTOPIA接口装置，具有独立作业的输入端口及输出端口，该输入端口具有一用以储存复数个输入队列的输入缓冲器，该输出端口具有一用以储存一单独输出队列的输出缓冲器；所述的下接端亦用以连接一UTOPIA接口装置，具有独立作业的输入端口及输出端口，该输入端口具有一用以储存复数个输入队列的输入缓冲器，该输出端口具有一用以储存一单独输出队列的输出缓冲器；所述的优先权判定逻辑电路为耦合至该上接端及该下接端的输入缓冲器及输出缓冲器，用以控制转送每一到来之信元的优先顺序。
该UTOPIA交换装置更可包含一翻译存储器接口，耦合至所述的上接端及下接端的输入缓冲器及输出缓冲器，用以连接一翻译存储装置。
所述的上接端和下接端的复数个输入队列，均分别用以储存CBR、VBR及ABR的信元。
所述的优先权判定逻辑电路系以CBR、VBR及ABR的顺序来处理优先权的顺序。
所述的UTOPIA接口装置系为一ATM交换器或一UTOPIA交换装置。
所述的到来之信元的输出端口为一位于一特定架构的UTOPIA交换装置的一输出端口。
所述的下接端可连接至4个数字专线。
根据上述计数方案，该UTOPIA交换装置更包含一用以建立一转换表的中央处理单元，及一存储装置，该存储装置系耦合至该中央处理单元，用以储存该转换表。
本发明一种UTOPIA交换装置，系可应用于一宽频网路交换机中，用以连接复数个数字用户专线，包括一上接端、一下接端、一优先权判定逻辑电路及一翻译存储器接口；其中，所述的上接端用以连接一UTOPIA接口装置，具有独立作业的输入端口及输出端口，该输入端口具有一用以储存复数个输入队列的输入缓冲器，该输出端口具有一用以储存一单独输出队列的输出缓冲器；所述的下接端亦用以连接一UTOPIA接口装置，具有独立作业的输入端口及输出端口，该输入端口具有一用以储存复数个输入队列的输入缓冲器，该输出端口具有一用以储存一单独输出队列的输出缓冲器；所述的优先权判定逻辑电路为耦合至该上接端及该下接端的输入缓冲器及输出缓冲器，用以控制转送每一到来之信元的优先顺序；所述的翻译存储器接口亦为耦合至该上接端及下接端的输入缓冲器及输出缓冲器，用以连接一翻译存储装置。
所述的优先权判定逻辑电路系以CBR、VBR及ABR的顺序来处理优先权的顺序。
所述的UTOPIA接口装置系为一ATM交换机或一UTOPIA交换装置。
所述的到来之信元的输出端口为一以特定架构排列的目的UTOPIA交换器。
所述的下接端在主动模式时可连结31个被动模式的多路转换器。
所述的上接端在主动模式时最多可连结31个被动模式的UTOPIA交换装置。
本发明之可堆叠式UTOPIA交换装置(UTOPIA Switching Device，USD)可单独使用，或以一种树形的架构来连接更多的数字用户专线。一个单独的UTOPIA交换装置可连接4个数字用户专线。本发明之UTOPIA交换装置包含一上接端及一下接端。下接端可最多连接至31个被动的多路转换器或物理层。上接端可以连接至主动式UTOPIA交换装置或被动式UTOPIA交换装置。上接端及下接端皆各有三个输入队列及一个输出队列，用以依据一预先设定的优先顺序储存及传送信元(cell)。另外，UTOPIA交换装置也可外加一翻译存储器，以查询储存在该存储器中新的VCI/VPI值，并取代原本信元中之VCI/VPI栏位中的值。由于本发明具有可堆叠的功能，并可容易地实现在电路板上，因此将可大幅降低ATM交换机在硬件层次上所须的花费。
下面结合附图及具体实施例对本发明再作进一步详细说明。
图1显示一习知之连结至多个数字用户专线的示意图。
图2显示本发明之单独一个UTOPIA交换装置的外观示意图。
图3显示本发明之单独一个UTOPIA交换装置的内部结构示意图。
图4显示一个ATM交换机使用单一个UTOPIA交换装置以连接4个数字用户专线的示意图。
图5显示一个应用了两层UTOPIA交换装置架构的ATM交换机的内部结构示意图。
为达到上述之目的，本发明提出一种可堆叠式的UTOPIA交换装置，不但可以单独应用于ATM交换机，亦可利用其可堆叠的特性，堆叠成树形结构，而连结多个数字用户专线。
UTOPIA标准中制定了ATM的物理层与更高层之间所制定的接口标准，包含多种速度及媒体型态的沟通标准。UTOPIA也提供可支持100Mbps、155Mbps至622Mbps ATM的标准。因此，本发明利用由ATM Forum所制定的UTOPIA(The Universal Test and Operation PHYInterface for ATM)接口标准，而加以扩充为除了可作为UTOPIA交换器与物理网路层之间的接口外，亦可作为多个UTOPIA交换器之间的接口。
如图2所示，本发明之UTOPIA交换装置(USD)21的外观系具有一输入端及一输出端。USD21为一可堆叠的单元，每个单元皆具有一上接端22及一下接端23。上接端22是指由CPE到ATM推动电路(transceiver)的方向。下接端则指由ATM推动电路到CPE的方向。USD21可单独连接至一ATM的推动电路。USD21也可以与其它的USD连结成树形结构，以与更多的数字用户专线连接，如图5所示。USD21可与一翻译存储器(Translation RAM)24连结以查询一翻译表(translation table)。翻译存储器24可储存多路转换器的设定及VCI/VPI(Virtual Channel Interface/Virtual Path Interface)的翻译表。每一个USD21皆依据UTOPIA1及UTOPIA2的标准设定，以沟通ATM交换器的物理层与网路间的设备(internetworking device)或是另一个USD。本发明之最佳实施例USD21可以25/50MHz，32-bit的方式来操作。
每个UTOPIA接口以其性质为主动与否，可分为主动(master)、被动(slave)两种模式。下接端必为主动模式，可连接至多个被动模式的多路转换器或实体网路层。连接上接端的USD可设定为主动或被动模式。如果USD从其下接端连接至另一个USD，则该USD必定为一主动式USD，因为该USD最多可连接到31个被动模式的多路转换器或实体层。另一方面，如果一个USD从其上接端连接到另一个USD，则该USD可为一个主动的USD或被动的USD。USD若为主动模式，则最多只能连接到1个被动模式的USD。
图3显示USD的内部结构。如图3所示，上接端32有一可支援UTOPIA接口的输入端口321以及输出端口322。下接端33同样有一可支持UTOPIA接口的输入端口331以及输出端口332。上接端32及下接端33的输入端口321、331及输出端口322、332皆独立作业，以使传输率增快。输入端口321、331及输出端口322、332均可分别设定为25或50MHz，以及8、16或32位操作。
ATM的网路传输乃以虚拟连结(virtual connection)的方式来传送数据。所谓的虚拟连结指的是网路中一系列物理层之间的连结。虚拟连结以虚路径来传送数据。虚路径(virtual path)为一组虚通道(virtual channels)。每一虚通道保有信元的序号并保证可提供一定的数据传输率。ATM交换机便使用虚通道及虚路径以将信元传送通过其物理层。依此，ATM的信元便可依据其标头中的VPI(virtual path identifier)及VCI(virtualchannel identifier)将信元从第一个USD传送到第二个USD。
VPI及VCI系用来界定第一个USD与第二个USD之间的逻辑通道(Logical channel)。VCI及VPI可当作通道识别信息，并记录在ATM信元的标头中。上接或下接的输入端口之一可利用翻译存储器接口36作VCI/VPI的查表动作，亦可视情况而完全不用到翻译存储器35。若要作VCI/VPI转换，则可在进入队列时即依该信元的标头中的VCI/VPI值，到翻译存储器35中查取新的VCI/VPI及输出地址，即该信元应由某一层之某一个USD的某一个输出端口输出，然后填入该信元的标头中。
在数据输入时，ATM信元同时并行地进入上接端与下接端的输入端口321、331。输入端口321、331分别耦合至输入缓冲器323、333。输出端口322、332又分别耦合至一输出缓冲器324、334。在每个输入缓冲器323、333中，各有三个输入队列，用以分别储存CBR、VBR及ABR的信元。到来的信元便会传送到输入缓冲器323、333。然后依照优先权判定逻辑电路34的优先权顺序，分别放入上接端与下接端的CBR/ABR/VBR队列中。优先权判定逻辑电路34给CBR信元最大的优先权，其次是VBR信元，然后是ABR信元。依此顺序，最优先处理的是上接端32输入缓冲器323的CBR队列中的CBR信元。CBR信元将会依据其标头中所记录的目的地址转送到输出缓冲器322、334的输出队列。然后，优先权判定逻辑电路34检查下接端33的输入缓冲器333以判定是否有任何到来的CBR信元。如果有，便依据其标头中所记录的目的地址，传送到正确的输出缓冲器322、334的输出队列。VBR及ABR信元的传送同样依据此顺序来执行。下接端33及上接端32的输出队列中的信元将依据UTOPIA的标准来传送。而且，上接端或下接端的输入端口可利用翻译存储器接口36沟通翻译存储器35，以作VCI/VPI的查表动作，亦可视情况而完全不用到翻译存储器。
图4显示一个连结4条ADSL42的USD41。如图所示，USD41自其上接端411与一155or 622Mbps的ATM交换机43相连接，其下接端412则与4条ADSL42连结。每个ADSL推动电路42可直接以可支持UTOPIA接口的元件来实现。下接端412的输出端口及输入端口可以设定为25MHz，8位来操作。CPU44则负责在翻译存储器45中建立一个翻译表。当要传送到来的信元时，USD41便会查询翻译存储器45中的翻译表。这样的架构只需单一张电路板便可实现。
由于USD41是可堆叠的，且可堆叠成树形的架构，如图5所示。图5显示两层架构的USD。第一层为单一的USD51，可通过其上接端511连接一ATM推动电路52。USD51的下接端512则连接位于第二层的4个USD53。每一个第二层的USD53皆可连接4个ADSL推动电路54。如此，整个树形的架构便可使16条ADSL连接至一个622Mbps的ATM推动电路。此两阶层的结构只是作为说明的例子。依据此架构的原理，此树形的阶层可加以扩展，以连接更多的ADSL。
本发明之最佳实施例已详述如上，但在上述之实施例所作的若干变更，仍在本发明之专利范围内，例如：ATM交换器的速度并不限于622MHz，若新一代的ATM交换器可提供更高速的传输率，本发明之USD仍然适用。
以上所述仅为本发明之较佳实施例而已，且已达广泛之实用功效，凡依本发明申请专利范围所作之均等变化与修饰，皆仍属本发明专利涵盖之范围内。