一种数字锁相方法 技术领域：
本发明涉及一种数字锁相方法，该方法可以对输入的数字脉冲信号锁相跟踪，产生出同步倍频信号，同时能够利用锁相控制参数检测输入信号的频率，属通讯、控制等技术领域。
背景技术：
在通讯、家电、仪器仪表、自动控制等领域，各种处理或控制过程常常需要同步于某一输入信号来进行，这就需要采用信号锁相技术。特别地，上述领域数字化方向的发展又需要采用数字方式对被锁信号进行同步倍频以及频率检测。参考国际标准号码为0070050503的《锁相环：原理，设计和应用》一书，实现已有数字锁相的基本原理结构如图1所示，输入的数字脉冲形式的被锁信号和锁相信号进行数字鉴相产生相位误差信号，相位误差信号再经过低通滤波得到控制参数N，然后在控制参数N的控制下对固定的工作时钟信号进行数字控制频率合成，得到同步倍频信号，同步倍频信号又经过M倍分频得到锁相信号，这个锁相信号最后输入到数字鉴相部分就构成了锁相系统的反馈控制环路。锁相系统中，低通滤波部分的实现可以采用上述文献给出的脉冲序列低通滤波计数方法，其原理结构如图2所示，首先对相位误差信号进行预处理逻辑运算得到表示控制参数N应该增加或者减少变化的增脉冲1和减脉冲2，增脉冲1和减脉冲2将分别经过G倍分频计数后得到增脉冲3和减脉冲4，同时增脉冲1和减脉冲2也将经过逻辑或运算得到的脉冲信号5，脉冲5经过L倍分频计数后产生控制脉冲信号6，控制脉冲6进一步和增脉冲3、减脉冲4经过逻辑或运算后得到清零信号7，清零信号7将控制前述的两个G倍分频计数部分和一个L倍分频计数部分计数清零，而增脉冲3和减脉冲4最后经过增减计数运算得到将要输入到频率合成部分的控制参数N。
已有的数字锁相方法存在一些不足。首先，低通滤波部分的脉冲序列低通滤波计数方法的工作原理是一个非线性过程，无法作合理地线性近似，于是不能够得到这个部分的传递函数，这样也就不能够推导出整个锁相系统的传递函数。已有锁相系统在计算分析上的困难给参数的设计确定和系统性能的分析带来了不便。虽然，前述的脉冲序列低通滤波计数方法只包含分频倍数G和分频倍数L两个设计参数，但是由于无法通过定量分析获得它们的取值，所以只有在具体的电路中通过实验方法尝试确定，这样增大了设计难度和调试工作量。
定性分析而言，前述的脉冲序列低通滤波计数方法中的G和L两个参数对锁相系统的锁相频率范围、锁相跟踪速度和锁相稳定性有很大的影响。如果G和L参数选得较小，控制参数N变化调整的速度就快，这样锁相跟踪速度也快，相应的锁相的频率范围可以较大，但是太小的G和L参数会降低锁相的稳定性；如果G和L参数选得大了，虽然锁相稳定性提高了，但是控制参数N的变化调整速度就会减慢，这时的锁相系统跟踪速度慢，锁相的频率范围也将减小。由此可见，已有锁相控制方法在频率范围、速度和稳定性这些方面是相互制约的，所以很难达到各方面都能兼顾的锁相系统整体性能要求。
已有的脉冲序列低通滤波计数方法只利用了数字鉴相部分产生的相位误差信号的脉冲状态能够反映被锁信号和锁相信号频率差的特性，然而事实上这个相位误差信号的脉冲宽度还可以直接反映被锁信号和锁相信号瞬时的相位差，已有方法却没有充分利用这个脉冲宽度的性质，这种原理性的缺陷势必影响最终实现的信号锁相性能。
发明内容：
本发明的目的是提出一种数字锁相方法，以克服上述已有数字锁相方法的不足，量化地计算出锁相系统的设计参数以及评估锁相性能，从而简化数字锁相系统的设计实现；充分利用相位误差信号的特征，从而在锁相范围、跟踪速度和稳定性上获得更好的性能。
本发明提出的数字锁相方法，包括以下步骤：
1、对输入的被锁信号以及同步倍频信号经M倍分频后得到的锁相信号进行数字鉴相，得到一组相位误差信号。
2、对相位误差信号进行高频调制预处理，得到一组同时包含高频控制脉冲和增减指示的增减脉冲信号。
3、对上述增减脉冲信号中的控制脉冲进行比例脉冲分频，并保持其增减指示状态，得到一组比例增减脉冲信号。
4、对比例增减脉冲信号，在被锁信号或者锁相信号的清零控制以及比例限幅控制下，进行比例增减计数运算，得到参数NP’。
5、上述参数NP’在被锁信号或锁相信号的控制下，在其清零前被锁存，输出得到比例控制参数NP。
6、对上述第2步得到的增减脉冲信号中的控制脉冲进行积分脉冲分频，并保持其增减指示状态，得到一组积分增减脉冲信号。
7、对上述积分增减脉冲信号，在积分限幅控制下，进行积分增减计数运算，得到积分控制参数NI。
8、将上述第5步得到的比例控制参数NP和上述第7步得到的积分控制参数NI相加，经过限幅控制后，得到数字控制频率合成的控制参数N。
9、在控制参数N的控制下，对固定频率的时钟信号进行数字控制频率合成，得到同步倍频信号，用以作为数字锁相的最终输出。
本发明方法步骤清晰，完全采用定量的方法获得锁相系统的设计参数，这大大简化了数字锁相系统的设计过程，同时在锁相范围、跟踪速度和稳定性上具有很好的性能。
附图说明：
图1是已有的数字锁相方法的原理框图。
图2是已有的实现低通滤波的脉冲序列低通滤波计数方法的原理框图。
图3是本发明数字锁相方法的原理框图。
图4是本发明数字锁相方法中比例积分控制部分的原理框图。
图5是本发明实施例中当固定PG＝5，IG分别取15、25和50时，锁相信号跟踪被锁信号的频率曲线图。
图6是本发明实施例中当固定IG＝25，PG分别取3、5和10时，锁相信号跟踪被锁信号的频率曲线图。
具体实施方式：
本发明数字锁相方法的原理框图如图3所示，图4所示的框图又进一步给出了本发明数字锁相方法中比例积分控制部分的原理结构。参照图3和图4，本发明数字锁相方法的工作过程如下：
1.输入本发明锁相系统的被锁信号是一个数字方波脉冲信号，其频率fsig满足Fsig≤Fsig≤ Fsig，这里的Fsig是被锁信号频率范围的下限值， Fsig是被锁信号频率范围的上限值。本发明锁相系统输出的同步倍频信号经过M倍分频后得到锁相信号，锁相信号反馈到输入侧。数字鉴相部分对被锁信号和锁相信号进行数字鉴相，得到一组相位误差信号。该相位误差信号是一组方波脉冲信号，这组信号通过A、B、C三种电平状态表示被锁信号和锁相信号的相位关系，其中，状态A表示锁相信号降低频率才能与被锁信号同步，状态B表示锁相信号提高频率才能与被锁信号同步，状态C表示锁相信号频率不需要调整即可与被锁信号同步。相位误差信号的状态和脉宽与鉴相部分两个输入信号之间的相位差的比例关系可以用数字鉴相部分的固有鉴相参数Kpd来表征。
2.上述的相位误差信号进行高频调制预处理，得到一组包含高频控制脉冲和增减指示的增减脉冲信号。调试预处理部分采用频率为Fclk1的时钟信号clk1调制相位误差信号的有效脉冲，具体而言，当相位误差信号为状态A时，调制预处理输出包含频率为Fclk1的控制脉冲和增计数指示的一组增减脉冲信号；当相位误差信号为状态B时，调制预处理输出包含频率为Fclk1的控制脉冲和减计数指示的增减脉冲信号；当相位误差信号为状态C时，调制预处理输出的增减脉冲信号指示不进行增减计数。调制时钟信号clk1的频率Fclk1越大越好，但至少应该满足Fclk1＞2×M× Fsig，其中 Fsig是被锁信号频率范围的上限值。
3.上述第2步得到的增减脉冲信号的控制脉冲经过比例脉冲分频部分后被分频PG倍，而其增减指示状态保持不变，得到一组比例增减脉冲信号。比例分频倍数PG应该满足：PG=Kpd×K12×M2k+1×ξ×Kn;]]>其中，Kpd是数字鉴相部分固有的鉴相参数；K12=Fclk1Fclk2,]]>这里Fclk1是前述第1步中的调制时钟信号clk1的频率，Fclk2是数字控制频率合成部分固定的工作时钟频率；M是M倍分频部分的分频倍数；k是数字控制频率合成部分固定的二进制小数分频控制位数；ξ是锁相系统的阻尼系数，它是一个可选参数，但应该满足0.05＜ξ＜5；Kn是一个可选参数，取值范围应该满足0.01＜Kn＜0.5，其物理意义为Kn=ωn2π×Fsig,]]>而ωn是锁相系统的自然频率，Fsig是被锁信号的频率。
4.上述第3步产生的比例增减脉冲信号输入比例增减计数部分后，在被锁信号或者锁相信号的清零控制和比例限幅控制下进行增减计数，增减计数运算得到参数NP’。具体的这个比例增减计数算法为：当接收到表示增计数的控制脉冲，而且NP＇＜NPmax时，则NP＇计数增1；当接收到表示减计数的控制脉冲，而且NP＇＞NPmin时，则NP＇计数减1；此外，当被锁信号或者锁相信号的上升沿或者下降沿到来时，比例增减计数值NP＇将被清为0。前述的NPmax和NPmin分别是比例增减计数的最大阈值和最小阈值，NPmax取小于的正数值，NPmin取大于负数值，一般可以取NPmin＝-NPmax，这里Fclk1是前述第1步中的调制时钟信号的频率，Fsig是被锁信号频率范围的下限值。
5.在被锁信号或者锁相信号的上升沿或者下降沿控制下，上述第4步得到的参数NP’在其清零之前被锁存，输出比例控制参数NP。
6.上述第2步得到的增减脉冲信号的控制脉冲经过积分脉冲分频部分后分频IG倍，而其增减指示状态保持不变，得到一组积分增减脉冲信号。积分分频倍数IG应该满足：IG=Kpd×K12×M2π×2k×Kn2;]]>其中，Kpd是数字鉴相部分固有的鉴相参数；K12=Fclk1Fclk2,]]>这里Fclk1是前述第1步中的调制时钟信号clk1的频率，Fclk2是数字控制频率合成部分固定的工作时钟频率；M是M倍分频部分的分频倍数；k是数字控制频率合成部分固定的二进制小数分频控制位数；Kn是一个可选参数，取值范围应满足0.01＜Kn＜0.5，其物理意义为Kn=ωn2π×Fsig,]]>这里ωn是锁相系统的自然频率，Fsig是被锁信号的频率。
7.上述第6步产生的积分增减脉冲信号输入积分增减计数部分后，在积分限幅控制下进行增减计数，增减计数运算得到参数NI。具体的这个积分增减计数算法为：当接收到表示增计数的控制脉冲，而且NI＜NImax时，则NI计数增1；当接收到表示减计数的控制脉冲，而且NI＞NImin时，则NI计数减1。前述的NImax和NImin分别是积分增减计数的最大阈值和最小阈值，它们按下面公式取值：NImax=(1~1.1)×2k×Fclk2M×Fsig,]]>NImin=(0.8~1)×2k×Fclk2M×F‾sig,]]>其中，k是数字控制频率合成部分固定的二进制小数分频控制位数，Fclk2是数字控制频率合成部分固定的工作时钟频率，M是M倍分频部分的分频倍数，Fsig是被锁信号频率范围的下限值， Fsig是被锁信号频率范围的上限值。
8.上述第5步得到的比例控制参数NP和上述第7步得到的积分控制参数NI共同进入求和部分后，按照下面公式计算出控制参数N：其中，Nmax和Nmin分别是求和部分输出的控制参数N的最大阈值和最小阈值，它们按照下面公式取值：Nmax=(1~1.1)×2k×Fclk2M×Fsig,]]>Nmin=(0.8~1)×2k×Fclk2M×F‾sig,]]>其中，k是数字控制频率合成部分固定的二进制小数分频控制位数，Fclk2是数字控制频率合成部分固定的工作时钟频率，M是M倍分频部分的分频倍数，Fsig是被锁信号频率范围的下限值， Fsig是被锁信号频率范围的上限值。
9.数字控制频率合成部分按照上述的控制参数N对一个频率固定为Fclk2的时钟信号clk2进行分频，采用具有k位二进制小数分频控制位的分频方法，则频率合成部分的分频倍数为，这样频率合成的结果就得到了本发明数字锁相系统最终输出的同步倍频信号。
在本发明数字锁相系统的比例积分控制部分中，利用了高频时钟调制信号clk1对数字鉴相部分产生的相位误差信号进行调制预处理，这样所获得的增减脉冲信号中的控制脉冲的数目就表征了相位误差信号的脉冲宽度，从而反映了被锁信号和锁相信号之间的瞬时相位差。由于本发明方法输入到数字控制频率合成部分的控制参数N的产生过程充分利用了数字鉴相部分得到的相位误差信号的特性，所以能够提高数字锁相的性能。
当基于本发明方法的锁相系统锁定频率为Fsig的输入被锁信号sig时，经过合理的线性化处理后，可以得到系统近似的局部动态数学模型，并计算出这个锁相系统的传递函数，从而进行定量分析。本发明数字锁相系统的传递函数为：H(s)=2π·Kpd·K12·M2·Fsig2k·PG·s+2π·Kpd·K12·M2·Fsig22k·IGs2+2π·Kpd·K12·M·Fsig2k·PG·s+2π·Kpd·K12·M·Fsig22k·IG]]>这是一个二阶系统的传递函数形式，此式的分母部分决定了锁相系统的局部性能。进一步将其分母表示为：s2+2ξωns+ωn2=s2+2π·Kpd·K12·M·Fsig2k·PG·s+2π·Kpd·K12·M·Fsig22k·IG]]>其中，二阶系统的自然频率ωn为：ωn2π·Kpd·K12·M2k·IG·Fsig;]]>二阶系统的阻尼系数ξ为：ξ=2π·Kpd·K12·M·IG2k+2·1PG]]>上面两个公式中，如果依照前述的发明方法确定参数Kpd、K12M、k、IG和PG后，则自然频率ωn与被锁信号频率Fsig成正比，而阻尼系数ξ具有确定的数值，即ξ与被锁信号状态无关。另一方面，依据自动控制理论，二阶系统的阻尼系数ξ决定了系统达到稳定的响应形式；而当阻尼系数ξ固定后，二阶系统的自然频率ωn决定了系统达到稳定的速度。进一步分析，由于本发明数字锁相系统在不同的锁相频点具有相同的阻尼系数，所以在不同频点的局部范围内锁相过程将以相同的形式达到稳定。而由于自然频率ωn与被锁信号频率Fsig成正比，这说明本发明锁相系统从被锁信号频率附近出发，锁定被锁信号达到稳定的时间与被锁信号的周期成正比。所以可以得出结论，当输入的被锁信号频率范围较宽时，本发明数字锁相系统在不同的被锁频点的局部范围内都具有一致的锁相速度和稳定特性。这一性质表明依据本发明方法设计的锁相电路的局部动态特性要优于已有锁相系统。
本发明数字锁相方法中的比例积分控制部分由于采用了具有快速变化能力的积分环节，即使当锁相信号和被锁信号之间的频率差别比较大时，积分环节的作用将提高控制参数N的调整速度，使系统能够快速跟踪锁相上输入的被锁信号。所以本系统在宽的频率范围内锁定输入信号时，从整体动态特性上也具有快速的锁相速度。
此外，当本发明数字锁相系统锁定被锁信号时，利用比例积分控制部分产生的控制参数N即可通过计算得到被锁信号的频率。再者，通过本发明数值锁相方法的比例积分控制部分的比例控制参数NP的数值大小，可以监视锁相系统的运行状况，判断是否发生失锁现象。
在本发明方法的实施例中，被锁信号的输入频率范围是从850Hz到12kHz，即有Fsig＝850Hz，Fsig＝12kHz。数字鉴相部分采用具有双触发结构的鉴相方法，其固有鉴相参数Kpd=12π]]>。数字控制频率合成部分的二进制小数分频控制位数k＝4。数字控制频率合成部分的工作时钟信号clk2的频率Fclk2＝8000kHz。M倍分频部分的分频倍数M＝40。
在比例积分控制部分中，第1步调制预处理采用的调制时钟信号clk1的频率Fclk1＝8000kHz，于是K12=Fclk1Fclk2=1]]>。比例增减计数的最大阈值取NPmax＝255，最小阈值取NPmin＝-255。积分增减计数的最大阈值取NImax＝3840，最小阈值取NImin＝256。求和输出控制参数N的最大阈值取Nmax＝4095，最小阈值取Nmin＝256。实验中，选择了不同的自然频率ωn和阻尼系数ξ，并依据这两个参数计算出了比例积分控制部分中不同的PG和IG参数值，然后测量这些不同的PG和IG参数值构成的锁相系统在锁定一个从3kHz跳变到6kHz的输入信号sig时的频率跟踪曲线。输入被锁信号sig中具有占其主频强度1％的频率噪声。绘制曲线时信号瞬时频率采用了对数字信号脉冲间隔时间求倒数的计算方法。
附图5给出当固定PG＝5，而IG分别取15、25、50时，本发明数字锁相方法锁相从3kHz到6kHz的频率阶跃信号sig时的频率跟踪过程。自然频率ωn和阻尼系数ξ与参数PG和IG的对应关系为：
PG＝5，IG＝15时，对应的自然频率ωn＝0.408×Fsig，阻尼系数ξ＝0.61；
PG＝5，IG＝25时，对应的自然频率ωn＝0.316×Fsig，阻尼系数ξ＝0.79；
PG＝5，IG＝50时，对应的自然频率ωn＝0.224×Fsig，阻尼系数ξ＝1.12。
附图6给出当固定IG＝25，而PG分别取3、5、10时，本发明数字锁相方法锁相从3kHz到6kHz的频率阶跃信号sig时的频率跟踪过程。这些情况下，自然频率ωn和阻尼系数ξ与参数PG和IG的对应关系为：
PG＝3，IG＝25，对应的自然频率ωn＝0.316×Fsig，阻尼系数ξ＝1.32；
PG＝5，IG＝25，对应的自然频率ωn＝0.316×Fsig，阻尼系数ξ＝0.79；
PG＝10，IG＝25，对应的自然频率ωn＝0.316×Fsig，阻尼系数ξ＝0.40。