改变驱动时序以输出电荷耦合元件信号的方法 本发明是有关于一种扫描输出电荷耦合元件的信号的方法，且特别是有关于一种在扫描时，改变驱动时序的周期以输出电荷耦合元件的信号的方法。
一般的彩色扫描器所使用的光传感器是彩色电荷耦合元件(Charge Couple Device，CCD)，此彩色电荷耦合元件是由许多感应单元(Sensor Cell)所组成的，其可以感应出R、G、B三原色的光强度。如图1A所示是线性电荷耦合元件的示意图，线性电荷耦合元件(Linear CCD)中的第一列感应单元102是用以感应R原色的光强度，第二列感应单元104是用以感应G原色的光强度，第三列感应单元106是用以感应B原色的光强度。在经过一段曝光的时间后，这些感应单元根据感应到的光强度地大小而累积不同数量的电荷，此电荷所形成的电荷信号在一倾倒时序的周期间全部送暂存器中，如图2A是公知的线性电荷耦合元件的信号的时序图，当倾倒时序SH为‘H’(即高准位)时，第一列感应单元102的电荷信号送至暂存器108，第二列感应单元104的电荷信号送至暂存器110，第三列感应单元106的电荷信号送至暂存器112。暂存器108根据驱动信号φ1、φ2的周期T1(以信号的上升缘做为资料的传送点)，将电荷信号S1送至像素处理电路114，周期T2将电荷信号S2送至像素处理电路117，如此依次地将暂存器108所存的电荷信号送至像素处理电路114。像素处理电路114根据取样时序pixel，在周期TS1输出电荷信号S1至后级电路，在周期TS2输出电荷信号S2至后级电路，如此依次地将电荷信号输出至后级电路，暂存器110、暂存器112、像素处理电路116与像素处理电路118亦如同前述。
如图1B所示，是交错式电荷耦合元件的示意图，交错式电荷耦合元件(Sensor Cell)的第一列感应单元122与第二列感应单元124感应R原色的光强度，第三列感应单元126与第四列感应单元128感应G原色的光强度，第五列感应单元130与第六列感应单元132感应B原色的光强度。在经过一段曝光的时间后，这些感应单元根据感应到的光强度的大小而积累不同数量的电荷，此电荷所形成的电荷信号在一倾倒时序的周期间全部送至暂存器中，如图2B所示，是公知交错式电荷耦合元件的信号的时序图，当倾倒时序SH为‘H’时，第一列感应单元122的电荷信号送至暂存器134，第二列感应单元124的电荷信号送至暂存器136，第三列感应单元126的电荷信号送至暂存器138，第四列感应单元128的电荷信号送至暂存器140，第五列感应单元130的电荷信号送至暂存器142，第六列感应单元132的电荷信号送至暂存器114。暂存器134根据驱动时序φ1、φ2的周期T11将电荷信号S1送至像素处理电路146，周期T12将电荷信号S3送至像素处理电路114；暂存器136根据驱动时序φ1、φ2的周期T21将电荷信号S2送至像素处理电路146，周期T22将电荷信号S4送至像素处理电路146，如此依次地将暂存器134所暂存的电荷信号送至像素处理电路146。像素处理电路146根据取样时序pixel，在周期TS1输出电荷信号S1至后级电路，在周期TS2输出电荷信号S2至后级电路，如此依次地将电荷信号输出至后级电路。暂存器126、暂存器128、暂存器130、暂存器132、像素处理电路148与像素处理电路150亦如同前述。
如图3所示，是扫描器的电路方框图。在图3中，感应器302将电荷耦合元件(图中未绘出)所感应的电荷信号转换为模拟的电信号，通过模拟/数字转换器(Analog/Digital Converter)304将感应器302所输出的模拟电信号转换为数字的电信号，然后，特殊应用集成电路(Appication Specified Integrated Circuit)306将补偿存储器0(Compensation RAM)310所送出的补偿值与此数字的电信号一起做运算，且将运算所得到的影像信号存入影像暂存存储器(VideoRAM)308。之后，特殊应用集成电路306再从影像暂存存储器308读出影像信号的资料，并将影像信号的资料送至输入/输出端口(I/OPort)312。
扫描器在扫描影像文件时，有时是不需要很高的解析度，在不改变扫描器的结构(即电荷耦合元件的每一列感应单元的数量)的情况下，一般是改变模拟/数字转换器的取样时序，即扫描的光学解析度为原来的一半，模拟/数字转换器的取样时序为原来的一半；或者扫描的光学解析度为原来的四分之一，模拟/数字转换器的取样时序为原来的四分之一。如此，当扫描器的光学解析度降低时，而模拟/数字转换器所花费的取样时间并没有缩短，即扫描器的扫描时间没有缩短，使得扫描器在低光学解析度的情况下没有高扫描速度的功能。
因此本发明是提供一种改变驱动时序以输出电荷耦合元件的信号的方法，可以使扫描器在低光学解析度时，具有高速扫描的功能。
本发明是提供一种改变驱动时序以输出电荷耦合元件信号的方法，是使用于一扫描器，此扫描器具有像素处理电路与电荷耦合元件，根据驱动时序依次输出电荷耦合元件所感应的数个电荷信号至像素处理电路，像素处理电路根据取样时序将这些电荷信号依次输出，而改变驱动时序以输出电荷耦合元件信号的方法的步骤包括：首先，提供一快速驱动时序，此快速驱动时序的周期为驱动时序的周期的1/N；接着，根据快速驱动时序将这些电荷信号送至像素处理电路；根据取样时序由像素处理电路取样这些电荷信号，并且输出取样得到的资料，使扫描器在低光学解析度时具有高速扫描的功能。
为使本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明：图面说明：
图1A是线性电荷耦合元件的示意图；
图1B是交错式电荷耦合元件的示意图；
图2A是公知的线性电荷耦合元件的信号的时序图；
图2B是公知交错式电荷耦合元件的信号的时序图；
图3是扫描器的电路方框图；
图4A是本发明的驱动时序的周期为原来一半的时序图；
图4B是本发明的驱动时序的周期为原来四分之一的时序图；
图4C是本发明的驱动时序的周期为原来八分之一的时序图。附图标记说明：
102、104、106、122、124、126、128、130、132：感应单元(SensorCell)
108、110、112、134、136、138、140、142、144：暂存器(Register)
302：传感器(Sensor)
304：模拟/数字转换器(Analog/Digital Converter)
306：特殊应用集成电路(Appication Specified Integrated Circuit)
308：影像暂存存储器(Video RAM)
310：补偿存储器(Compensation RAM)
312：输入/输出端口(I/O Port)实施例：
本实施例的说明是以交错式电荷耦合元件为例(线性电荷耦合元件是感应单元的感应列的数量不同)，其架构如图1B所示，而且在驱动时序为下降缘时，暂存器将所暂存的电荷信号送至影像处理电路。交错式耦合元件在经过一段曝光时间后，这些感应单元根据感应到的光强度的大小而累积不同数量的电荷，此电荷所形成的电荷信号在一倾倒时序的周期间全部送至暂存器中。如图4A所示，是本发明的驱动时序的周期为原来的一半的时序图，当倾倒时序SH为‘H’时，第一列感应单元122的电荷信号送至暂存器134，第二列感应单元124的电荷信号送至暂存器136。暂存器134在驱动时序φ1、φ2的周期T1将电荷信号S1送至像素处理电路146，像素处理电路146在取样时序pixel的周期T1输出电荷信号S1至后级电路，暂存器134在周期T3将电荷信号S3送至像素处理电路146，像素处理电路146在取样pixel的周期T3输出电荷信号S3至后级电路；暂存器136在驱动时序φ1、φ2的周期T2将电荷信号S2送至像素处理电路146，像素处理电路146在取样时序pixel的周期T2输出电荷信号S2至后级电路，暂存器136在周期T4将电荷信号S4送至像素处理电路146，像素处理电路146在取样时序pixel的周期T4输出电荷信号S4至后级电路，其后的时序动作以此类推。
当扫描器只需一半的光学解析度时，即驱动时序的周期为原来的一半，如图4A所示，暂存器134在驱动时序φ1/2、φ2/2的周期T21将电荷信号S1送至像素处理电路146，暂存器136在驱动时序φ1/2、φ2/2的周期T22将电荷信号S2送至像素处理电路146，像素处理电路146在取样时序pixel的周期T1输出信号S2至后级电路；暂存器134在驱动时序φ1/2、φ2/2的周期T23将电荷信号S3送至像素处理电路146，暂存器136在驱动时序φ1/2、φ2/2的周期T24将电荷信号S4送至像素处理电路146，像素处理电路146在取样时序pixel的周期T2输出电荷信号S4至后级电路，如此可输出偶数列感应单元124的电荷信号至后级电路，可使扫描器的光学解析度降低至原来的一半。
若要输出奇数列感应单元122的电荷信号至后级电路，只要将驱动时序φ1/2与φ2/2位移180°即可，如图4A所示，暂存器134在驱动时序φ1/2+π、φ2/2+π的周期T22将电荷信号S1送至像素处理电路146，像素处理电路146在取样时序pixel的周期T1输出电荷信号S1至后级电路；暂存器136在驱动时序φ1/2+π、φ2/2+π的周期T23将电荷信号S2送至像素处理电路146，暂存器134在驱动时序φ1/2+π、φ2/2+π的周期T24将电荷信号S3送至像素处理电路146，像素处理电路146在取样时序pixel的周期T2输出电荷信号S3至后级电路，如此可输出奇数列感应单元122的电荷信号至后级电路。
当扫描器只需四分之一的光学解析度时，即驱动时序的周期为原来的四分之一，如图4B所示，是本发明的驱动时序的周期为原来的四分之一的时序图，暂存器134在驱动时序φ1/4、φ2/4的周期T41将信号S1送至像素处理电路146，暂存器136在驱动时序φ1/4、φ2/4的周期T42将电荷信号S2送至像素处理电路146，暂存器134在驱动时序φ1/4、φ2/4的周期T43将电荷信号S3送至像素处理电路146，暂存器136在驱动时序φ1/4、φ2/4的周期T44将电荷信号S4送至像素处理电路146，像素处理电路146在取样时序pixel的周期T1输出电荷信号S4至后级电路；暂存器134在驱动时序φ1/4、φ2/4的周期T45将电荷信号S5送至像素处理电路146，暂存器136在驱动时序φ1/4、φ2/4的周期T46，暂存器136在驱动时序φ1/4、φ2/4的周期T48将电荷信号S8送至像素处理电路146，像素处理电路146在取样时序pixel的周期T2输出电荷信号S8至后级电路，如此可输出相隔四个感应单元的位置的电荷信号至后级电路，可使扫描器的光学解析度降低至原来的四分之一。
若要输出由第三个感应单元为起始位置，并且是相隔四个感应单元的位置的电荷信号至后级电路，只要将驱动时序φ1/4与φ2/4位移180°即可。如图4B所示，暂存器134在驱动时序φ1/4+π、φ2/4+π的周期T42将电荷信号S1送至像素处理电路146，暂存器136在驱动时序φ1/4+π、φ2/4+π的周期T43将电荷信号S2送至像素处理电路146，暂存器134在驱动时序φ1/4+π、φ2/4+π的周期T44将电荷信号S3送至像素处理电路146，像素处理电路146在取样时序pixel的周期T1输出电荷信号S3至后级电路；暂存器136在驱动时序φ1/4+π、φ2/4+π的周期T45将电荷信号S4送至像素处理电路146，暂存器134在驱动时序φ1/4+π、φ2/4+π的周期T46将电荷信号S5送至像素处理电路146，暂存器136在驱动时序φ1/4+π、φ2/4+π的周期T47将电荷信号S6送至像素处理电路146，暂存器134在驱动时序φ1/4+π、φ2/4+π的周期T48将电荷信号S7送至像素处理电路146，像素处理电路146在取样时序pixe的周期T2输出电荷信号S7至后级电路，如此可输出起始位置为第三个感应单元且相隔四个感应单元的位置的电荷信号至后级电路。
若要输出由第二个感应单元为起始位置，并且是相隔四个感应单元的位置的电荷信号至后级电路，只要将驱动时序φ1/4与φ2/4位移360°即可。如图4B所示，暂存器134在驱动时序φ1/4+2π、φ2/4+2π的周期在T43将电荷信号S1送至像素处理电路146，暂存器136在驱动时序φ1/4+2π、φ2/4+2π的周期T44将电荷信号S2送至像素处理电路146，像素处理电路146在取样时序pixel的周期T1输出电荷信号S2至后级电路；暂存器134在驱动时序φ1/4+2π、φ2/4+2π的周期T45将电荷信号S3送至像素处理电路146，暂存器136在驱动时序φ1/4+2π、φ2/4+2π的周期T46将电荷信号S4送至像素处理电路146，暂存器134在驱动时序φ1/4+2π、φ2/4+2π的周期T47将电荷信号S5送至像素处理电路146，暂存器136在驱动时序φ1/4+2π、φ2/4+2π的周期T48将电荷信号S6送至像素处理电路146，像素处理电路146在取样时pixel的周期T2输出电荷信号S6至后级电路，如此可输出起始位置为第二个感应单元且相隔四个感应单元位置的电荷信号至后级电路。
当扫描器只需八分之一的光学解析度时，即驱动时序的周期为原来的八分之一，如图4C所示，是本发明的驱动时序的周期为原来的八分之一的时序图，在图4中是以第六感应单元为起始位置，并且相隔八个感应单元位置的电荷信号输出至后级电路，只要将驱动时序φ1/8与φ2/8位移360°即可。
暂存器134在驱动时序φ1/8+2π、φ2/8+2π的周期T83将信号S1送至像素处理电路146，暂存器136在驱动时序φ1/8+2π、φ2/8+2π的周期T84将电荷信号S2送至像素处理电路146，暂存器134在驱动时序φ1/8+2π、φ2/8+2π的周期T85将电荷信号S3送至像素处理电路146，暂存器136在驱动时序φ1/8+2π、φ2/8+2π的周期T86将电荷信号S4送至像素处理电路146，暂存器134在驱动时序φ1/8+2π、φ2/8+2π的周期T87将电荷信号S5送至像素处理电路146，暂存器136在驱动时序φ1/8+2π、φ2/8+2π的周期T88将电荷信号S6送至像素处理电路146，像素处理电路146在取样时序pixel的周期T1输出电荷信号S6至后级电路；暂存器134在驱动时序φ1/8+2π、φ2/8+2π的周期T89将电荷信号S7送至像素处理电路146，暂存器136在驱动时序φ2/8+2π的周期T810将电荷信号S8送至像素处理电路146，暂存器134在驱动时序φ1/8+2π、φ2/8+2π的周期T811将电荷信号S9送至像素处理电路146，暂存器136在驱动时序φ1/8+2π、φ2/8+2π的周期T812将电荷信号S10送至像素处理电路146，暂存器134在驱动时序φ1/8+2π、φ2/8+2π的周期T813将信号S11送至像素处理电路146，暂存器136在驱动时序φ1/8+2π、φ2/8+2π的周期T814将电荷信号S12送至像素处理电路146，暂存器134在驱动时序φ1/8+2π、φ2/8+2π的周期T815将电荷信号S13送至像素处理电路146，暂存器136在驱动时序φ1/8+2π、φ2/8+2π的周期T816将电荷信号S14送至像素处理电路146，像素处理电路146在取样时序pixel的周期T2输出电荷信号S14至后级电路，如此可输出以第六个感应单元为起始位置且相隔八个感应单元位置的电荷信号至后级电路，可使扫描器的光学解析度降低至原来的八分之一。
如上所述，若要改变扫描器的光学解析度，只需改变电荷耦合元件的驱动时序的周期，并且将电荷耦合元件的驱动时序的周期做相位移，就可以决定由第几个感应单元为起始位置，以输出其电荷信号至后级电路。
扫描器在扫描影像文件时，对于不需要有很高的光学解析度的要求，在不改变扫描器的结构的情况下，以改变电荷耦合元件输出电荷信号驱动时序的周期，即扫描的光学解析度为原来的一半，其驱动时序的周期为原来的一半，或者扫描的光学解析度为原来的四分之一，其驱动时序的周期为原来的四分之一。如此，当扫描器的光学解析度降低时，对于模拟/数字转换器的取样时序与特殊应用集成电路的工作时序皆未改变，即可以取样与处理相同的资料量，则加快扫描器的扫描速度，让电荷耦合元件的输出在未降低光学解析度时的电荷信号的数量，使得扫描器在低光学解析度而具有高扫描速度的功能。
因此，本发明的优点是降低扫描器的光学解析度，而使扫描器在低光学解析度时而具有高扫描速度的功能。
综上所述，虽然本发明已以较佳实施例公开如上，但其并非用以限定本发明，任何熟悉该项技术的人员，在不脱离本发明的精神和范围内，所作的各种变动与润饰，均未脱离本发明的保护范围，而本发明的保护范围应当以权利要求书限定的为准。