用于降低相干信号干扰的编码/解码系统 【技术领域】
本发明涉及发送/接收数据的系统，更具体地说是涉及编码/解码数据以减少相干信号干扰的系统和方法。背景技术
将射频用作询问/识别(I/I)系统中的数据通信链路是众所周知的。美国专利5,491,482号描述了诸如银行信用卡，雇员身份(ID)证件(badge)，编码标牌(tag)等等、询问器/读取器(I/R)在操作时可以从若干英尺以外读取的编码对象。该专利中I/I系统的部分描述被包括于此。
参照图1，其中显示的I/I系统10包含一或多个I/R单元12，一或多个证件14，相应的发送和接收天线18和19以及中央计算机22。I/R单元12在适当的射频或微波频率(例如915MHz或5.8GHz)上工作并且发送微波(射频)射束16。通过从位于选定位置的I/R单元12的定向天线18发送的各自的射束16向证件14(唯一标识个体雇员)内部供电并且对其进行询问。各个I/R单元12具有非常类似于发送天线18的接收天线19。I/R单元12通过各自的电缆20连接到桌面计算机22。在通过I/R单元12的微波射束16询问的过程中，一个或多个证件14通过向I/R单元12的接收天线19返射相同射束16的一部分作出电子应答。于是，证件14根据其各自经过编码和电子存储地ID编号唯一标识其身份。
可以用600亿个不同编号中的任何一个对证件进行编码。例如，相应一个I/R单元在不到20毫秒内一次可以询问和识别(当在检测范围内时)大约五个不同的证件14。一旦证件14被识别，其电子电路进入不活跃或“断电”状态，使得证件14不继续应答I/R单元12，只要证件(一旦已经识别)仍然在相应射束16的范围内。一旦证件14移动到射束16的范围外，证件14的电子电路自动返回到静态状态，在该状态下只从其内部电源流出微小的电流。但是，即使在静态状态下，证件14仍然具有足够的输入灵敏度以便其仍然能够检测和响应具有极低功率密度水平的射束16。例如，紧临I/R单元12的发送天线18前端的射束16的功率密度只有大约0.3毫瓦/平方厘米，是健康安全标准设定的水平的十分之一。在证件14位置上射束16的功率密度更大大降低。
典型的证件包含证件集成电路(BIC)，天线和极薄电池，这些部件被放置在小型隔离PC板上。完全可以通过互补金属氧化物半导体(CMOS)技术将BIC实现成单独的IC芯片。证件的厚度只略微大于电池的厚度。例如，电池可以是厚度大约为30密耳(mils)，额定电压为3伏并且容量为50毫安时(mA-hr)的锂电池。BIC的平均电流泄露小于1微安(microampere)，电池的使用寿命实际上等于其保存寿命(例如4年或更多)。
现在参照图2，其中示出了I/I系统10的简化示意图。该系统包含I/R单元12及其射束16，发送天线18，接收天线19，BIC 30，天线32和电池34。天线32接收射束16，RF电压被用作BIC 30的端子42的输入信号。电池34的正极被连接到引线48，该引线48被连接到端子+VDD，电池34的负极被连接到引线49，该引线49被连接到基准端子(REF)，而基准端子被接地。BIC的电路包含检测器/解调器模块50，复位/唤醒模块52，控制/逻辑，数据存储器和数据寄存器模块54，和调制器56。
在总是打开的模块50中检测和解调射束16上的传入编码信号(在美国专利5,491,482号中详细描述)。当不在射束16范围内时，关闭BIC 30的其它部分。当模块50检测和解调I/R单元12的“复位”指令时，模块50通过路径60向复位/唤醒模块52提供＂复位＂数据字，而复位/唤醒模块52接着通过路径62向控制/逻辑，数据存储器和数据寄存器54施加加电信号。响应BIC 30从I/R单元12接收的指令和编码字，通过路径64和66向模块54提供来自模块50的位数据和时钟信号。
例如，被分配一个具体证件14的雇员的识别编号具有被存储在BIC 30的模块54中的六个存储器寄存器(标识为A至F)内的六个6位字的形式。为识别这个36位编号，I/R单元12逐字询问每个证件14。通过其调制器模块56的操作，BIC 30经路径69按照适当间隔应答I/R单元12，直到证件14完全被识别。美国专利5,491,482中详细描述了这个迭代过程。
I/R单元以适当频率向标牌发送指令和数据字的二进制位(比特)流，并且从各个标牌接收应答。各个标牌具有把识别代码编号存储成数字位的电路。各个标牌的电路检测和解调来自I/R单元的传入位流，并且产生从属于位流的时钟和定时信号，从而将传入数字字组成帧。该电路具有在选定时间内部应答位流的指令和数据字并且外部应答I/R单元的逻辑，使得标牌的代码编号被唯一识别而且在被识别时只有该标牌单独与I/R单元通信。
在标牌被唯一识别之前必须执行若干步骤。第一个步骤包含向每个和所有存在的标牌发送指令和数据字位流以确定至少存在一个标牌。下一个步骤是顺序排序出每一个和所有标牌中存储的多个编码字的所有可能的值的组合。下一个步骤是列出在每一个和所有标牌的发送和存储的字之间找到的匹配并且在找到匹配时由标牌作出应答。下一个步骤是确定至少一个标牌与所有其存储字匹配；并且再下一个步骤是向标牌发送指令和数据字以便分出已经作出应答的所有标牌中的匹配字的所有可能组合。在最后的步骤中，当每个标牌被唯一识别时逐个作出应答。
美国专利5,491,482中描述的标牌独立产生与I/R单元发送的载波信号没有任何关系的内部时钟信号。然而其它传统的I/I系统根据I/R单元发送的载波信号产生内部时钟信号。例如，通过按照固定数字分割I/R 12的载波信号，I/I系统10中的各个标牌(或卡)可以根据I/R单元发送的载波信号产生其自身的时钟信号66。当每个标牌根据询问器的载波信号产生其内部时钟信号时，标牌的内部时钟信号与载波信号＂相干＂。由于I/R可以并行询问多个标牌，相干信号可以彼此干扰。
参照图3(a)-(f)和4(a)-(f)说明相干信号干扰问题。图中图解了不同的波形标记为80-85。第一个波形80是公共时钟信号(询问器的载波)，波形81和82分别是内部产生的时钟信号，分别为标牌A和B中的时钟A和时钟B。如图2所示，时钟A或时钟B可以从模块50输出到路径66上。通过以预定数字分割公共询问器的载波信号，I/I系统中的各个标牌可以产生其时钟信号。在图3和4的例子中，预定数字是2。
尽管未示出，可以理解各个标牌用逻辑1和0构成的数据流作出应答。各个逻辑1或0的位时间周期通常长于一个时钟周期。例如，一个位时间周期内可能有36个时钟周期。例如在图3和4中，位时间周期的持续时间大于各图中显示的所有组合时钟脉冲的持续时间。
根据标牌之间容差的不同，各个标牌可以在不同时间开始分割载波信号。例如，在图3中标牌A的时钟A和标牌B的时钟B同相。然而在图4中时钟A和时钟B不同相。
通过在预定数量的时钟周期内进行开/关键调制(on/off keymodulation)，标牌可以生成由模块54(图2)产生的应答。标牌A和标牌B的应答分别被表示成83和84。如上所述，标牌A应答83和标牌B应答84实际上是一个位时间周期内的时钟调制。作为传播到I/R的应答信号，这些信号彼此干扰。当如图3所示这些应答信号同相时，应答信号混合产生强信号如图所示结果85。然而当应答信号不同相时，结果如图4所示并且I/R不接收任何信号。
于是，当若干标牌同时应答询问器的查询时，存在相干信号干扰。根据标牌的应答信号之间的相位偏移，I/R接收的结果信号在振幅上变化。在某些情况下，振幅可能接近0，因而I/R不可能进行检测。虽然可以开发出防止若干个卡同时应答的算法，但这些算法速度较慢并且随着整个标牌群体(地址空间)中的标牌数量增加时速度会更慢。
相干信号干扰的问题表明需要提供减少相干信号间信号干扰的装置和方法。发明内容
本发明提供用于减少至少两个与公共时钟信号组帧的位流之间的相干信号干扰的装置。该装置根据公共时钟信号产生本地时钟信号，并且包含用唯一特征(unique signature)对时钟信号进行编码的曼彻斯特编码器。还包含把两个位流中的一个位流与编码时钟信号结合以产生编码输出信号的逻辑“与”门。当发送期间编码输出信号与两个位流中的另一个结合时，在接收端可识别结合的位流的各个位。
示例性的编码器包含具有串行输出，串行输入，并行输入和时钟输入的再循环移位寄存器。移位寄存器的串行输出被反馈到串行输入。时钟信号被提供到移位寄存器的时钟输入并且唯一特征被提供到并行输入。异或电路将移位寄存器的串行输出信号和时钟信号结合以产生编码时钟信号。唯一特征是用户选定的位模式(pattern)，唯一特征对标牌群体中的每个标牌是唯一的，并且在初始化期间被一次载入移位寄存器的并行输入。移位寄存器的长度等于用户选定位模式的长度，并且每个位时间周期再循环(re-circulate)位模式一次。位时间周期被定义成n＝F/DP，其中F是时钟信号的以赫兹为单位的频率，DP是位流的以位每秒为单位的位速率。
在另一个实施例中，公开了解码含有1和0的位流的鉴别器电路，其中每个1或0具有一个位时间周期。该鉴别器电路接收位流和根据公共时钟信号生成的本地时钟信号，其中位流包含与公共时钟信号组帧的脉冲。第一计数器接收位流并且由时钟信号提供时钟。当在一个位时间周期内检测到至少一个脉冲时，第一计数器确定1在位流中出现。第二计数器接收位流并且由时钟信号提供时钟。当在该位时间周期内没有检测到脉冲时，第二计数器确定出现了0。
应当理解，前面和下面的描述均是示例性的，并不是对本发明的限制。附图说明
通过下面结合附图的详细描述可以更好地理解本发明。其中包含下面图例：
图1(现有技术)是使用I/R单元和多个电子编码标牌的传统I/I系统的示意图；
图2(现有技术)是部分通过示意图形式说明图1的系统的传统I/R单元和单独标牌的模块图；
图3(a)-3(f)(现有技术)是说明两个传统标牌应答I/R载波信号的结果的时序图，其中两个应答同相；
图4(a)-4(f)(现有技术)是说明两个传统标牌应答I/R载波信号的结果的时序图，其中两个应答不同相并且在混合时产生0信号；
图5是说明基于本发明实施例的编码器的示意图；
图6是说明在图2的标牌中应用的图5的编码器的示意图；
图7(a)-图7(f)是说明两个均含有图5的编码器的标牌应答I/R载波信号的结果的时序图，其中两个应答同相；
图8(a)-图8(f)是说明两个均含有图5的编码器的标牌应答I/R载波信号的结果的时序图，其中两个应答不同相；
图9是说明基于本发明另一个实施例的鉴别解码器的示意图；和
图10(a)-10(k)是图解图9的鉴别解码器的操作的时序图。具体实施方式
根据本发明的一个实施例，图5示出了特征发生器，被指定为90。特征发生器包含保持寄存器92，移位寄存器93和异或逻辑模块94。特征模式91，时钟信号66和位数据64被作为输入信号提供给特征发生器90。编码输出信号68是特征发生器的输出信号。
应当理解，标牌群体中的每个标牌(或卡)包含该特征发生器。例如图6所示，特征发生器可以包含标牌14。如图所示，特征发生器90被包含在控制/逻辑，数据存储器和数据登记模块54中。特征模式91由特征模式选择器92提供并且由用户控制。例如，用户通过授权编程序列可以选择唯一特征。特征模式91可以是36位ID代码，也可以是任何其他长度的编码。于是，标牌群体中可以被任何一个I/R单元检测的每个标牌均具有为其分配以提供唯一特征模式的二进制数。
图6中还示出了时钟信号66和编码输出信号68，它们分别是特征发生器90的输入信号和输出信号。这些信号与图2示出的信号相同，因此用类似的数字表示。如下所述，通过使用曼彻斯特(二相)编码的特征模式91调制时钟信号66以产生编码输出信号68。接着通常由调制器56调制编码输出信号并且从天线32发送到询问器/读取器。通过这种方式，每个标牌的应答具有唯一模式。
现在参照图5，特征发生器90对标牌或卡的应答进行编码。特征模式91被存储在保持寄存器92中，保持寄存器92可以是例如EPROM。保持寄存器92的输出端通过并行连接97被连接到移位寄存器93的输入端101。移位寄存器93的串行输出端100通过线路98被回连到移位寄存器93的串行输入端102。线路98还被连接到“异或”电路94的输入端A。时钟信号66被提供到移位寄存器93的时钟输入端CK和“异或”电路94的输入端B。最终，异或电路94的输出端C通过线路96提供曼彻斯特编码时钟信号。编码时钟信号和位数据64被“与”门103进行“与”操作以产生编码输出信号68。在调制之后，编码输出信号变成标牌的应答信号。
在操作中，在标牌初始化期间一次把特征模式载入移位寄存器93。接着，在标牌的每个应答时间周期内特征模式被再循环一次。时钟信号66的频率可以等于应答载波信号的频率。例如，如果载波频率是Fc[Hz]并且位速率是DP(bps)，则位时间周期是时钟信号66的n＝Fc/DP个周期。应当理解，一个位时间周期内会有n个时钟周期。例如，在被标牌用于应答逻辑1或0的一个位时间周期内可能有36个时钟周期。此外，特征模式的长度等于再循环移位寄存器93的长度并且满足k≤n。在选择k＜n的情况下，应当把时钟信号66关闭p＝n-k个周期。
通过使用标牌的唯一特征模式对标牌的应答进行曼彻斯特编码，减少了同时应答I/R的标牌间的相干信号干扰问题。图7(a)-(f)和8(a)-(f)图解了当两个应答信号在空中混合时曼彻斯特编码导致的干扰降低。该图中示出了分别与图3和4中的信号相同的信号。根据询问器的载波信号80生成标牌A的时钟A和标牌B的时钟B。时钟A和时钟B可以是载波频率的可除数。在图7和8中，通过用诸如2的固定数值分割载波信号来获得标牌的时钟信号。
通过用唯一特征模式对标牌A的时钟A和标牌B的时钟B进行曼彻斯特编码，产生的混合信号在空中存留。例如，标牌A的特征模式91可以是16进制的123456，标牌B的特征模式91可以是16进制的789ABC。图7示出了当时钟A信号81和时钟B信号82同相并且已经用其相应的特征模式编码时的标牌A应答信号83和标牌B应答信号84。(这里只图解一个应答位时间周期的一部分。)类似地，图8示出了当时钟A信号81和时钟B信号82不同相时的同样的应答信号。尽管结果信号85取决于标牌A和标牌B的唯一模式并且因两个标牌同相或不同相操作而有所不同，该结果信号仍然可以被询问器检测和识别。下面参照图9描述对这些信号进行正确检测和识别的电路。
图7和8中示出的标牌A应答83和标牌B应答84实际表示不到单独一个位时间周期的时间内的编码时钟信号调制。(长于编码的位时间周期如标牌A应答83和标牌B应答84所示。)参照图5也可以理解这一点。当在单独的位时间周期期间位数据64是逻辑1时，编码输出信号68(标牌A应答83或标牌B应答84)是编码时钟信号96的调制。
还要注意，图8中的标牌B应答84与图7中的标牌B应答84相同。然而由于时钟被偏移180度，图8中的标牌A应答83是图7中标牌A应答83的反相。
图9中示出了解码电路200。如图所示，解码器200具有三个输入信号，即编码应答信号202，触发器信号203和时钟信号204。应当理解，解码器200可以包括离散部件，也可以是部分可编程门阵列，并且被包含在询问器/读取器(I/R)单元12(图1)中。在经过接收和放大之后，可以由RF部分(未示出)提供编码应答202。当然，这里的编码应答信号是由一或多个标牌发送的混合信号。第二输入信号，触发器信号203，可以由处理器(未示出)提供，而第三输入信号，时钟信号204，可以由时钟发生器(未示出)提供。在本发明的实施例中，时钟信号204与编码应答信号202相干。
再次参照图9，阈值比较器201将接收的编码应答信号202转换成与逻辑兼容的电平。经转换或整形的信号被阈值比较器201输出为信号205并且作为示例在图10(b)中被图示成信号205。尽管未示出，可以把比较器的阈值设置到刚刚高出信号噪声水平之上。
控制定序器214使解码器的操作与编码应答信号的期望到达同步。图10(b)，(c)，(D)和(e)分别示出了被提供为控制定序器214的输入信号的转换信号205，触发器信号203与时钟信号204，以及作为控制定序器214的输出信号的定序器输出信号212之间的关系。控制定序器214的功能是每当编码的不是期望的时初始化(或复位)解码器200。在另一个实施例中，控制定序器214的功能是正好在编码的是期望的之前初始化解码器200。
如下所述，解码器200区别编码应答信号中的1和0，每个1或0均具有一个位时间周期。斜坡计数器206和加法计数器207提供第一解码输出信号210。第一解码输出信号如图10(i)所示，并且每当位时间周期内出现编码应答信号202中的至少一个脉冲时(图10(j))是活跃的(active)。加法计数器211提供第二解码输出信号213。第二解码输出信号如图10(k)所示，并且每当位时间周期内编码应答信号202中没有出现脉冲时活跃。
斜坡计数器206和加法计数器207这里一起被称作第一计数器，而加法计数器211这里被称作第二计数器。
如图所示，转换的信号205被提供为给斜坡计数器206，加法计数器211和控制定序器214的输入信号。时钟信号204被提供为给斜坡计数器206，加法计数器207，加法计数器211和控制定序器214的输入信号。触发器信号203被提供为给控制定序器214的输入信号。控制定序器214的输出信号被提供为斜坡计数器206，加法计数器207和加法计数器211的复位(RST)输入端的输入信号。阈值比较器201的输出信号被提供为斜坡计数器206和加法计数器211的另外复位(RST)输入端的输入信号。最终，斜坡计数器206的输出信号209被提供为加法计数器207的另外复位(RST)输入端的输入信号。如果任何一个计数器只有单独一个复位输入端，则可以对提供给图9所示的两个复位输入端的信号进行逻辑“或”操作以产生信号复位信号。
加法计数器211是具有两个同步复位输入端的自由运行回绕二进制计数器。由转换编码应答信号205提供第一复位输入信号。由定序器输出信号212提供第二复位输入信号。每当任何一个或两个复位输入信号活跃时，计数数值被复位并保持为0数值。每当计数数值等于终端计数(稍后说明)时，加法计数器211的输出信号是活跃的。
斜坡计数器206是当到达终端计数数值时停止计数的自由运行二进制计数器。斜坡计数器具有两个同步复位输入端。每当任何一个或两个复位输入信号活跃时，斜坡计数器数值被复位并保持为0数值。输出信号209如图10(g)所示，并且每当计数数值等于终端计数时活跃。
最终，加法计数器207是具有两个同步复位输入端的自由运行回绕二进制计数器。每当任何一个或两个复位输入信号活跃时，计数数值被复位并保持为0数值。每当计数数值等于终端计数时，输出信号再次活跃。
斜坡计数器206，加法计数器207和加法计数器211的终端计数数值相同并且取决于时钟信号204的频率和应答位时间周期。例如，在时钟信号204的频率是标牌的时钟信号66的频率的两倍并且应答位时间周期等于n个标牌时钟信号66的周期时，终端计数数值等于到2n-1。在图10(a)所示的例子中，位时间周期等于4个时钟信号66的周期。通过观测可以发现，图10(b)的转换信号205(从编码应答信号生成)在一个位时间周期内具有四个完整的周期。因此，终端计数是2·4-1＝7。注意，时钟信号204(图10(d))是转换信号205(或标牌的时钟信号66)的频率的两倍。
图10(f)图解了斜坡计数器206的计数。图10(h)示出了加法计数器207的计数，而图10(j)示出了加法计数器211的计数。每个计数器从0计数到7。信号209(图10(g))在斜坡计数器206计数到7时变成活跃。第一解码输出(图10(i)中的信号210)当加法计数器207计数到7时变成活跃。最终，第二解码输出(图10(k)中的信号213)当加法计数器211计数到7时变成活跃。
在图10(a)所示的例子中，标牌的混合应答是＂1001100＂。图10(i)中的第一解码输出信号是“1--11--”，表示在混合应答中检测到三个1。图10(k)中的第二解码输出信号是“-11--11”，表示在混合应答中检测到四个0。
在操作中，输出信号212(图10e)复位三个自由运行计数器。除非被转换信号205(图10b)复位，该三个计数器均从0到7(终端计数)对时钟脉冲204进行计数。由于时钟脉冲204被位数据流组帧或与之相干，例如在每个位时间周期中应当有8个时钟脉冲(图10a)。在第一位时间周期(1)期间，加法计数器211(图10j)继续被转换信号205复位，但在第二位时间周期(0)期间计数到7并且在第三位时间周期(0)期间再次计数到7。于是，每当加法计数器211到达计数7时第二解码输出信号213(图10k)变成逻辑1。
斜坡计数器206(图10f)在第一位时间周期(1)期间被转换信号205连续复位并且在第二位时间周期之前不达到计数7。其间，由于没有被斜坡计数器206复位，加法计数器207(图10h)达到计数7并且将第一位时间周期识别成1。然而在第二和第三位时间周期期间，斜坡计数器206达到计数7并且用输出信号209复位加法计数器207(图10g)。因此，在第二和第三位周期期间，加法计数器207不激活第一解码输出信号210(图10i)。
尽管未示出，但应当理解第一和第二解码输出信号也提供被提供给I/R中的CPU以识别应答。在图9的实施例中，向CPU提供两个解码输出信号。由于输出信号不互斥(不出现第一解码输出信号不意味存在第二解码输出信号)，两个输出信号是必须的。在另一个实施例中，可以修改输出信号。例如，第一解码输出信号可以表示1或0，而第二解码输出信号可以表示＂第一解码输出信号现在有效＂。通过这种方式，解码器200可以区别1和0。
尽管这里参照某些特定实施例对本发明进行了图解和描述，但本发明不仅限于这些描述。在与权利要求等价的范围内并且在不偏离本发明的构思的前提下可以在详细方面进行各种修改。例如可以理解，本发明不仅限于图2示出的I/I系统。本发明可以被扩展到任何具有通过诸如空气，有线链路或光纤链路的通信介质传播的多个应答信号的系统。