可变电容及其制造方法 【技术领域】
本发明是关于一种可变电容(varactor)及其制造方法，且特别是关于一种适用于高频电路的可变电容及其制造方法。背景技术
在目前的日新月异的时代中，随着无线通讯技术的成熟及使用的便利性，使得无线通讯在整体通讯中占有一席之地。在无线通讯技术中，以高频电路为其主要技术之一。而在高频电路内用以进行频率的变化的构件中，又以可变电容为最重要。
在公知的高频电路中，主要通过改变可变电容的供给电压，以改变可变电容的电容量，进而使高频电路所发射或接收地频率改变，以使装载此高频电路的无线通讯装置可准确地接收传送通讯信号。
再者，在公知的高频电路的制作工艺中，其可变电容的制作工艺通常在完成高频电路的金氧半导体(Metal-Oxide Semiconductor，MOS)部分与双载子金氧半导体(Bipolar Complementary Metal-OxideSemiconductor，BiCMOS)部分的制作工艺后，才开始进行。
请参照图6所示，公知的可变电容的制造方法在具有N+埋层(Buried)12、位于N+埋层12上方的N型阱区14、位于N+埋层12上方的深集极(deep collector)区20、及位于N型阱区14与深集极区20之间的场氧化层16的基底10上，将P型离子植入于N型阱区14中，以于N型阱区14的表面形成P+掺杂区18。之后，分别于P+掺杂区18及深集极区20的表面形成金属硅化物层22、24，再于基底10上形成一层介电层26。接着，于介电层26中形成分别与金属硅化物层22、24相连接的接触窗28、30。如此，即完成由深集极20、N+埋层12、N型阱区14/P+掺杂区18所构成的可变电容。
由于可变电容的效能(Q)与其电容值及电阻值成反比关系，且其电容值为此可变电容所需的电容值，因此，在不可改变其电容值的情形下，仅能以降低可变电容的电阻值的方式来提高其效能。然而，在公知的可变电容的结构中，由于可变电容的电阻值主要是受到具有较大电阻值的N型阱区14的影响，因此，在无法降低N型阱区14的电阻值的情形下，无法更进一步地提生可变电容的效能。发明内容
因此，本发明的目的提供一种可变电容，以大幅降低可变电容的电阻值。
再者，本发明的再一目的提供一种可变电容，以缩小整体电路布局所需的空间。
本发明提出一种可变电容，由在基底中的第一型式的埋层、第一型式的阱区、第二型式的掺杂区及导体层所构成。第一型式的阱区位于基底中，且第一型式的阱区具有凹陷。第一型式的埋层位于第一型式的阱区下方的基底中，且第一型式的埋层与第一型式的阱区相连接。第二型式的掺杂区位于第一型式的阱区的凹陷底部。导体层位于第一型式的埋层之上，且导体层与第一型式的埋层相连接。
本发明再提出一种可变电容，由在基底中的第一型式的埋层、第一型式的阱区、至少一个第二型式的掺杂区及至少一个导体层所构成，其中基底具有至少一个浅沟渠隔离结构。第一型式的阱区位于基底中。第一型式的埋层位于第一型式的阱区下的基底中，且第一型式的埋层与第一型式的阱区相连接。第二型式的掺杂区位于浅沟渠隔离结构底部的第一型式的阱区中。导体层与第一型式的埋层相连接。
本发明提出一种可变电容的制造方法，此方法包括：首先，提供一基底，基底中已形成有第一型式的埋层、及位于第一型式的埋层之上且与第一型式的埋层相连接的第一型式的阱区。再移除部分第一型式的阱区，以形成未暴露第一型式的埋层的至少一开口。接着，于开口底部的第一型式的阱区中形成第二型式的掺杂区。
本发明再提出一种可变电容的制造方法，此方法包括：首先，提供一基底，基底中已形成有第一型式的埋层、及位于第一型式的埋层之上且与第一型式的埋层相连接的第一型式的阱区。再于第一型式的阱区中形成浅沟渠隔离结构。接着，移除部分第一型式的阱区，以形成暴露第一型式的埋层的开口，再于基底之上形成介电层。之后，于介电层中形成至少一个第一接触窗开口与至少一个第二接触窗开口，且第一接触窗开口暴露部分金属硅化物层，第二接触窗开口暴露浅沟渠隔离结构底部的第一型式的阱区。再于浅沟渠隔离结构底部的第一型式的阱区中形成第二型式的掺杂区。接着，于第一接触窗开口与第二接触窗开口中形成多个接触窗。另外，第二型式的掺杂区也可于形成浅沟渠隔离结构的步骤中形成。
因此，本发明的可变电容，通过缩短第二型式的掺杂区与第一型式的埋层之间的第二型式的阱区距离，而大幅降低可变电容的电阻值。
再者，本发明的可变电容的制造方法，将其部分制作工艺与双载子制作工艺同时进行，因此可在不增加光罩数的情形下，大幅降低可变电容的电阻值。
再者，本发明的可变电容，不使用公知的深集极区，而直接利用接触窗与埋层相接触，以大幅降低可变电容的电阻值。
再者，本发明的可变电容，将掺杂区形成于浅沟渠隔离结构的底部，以缩小整体电路布局所需的空间。
为让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合所附图式，作详细说明。附图说明
图1A至图1D所示为本发明的第一较佳实施例的可变电容的制造流程的剖面示意图。
图2A至图2E所示为本发明的第二较佳实施例的可变电容的制造流程的剖面示意图。
图3A至图3F所示为本发明的第三较佳实施例的可变电容的制造流程的剖面示意图。
图4A至图4G所示为本发明的第四较佳实施例的可变电容的制造流程的剖面示意图。
图5A至图5H所示为本发明的第五较佳实施例的可变电容的制造流程的剖面示意图。
图6所示为公知的可变电容的结构的剖面示意图。标号说明：
10，100，200，300，400，500：基底
12，102，202，302，402，502：N+埋层
14，104，204，304，404，504：N型阱区
16，106，206，306：场氧化层
18，120，212a，212b，312，428，510：P+掺杂区
20，110：深集极区
22，24，124a，124b，216a，216b，318a，318b，420，528：金属硅化物层
26，126，218，320，422，530：介电层
28，30，130a，130b，224a，224b，324a，324b，430，432，534a，534b：接触窗
108，118，128a，128b，208a，208b，214，220a，220b，308，314，322a，322b，414，416，424，426，520，524，532a，532b：开口
112，408，516：氧化硅层
114，410，518：氮化硅层
116，412，522：保护层
122，210a，210b，418，526：间隙壁
222，326，536：光阻层
310：第一间隙壁
316：第二间隙壁
406，514：浅沟渠隔离结构
506：浅沟渠隔离开口
508：衬层
512：绝缘层具体实施方式第一较佳实施例
图1A至图1D所示为本发明的第一较佳实施例的可变电容的制造流程示意图。首先，请参照图1A所示，提供一基底100，基底100中已形成有N+埋层102、N型阱区104、场氧化层106、及深集极区110，其中N型阱区104及深集极区110位于N+埋层102之上，且场氧化层106位于N型阱区104及深集极区110之间。再者，N+埋层102为重掺杂区，其掺质例如是磷。N型阱区104系为轻掺杂区，其掺质例如是磷。深集极区110为重掺杂区，其掺质例如是硼。另外，本较佳实施例的隔离结构虽以场氧化层106为例进行说明，然并不以此为限，也可以改为浅沟渠隔离结构。
接着，于基底100上形成一层保护层116，再利用微影蚀刻的方式，移除部分保护层116，以形成暴露部分N型阱区104的开口108。保护层116的形成方式例如是利用化学气相沉积法，于基底100上依序形成氧化硅层112及氮化硅层114，然并不以此为限。另外，前述具有开口108的保护层116的形成过程也可以与双载子互补式金氧半导体制作工艺的双载子制作工艺中的双载子开口的形成步骤同时进行，如此，此时的微影蚀刻步骤不需使用额外的光罩，并可减少制作工艺时间与成本。
之后，请参照图1B所示，以保护层116为罩幕，移除部分N型阱区104，以形成未暴露N+埋层102的开口118。另外，也可以通过延长前述双载子制作工艺的基极多晶硅蚀刻(base polysilicon etch)的蚀刻时间，即可形成本发明的开口118，如此，则不需进行额外的蚀刻步骤，并可减少制作工艺时间与成本。
接着，请参照图1C所示，于开口118的侧壁上形成间隙壁122。此间隙壁122的形成方法例如是利用化学气相沉积法，于基底100上形成一层氧化硅层，再利用非等向性蚀刻的方式回蚀刻，移除部分氧化硅层，以于开口118的侧壁上形成间隙壁122。另外，形成间隙壁122可以避免后续进行离子植入时，因开口118的侧壁上的起伏，而在开口118侧壁的N型阱区104中形成不必要的掺杂区。
另外，间隙壁122的材质虽以氧化硅为例进行说明，然并不以此为限，其也可改用氮化硅。再者，当开口118的侧壁为一垂直平滑的壁面时，也可以不形成此间隙壁。
之后，以间隙壁122、保护层116与场氧化层106为罩幕，进行P型离子植入，以于开口118的底部的形成P+掺杂区120，其中P型离子例如是硼离子。
接着，请参照图1D所示，去除保护层116，再分别于P+掺杂区120与深集极区110的表面形成金属硅化物层124a、124b。此金属硅化物层124a、124b的形成方法例如是先于基底100上形成一层例如是钛的金属层，再进行回火，以使此钛金属层与基底100的硅反应，之后去除未反应的钛金属，而完成金属硅化物层124a、124b的制备。再者，金属硅化物层124a、124b的材质例如是硅化钛。
之后，于基底100上形成一层介电层126，再利用微影蚀刻的方式，移除部分介电层126，以于介电层126中形成分别暴露部分金属硅化物层124a、124b的开口128a、128b，之后，回填金属层，并进行化学机械研磨以平坦化，而形成接触窗130a、130b。其中接触窗130a、130b的材质例如是钨。
与图6所示的公知可变电容比较时，可以发现在本较佳实施例中，将P+掺杂区120形成于N型阱区104的凹陷开口118的底部，可以大幅缩短P+掺杂区120与N+埋层102之间的具有较大电阻的N型阱区104的距离，进而大幅降低可变电容的电阻值。
再者，由于本较佳实施例的部分制作工艺可与双载子制作工艺同时进行，因此，本较佳实施例所使用的光罩总数在扣除与双载子制作工艺同时进行的光罩数后，与公知的个别形成可变电容的制作工艺所使用的光罩总数相同，故本发明可在不增加光罩总数的情形下，大幅降低可变电容的电阻值。
另外，本较佳实施例的可变电容虽以P+掺杂区、N+型埋层、P型深集极区为例进行说明，然并不以此为限，也可改用N+掺杂区、P+型埋层、N型深集极区。第二较佳实施例
图2A至图2E所示为本发明的第二较佳实施例的可变电容的制造流程示意图。首先，请参照图2A所示，提供一基底200，基底200中已形成有N+埋层202、N型阱区204、及场氧化层206，其中N型阱区204位于N+埋层202之上，且场氧化层206位于N型阱区204之上。再者，N+埋层202为重掺杂区，其掺质例如是磷。N型阱区204为轻掺杂区，其掺质例如是磷。再者，本较佳实施例的隔离结构虽以场氧化层206为例进行说明，然并不以此为限，也可以改为浅沟渠隔离结构。
接着，利用微影蚀刻的方式，移除部分N型阱区204，以形成未暴露N+埋层202的开口208a、208b。再者，本较佳实施例，之开口208a、208b例如是分别位于由场氧化层206所隔离的二主动组件区内。
另外，也可以通过延长前述双载子制作工艺的基极多晶硅蚀刻的蚀刻时间，即可形成本发明的开口208a、208b，如此，则不需进行额外的蚀刻步骤，并可减少制作工艺时间与成本。
接着，请参照图2B所示，于开口208a、208b的侧壁上形成间隙壁210a、210b。此间隙壁210a、210b的形成方法例如是利用化学气相沉积法，于基底200上形成一层氧化硅层，再利用非等向性蚀刻的方式回蚀刻，移除部分氧化硅层，以于开口208a、208b的侧壁上形成间隙壁210a、210b。另外，形成间隙壁210a、210b可以避免后续进行离子植入时，因开口208a、208b的侧壁上的起伏，而在开口208a、208b侧壁的N型阱区204中形成不必要的掺杂区。
另外，间隙壁210a、210b的材质虽以氧化硅为例进行说明，然并不以此为限，其亦可改用氮化硅。再者，当开口208a、208b的侧壁为一垂直平滑的壁面时，也可以不形成此间隙壁。
之后，以间隙壁210a、210b与场氧化层206为罩幕，进行P型离子植入，以于暴露的N型阱区204中形成P+掺杂区212a、212b，其中P型离子例如是硼离子。
接着，请参照图2C所示，于基底200上形成暴露P+掺杂区212a的光阻层222，再以光阻层222为罩幕，利用例如是蚀刻的方法，移除N型阱区204，以形成暴露部分N+埋层202的开口214。另外，可进行过蚀刻，以防止在开口214的底部有N型阱区204的残留。再者，间隙壁210a也可以在光阻222发生对不准之际，作为形成开口214的罩幕。
接着，请参照图2D所示，去除光阻层222，再分别于暴露的N+埋层202与P+掺杂区212b的表面形成金属硅化物层216a、216b。此金属硅化物层216a、216b的形成方法例如是先于基底200上形成一层例如是钛的金属层，再进行回火，以使此钛金属层与基底200的硅反应，之后去除未反应的钛金属，而完成金属硅化物层216a、216b的制备。再者，金属硅化物层216a、216b的材质例如是硅化钛。
之后，请参照图2E所示，于基底200上形成一层介电层218，再利用微影蚀刻的方式，移除部分介电层218，以于介电层218中形成分别暴露部分金属硅化物层220a、220b的开口，之后，回填金属层，并进行化学机械研磨以平坦化，而形成接触窗224a、224b。其中接触窗224a、224b的材质例如是钨。
另外，本较佳实施例不需通过公知的深集极区与N+埋层相接触，而是将与公知的深集极区相连接的接触窗直接与N+埋层相接触。由于接触窗的材质通常为低电阻值的金属，且公知的深集极区的材质通常为掺杂硅，因此，接触窗的电阻值远低于公知的深集极区的电阻值，故本发明的利用接触窗224a与埋层202相连接的可变电容的电阻值远低于公知的可变电容的电阻值，进而可大幅提高可变电容的效能。
与图6所示的公知可变电容比较时，可以发现在本较佳实施例中，将P+掺杂区212b形成于N型阱区204的凹陷开口208b的底部，可以大幅缩短P+掺杂区212b与N+埋层202之间的距离，进而大幅降低可变电容的电阻值。
再者，由于本较佳实施例的部分制作工艺可与双载子制作工艺同时进行，因此，本较佳实施例所使用的光罩总数与公知的分别形成双载子晶体管与可变电容的制作工艺所使用的光罩总数相同，故本发明可在不增加光罩总数的情形下，大幅降低可变电容的电阻值。
另外，本较佳实施例的可变电容虽以P+掺杂区、N+型埋层为例进行说明，然并不以此为限，亦可改用N+掺杂区、P+型埋层。第三较佳实施例
图3A至图3F所示为本发明的第三较佳实施例的可变电容的制造流程示意图。首先，请参照图3A所示，提供一基底300，基底300中已形成有N+埋层302、N型阱区304、及场氧化层306，其中N型阱区304位于N+埋层302之上，且场氧化层306位于N型阱区304之上。再者，N+埋层302为重掺杂区，其掺质例如是磷。N型阱区304为轻掺杂区，其掺质例如是磷。另外，本较佳实施例的隔离结构虽以场氧化层306为例进行说明，然并不以此为限，也可以改为浅沟渠隔离结构。
接着，利用微影蚀刻的方式，移除部分N型阱区304，以于二相邻的场氧化层306之间的主动区内形成未暴露N+埋层302的开口308。另外，也可以通过延长前述双载子制作工艺的基极多晶硅蚀刻的蚀刻时间，即可形成本发明的开口308，如此，则不需进行额外的蚀刻步骤，并可减少制作工艺时间与成本。
接着，请参照图3B所示，于开口308的侧壁上形成第一间隙壁310。此第一间隙壁310的形成方法例如是利用化学气相沉积法，于基底300上形成一层氧化硅层，再利用非等向性蚀刻的方式回蚀刻，移除部分氧化硅层，以于开口308的侧壁上形成第一间隙壁310。另外，形成第一间隙壁310可以避免后续进行离子植入时，因开口308的侧壁上的起伏，而在开口308侧壁的N型阱区304中形成不必要的掺杂区。
另外，第一间隙壁310的材质虽以氧化硅为例进行说明，然并不以此为限，其亦可改用氮化硅。再者，当开口308的侧壁为一垂直平滑的壁面时，也可以不形成此间隙壁。
之后，以第一间隙壁310与场氧化层306为罩幕，进行P型离子植入，以于暴露的N型阱区304中形成P+掺杂区312，其中P型离子例如是硼离子。
接着，请参照图3C所示，于基底300上形成暴露部分P+掺杂区312的光阻层326，再以光阻层326为罩幕，移除N型阱区304，以形成暴露部分N+埋层302的开口314。另外，可进行过蚀刻，以防止在开口314的底部有N型阱区304的残留。
接着，请参照图3D所示，去除光阻层326，再于开口314的侧壁上形成第二间隙壁316。此第二间隙壁316的形成方法例如是利用化学气相沉积法，于基底300上形成一层氧化硅层，再利用非等向性蚀刻的方式回蚀刻，移除部分氧化硅层，以于开口314的侧壁上形成第二间隙壁316。
接着，请参照图3E所示，分别于P+掺杂区312与暴露的N+埋层302的表面形成金属硅化物层318a、318b。此金属硅化物层318a、318b的形成方法例如是先于基底300上形成一层例如是钛的金属层，再进行回火，以使此钛金属层与基底300的硅反应，之后去除未反应的钛金属，而完成金属硅化物层318a、318b的制备。再者，金属硅化物层318a、318b的材质例如是硅化钛。
之后，请参照图3F所示，于基底300上形成一层介电层320，再利用微影蚀刻的方式，移除部分介电层320，以于介电层320中形成分别暴露部分金属硅化物层318a、318b的开口322a、322b，之后，回填金属层，并进行化学机械研磨以平坦化，而形成接触窗324a、324b。其中接触窗324a、324b的材质例如是钨。
另外，由于本较佳实施例的可变电容，在其起点与终点皆形成于同一主动区内，因此，可以缩小整体布局的面积。
另外，本较佳实施例不需通过公知的深集极区与N+埋层相接触，而是将与公知的深集极区相连接的接触窗直接与N+埋层相接触。由于接触窗的材质通常为低电阻值的金属，且公知的深集极区的材质通常为掺杂硅，因此，接触窗的电阻值远低于公知的深集极区的电阻值，故本发明的利用接触窗324b与埋层302相连接的可变电容的电阻值远低于公知的可变电容的电阻值，进而可大幅提高可变电容的效能。
与图6所示的公知可变电容比较时，可以发现在本较佳实施例中，将P+掺杂区312形成于N型阱区304的凹陷开口308的底部，可以大幅缩短P+掺杂区312与N+埋层302之间的具有较大电阻的N型阱区304的距离，进而大幅降低可变电容的电阻值。
再者，由于本较佳实施例的部分制作工艺可与双载子制作工艺同时进行，因此，本较佳实施例所使用的光罩总数与公知的分别形成双载子晶体管与可变电容的制作工艺所使用的光罩总数相同，故本发明可在不增加光罩总数的情形下，大幅降低可变电容的电阻值。
另外，本较佳实施例的可变电容虽以P+掺杂区、N+型埋层为例进行说明，然并不以此为限，也可改用N+掺杂区、P+型埋层。第四较佳实施例
图4A至图4G所示为本发明的第四较佳实施例的可变电容的制造流程示意图。首先，请参照图4A所示，提供一基底400，基底400中已形成有N+埋层402、N型阱区404、及浅沟渠隔离结构406，其中N型阱区404位于N+埋层402之上，且浅沟渠隔离结构406位于N型阱区404之上。再者，N+埋层402为重掺杂区，其掺质例如是磷。N型阱区404为轻掺杂区，其掺质例如是磷。
接着，请参照图4B所示，于基底400上形成一层保护层412，再利用微影蚀刻的方式，移除部分保护层412，以形成暴露部分N型阱区404的开口414。保护层412的形成方式例如是利用化学气相沉积法，于基底400上依序形成氧化硅层408及氮化硅层410，然并不以此为限。另外，前述具有开口414的保护层412的形成过程也可以与双载子互补式金氧半导体制作工艺的双载子制作工艺中的双载子开口的形成步骤同时进行，如此，此时的微影蚀刻步骤不需使用额外的光罩，并可减少制作工艺时间与成本。
之后，请参照图4C所示，以保护层412与浅沟渠隔离结构406为罩幕，移除部分N型阱区404，以形成暴露N+埋层402的开口416。另外，也可以通过延长前述双载子制作工艺的基极多晶硅蚀刻的蚀刻时间，即可形成本发明的开口416，如此，则不需进行额外的蚀刻步骤，并可减少制作工艺时间与成本。
接着，请参照图4D所示，去除保护层412，并于开口416的侧壁上形成间隙壁418。此间隙壁418的形成方法例如是利用化学气相沉积法，于基底400上形成一层氧化硅层，再利用非等向性蚀刻的方式回蚀刻，移除部分氧化硅层，以于开口416的侧壁上形成间隙壁418。另外，间隙壁418的材质虽以氧化硅为例进行说明，然并不以此为限，其亦可改用氮化硅。再者，保护层412也可以在形成间隙壁418的过程中的移除氧化硅层的步骤时，才予以去除。
接着，请参照图4E所示，于暴露的N+埋层402的表面形成金属硅化物层420。此金属硅化物层420的形成方法例如是先于基底400上形成一层例如是钛的金属层，再进行回火，以使此钛金属层与基底400的硅反应，之后去除未反应的钛金属，而完成金属硅化物层420的制备。再者，金属硅化物层420的材质例如是硅化钛。
之后，请参照图4F所示，于基底400上形成一层介电层422，再利用微影蚀刻的方式，移除部分介电层422，以于介电层422中形成开口424、426。其中开口424暴露部分金属硅化物层420，而开口426则贯穿浅沟渠隔离结构406，而暴露位于浅沟渠隔离结构406底部的N型阱区404。
接着，请参照图4G所示，于暴露的N型阱区404中形成P+掺杂区428，其中P型离子例如是硼离子。另外，增加开口426的数目可以增加位于浅沟渠隔离结构406底部的P+掺杂区428的总面积，进而可进一步降低可变电容的电阻值。
之后，于开口424、426中回填金属层，以于介电层422中形成接触窗430、432。其中接触窗430、432的材质例如是钨。
另外，由于本较佳实施例的可变电容将P+掺杂区428形成于浅沟渠隔离结构406的底部，因此可缩小整体电路布局所需的空间。
再者，与图6所示的公知可变电容比较时，可以发现在本较佳实施例中，将P+掺杂区428形成于浅沟渠隔离结构406的底部，可以大幅缩短P+掺杂区428与N+埋层402之间的具有较大电阻的N型阱区404的距离，进而大幅降低可变电容的电阻值。
此外，本较佳实施例不需通过公知的深集极区与N+埋层相接触，而是将与公知的深集极区相连接的接触窗直接与N+埋层相接触。由于接触窗的材质通常为低电阻值的金属，且公知的深集极区的材质通常为掺杂硅，因此，接触窗的电阻值远低于公知的深集极区的电阻值，故本发明的利用接触窗430与埋层402相连接的可变电容的电阻值远低于公知的可变电容的电阻值，进而可大幅提高可变电容的效能。
值得一提的是，本较佳实施例的可变电容虽以P+掺杂区、N+型埋层为例进行说明，然并不以此为限，也可改用N+掺杂区、P+型埋层。第五较佳实施例
图5A至图5H所示为本发明的第五较佳实施例的可变电容的制造流程示意图。首先，请参照图5A所示，提供一基底500，基底500中已形成有N+埋层502、N型阱区504、及浅沟渠隔离开口506，其中N型阱区504位于N+埋层502之上，且浅沟渠隔离开口506位于N型阱区504的表面。再者，N+埋层502为重掺杂区，其掺质例如是磷。N型阱区504为轻掺杂区，其掺质例如是磷。
再者，请参照图5B所示，于基底500上依序形成衬层508与暴露浅沟渠隔离开口506的光阻层536。之后，以光阻层536为罩幕，进行P型离子植入，以于浅沟渠隔离开口506底部的N型阱区504中形成P+掺杂区510，其中P型离子例如是硼离子。另外，衬层508的材质例如是氧化硅或氮化硅。
另外，也可以在形成衬层508之前，先形成暴露浅沟渠隔离开口506的光阻层536，再以此光阻层536为罩幕，进行P型离子植入，而于浅沟渠隔离开口506底部的N型阱区504中形成P+掺杂区510。
之后，请参照图5C所示，去除光阻层536，再于浅沟渠隔离开口506中填满绝缘层512，使衬层508与绝缘层512构成浅沟渠隔离结构514。绝缘层512的材质例如是氧化硅或氮化硅。
另外，在本较佳实施例中，虽以形成有衬层508为例进行说明，然并不以此为限，例如是在不形成衬层508的情形下，形成浅沟渠隔离结构514。
接着，请参照图5D所示，于基底500上形成一层保护层522，再利用微影蚀刻的方式，移除部分保护层522，以形成暴露部分N型阱区504与浅沟渠隔离结构514的开口520。保护层522的形成方式例如是利用化学气相沉积法，于基底500上依序形成氧化硅层516及氮化硅层518，然并不以此为限。另外，前述具有开口520的保护层522的形成过程也可以与双载子互补式金氧半导体制作工艺的双载子制作工艺中的双载子开口的形成步骤同时进行，如此，此时的微影蚀刻步骤不需使用额外的光罩，并可减少制作工艺时间与成本。
之后，请参照图5E所示，以保护层522与浅沟渠隔离结构514为罩幕，移除部分N型阱区504，以形成暴露N+埋层502的开口524。另外，也可以通过延长前述双载子制作工艺的基极多晶硅蚀刻的蚀刻时间，即可形成本发明的开口524，如此，则不需进行额外的蚀刻步骤，并可减少制作工艺时间与成本。
接着，请参照图5F所示，去除保护层522，并于开口524的侧壁上形成间隙壁526。此间隙壁526的形成方法例如是利用化学气相沉积法，于基底500上形成一层氧化硅层，再利用非等向性蚀刻的方式回蚀刻，移除部分氧化硅层，以于开口524的侧壁上形成间隙壁526。另外，间隙壁526的材质虽以氧化硅为例进行说明，然并不以此为限，其也可改用氮化硅。再者，保护层522也可以在形成间隙壁526的过程中的移除氧化硅层的步骤时，才予以去除。
接着，请参照图5G所示，于暴露的N+埋层502的表面形成金属硅化物层528。此金属硅化物层528的形成方法例如是先于基底500上形成一层例如是钛的金属层，再进行回火，以使此钛金属层与基底500的硅反应，之后去除未反应的钛金属，而完成金属硅化物层528的制备。再者，金属硅化物层528的材质例如是硅化钛。
之后，请参照图5H所示，于基底500上形成一层介电层530，再利用微影蚀刻的方式，移除部分介电层530，以于介电层530中形成开口532a、532b。其中开口532a暴露部分金属硅化物层528，而开口532b则贯穿浅沟渠隔离结构514，而暴露位于浅沟渠隔离结构514底部的P+掺杂区510。
接着，于开口532a、532b内回填金属层，以于介电层530中形成接触窗534a、534b。其中接触窗534a、534b的材质例如是钨。
另外，由于本较佳实施例的P+掺杂区510为一个完整的掺杂层，而本发明的第四较佳实施例的P+掺杂区428为为多个掺杂区块所构成，因此，在掺杂区428、510上的浅沟渠隔离结构406、514的面积相同时，本较佳实施例的P+掺杂区510的传导面积会大于第四较佳实施例的P+掺杂区428的总传导面积。且由于电阻与传导面积具有反比关系，因此本较佳实施例可更进一步地降低可变电容的电阻值。
另外，由于本较佳实施例的可变电容将P+掺杂区510形成于浅沟渠隔离结构514的底部，因此可缩小整体电路布局所需的空间。
与图6所示的公知可变电容比较时，可以发现在本较佳实施例中，将P+掺杂区510形成于浅沟渠隔离结构514的底部，可以大幅缩短P+掺杂区510与N+埋层502之间的具有较大电阻的N型阱区504的距离，进而大幅降低可变电容的电阻值。
另外，本较佳实施例不需透过公知的深集极区与N+埋层相接触，而是将与公知的深集极区相连接的接触窗直接与N+埋层相接触。由于接触窗的材质通常为低电阻值的金属，且公知的深集极区的材质通常为掺杂硅，因此，接触窗的电阻值远低于公知的深集极区的电阻值，故本发明的利用接触窗534a与埋层502相连接的可变电容的电阻值远低于公知的可变电容的电阻值，进而可大幅提高可变电容的效能。
另外，本较佳实施例的可变电容虽以P+掺杂区、N+型埋层为例进行说明，然并不以此为限，亦可改用N+掺杂区、P+型埋层。
虽然本发明已以较佳实施例公开如上，然其并非用以限定本发明，任何熟悉此技术者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视权利要求书所界定者为准。