遮罩式只读存储器 (1)技术领域
本发明有关一种存储器，具体有关一种遮罩式存储器。
(2)背景技术
存储器分为非挥发性存储器与挥发性存储器。非挥发性存储器包括各种只读存储器，例如遮罩式存储器(Mask ROM)。
遮罩式存储器可以写入永久性的数据，适合大量生产，其应用相当广范，例如一般的游戏机里的游戏程序，即存在于这种存储器里。
如图1所示，遮罩式只读存储器(Mask ROM)的架构及动作原理整体看是一样的，即是先选中垂直方向上的位元线(BL)，再选中水平方向上的字元线(WL)，纵横交错到唯一的点，此点代表一个开启(turn on)的元件，而这一个开启的元件并不一定会将所属的BL电位拉到VSS，因为元件可能没有连接到BL。
传统的遮罩式只读存储器架构是针对埋藏编码(Burried Code)制作程序而设计的，填码位于闸极(Gate)正下方，意味着源极与汲极可以共用以便缩减尺寸，但是其从填码到产品上市的时程太长，所以无法抢得市场先机(Time to Market)。
为了抢得市场先机，于是有介层编码(Via code)及接触层编码(contact code)二种编码出现。这二种编码的优点是，编码属于后段制作程序，所以，从编码到产品出厂的时间加快，可以很快占得市场先机。但这二种编码却存在着在制作过程中汲极不能共用且尺寸增大的缺点。
(3)发明内容
本发明的目的是克服现有技术中的缺点，提出一种可兼顾到元件尺寸与市场先机进而提高产业竞争力的遮罩式只读存储器。
为实现上述目的，本发明的遮罩式只读存储器，其特点是，包括：一基础层；一第一掺杂层，它形成于该基础层上，借以作为该遮罩式只读存储器的一预备地线；一第二掺杂层，它形成于该第一掺杂层上，借以与该第一掺杂层形成一开关；以及一编码层，它形成于该第一掺杂层及该第二掺杂层上，以于运作时，由该开关决定读取该编码层的一数据。
如所述的遮罩式存储器只读存储器，其中该第一掺杂层与该第二掺杂层为不同性质层。
如所述的遮罩式只读存储器，其中该第一掺杂层为P掺杂层，第二掺杂层为N掺杂层。
如所述的遮罩式只读存储器，其中该预备地线为一字元线(word line)。
如所述的遮罩式只读存储器，其中该开关为一二极管。
如所述的遮罩式只读存储器，其中该编码层的形式为介层编码(Via code)。
如所述地遮罩式只读存储器，其中该编码层的形式为接触层编码(Contactcode)。
根据本发明另一方面的遮罩式只读存储器，其特点是，包括：数个位元组，各具一预备地线；以及一金属层，位于该数个位元组上方，借以连接该预备地线。
如所述的遮罩式只读存储器，其中该预备地线为一字元线(Word Line)。
如所述的遮罩式只读存储器，其中该遮罩式只读存储器的编码形式为介层编码(Via code)。
如所述的遮罩式只读存储器，其中该遮罩式只读存储器的编码形式为接触层编码(Contact code)。
根据本发明又一方面的遮罩式只读存储器，其特点是，包括：一第一存储区；一第二存储区；以及一主动隔绝装置，借以隔绝该第一存储区及该第二存储区。
如所述的遮罩式只读存储器，其中该主动隔绝装置包括数个主动元件，该主动元件的闸极是电连接至一接地电位。
如所述的遮罩式只读存储器，其中该主动元件为金属氧化物半导体(MOS)元件。
如所述的遮罩式只读存储器，其中该主动元件的闸极是分别连接至一工作线(poly)。
为进一步说明本发明的目的、结构特点和效果，以下将结合附图对本发明进行详细的描述。
(4)附图说明
图1是现有技术示意图。
图2是本发明一较佳实施例的遮罩式只读存储器架构图。
图3是本发明一较佳实施例的布局图及剖面图。
图4是本发明一较佳实施例的遮罩式只读存储器另一架构图。
图5是本发明一较佳实施例的遮罩式只读存储器又一架构图。
(5)具体实施方式
如图2所示，每一个单元(cell)由一个二极管(Diode)组成，而二极管的N端与同一字元线(WL)的相邻二极管的N端相接，借此构成预备地线BG。预备地线BG并不直接接到VSS；是否接到VSS，是由字元线(WL)所接到的元件所决定(在此暂定为反向器)，而介层编码(Via Code)则决定单元(cell)是否接到位元线BL。
其动作原理如下：
1.如果垂直解码器选择到BL1；
2.BL1充电至逻辑高电位；
3.如果水平解码器选择到WL0；
4.二极管D(0，1)开启，因为其通过介层编码(Via code)连接到BL1；
5.BL1放电至低电位。
由上可知，二极管为一开关，可作为数据读取的闸门，若被选择的二极管上打的编码(code)是1，则读到1，若打的编码(code)是0，则读到0。
如图3所示，上半部为布局图，下半部为对应的剖视图。要了解本发明的架构，必须同时观看布局图及剖面图。其主要包括基础层31、N掺杂层32及P掺杂层33，制作步骤如下：
1.N掺杂层形成；
2.植入P型掺质至N掺杂层中接触层(Contact)的预定位置。
3.植入P时控制浓度与深度，使之在水平方面恰足以包住接触层(contact)又不扩散至N掺杂层的边缘，垂直方面则留下一定空间当作预备地线。
4.形成接触层(contact)并在其上方覆以金属1(Metall)。
5.以介层(Via)选择是否要将该二极管(Diode)连到位元线(Bit Line)(金属2)(Metal 2)。
本发明的一个重要特点即是，二极管垂直并联并且预备地线就在其正下方，而二极管及预备地线的形成则以埋藏(Burried)P植入的浓度与深度来完成，这一点由布局(layout)图及剖面图可容易看出。采用本发明，布局尺寸可缩减25％以上。
如图4所示。每个字元组里含有八字元，它可利用接触编码(contactcode)，而共用的预备地线N掺杂层并联至金属2(metal 2)。这样的做法，可以使布局更有规则。
图5则为图2的变型，不同处在于，图5在二个存储区间加了一个主动隔绝(Active Isolation)装置，借以隔绝该第一存储区51及该第二存储区52。其中该主动隔绝装置包括数个主动元件，该主动元件的闸极是电连接至一接地电位。该主动元件为MOS元件。该主动元件的闸极是各别连接至一工作线(poly)。
除此的外，如果产品用双金属方法(double metal process)而编码(code)却只使用接触(contact)编码，则可借由布局(layout)方式的改变而形成字元水平并联，也就是字元线采用金属1(metal 1)，而只需要全球(Global)VSS，这样做将使字元线(Word Line)(工作线)(poly)不需自位0(Byte0)至位N(ByteN)纵贯全场。
字元线延迟时间(Word Line Delay Time)大幅减少，而连接Global VSS的Metal 2本质上阻抗极低，也就是增加水平方向的速度，而且尺寸更小，至于所付出的代价，就是上市时间较为延缓(原本使用Via Code，现在使用Contact Code)，而在未来多层金属(Mutilayer metal)和快速上市的压力下，可以预见这个架构将可为整个产品提供更高的竞争力。
当然，本技术领域中的普通技术人员应当认识到，以上的实施例仅是用来说明本发明，而并非用作为对本发明的限定，只要在本发明的实质精神范围内，对以上所述实施例的变化、变型都将落在本发明权利要求书的范围内。