具有高度结构可靠性和 低寄生电容的半导体器件 【技术领域】
本发明一般涉及高频工作优异的半导体器件，特别是涉及结构可靠性高而寄生电容尽可能低的半导体器件。
背景技术
作为已有的高频工作优异的半导体器件的结构，公知的有JP-A177966/1987(已有技术1)公开的异质结双极晶体管。在已有技术1的器件结构中，在半绝缘GaAs衬底上，从衬底一侧依次层叠包括宽能带隙N型半导体层的发射极层、包括P型半导体层的基极层、和包括N型半导体层的集电极层，其中，采用AuGe合金的集电极电极设置在最上层，采用AuZn合金的基极电极设置于通过蚀刻而暴露的基极层，在半绝缘GaAs衬底的背面抛光之后，采用蚀刻所形成的到达发射极层的通孔，通过背面地AuGe金属的汽相淀积，设置发射极电极。
虽然已有技术1未披露器件隔离，但必须进行晶体管区与其它区的隔离。例如，通过在背面抛光工序之前从表面腐蚀，使与发射极层的接触区小于被隔离的晶体管区。
而且，利用来自背面的通孔形成晶体管电极的另一个例子公开于JP-A 5620/1994(已有技术2)。在已有技术2中，最低层是集电极接触层，通过向隔离区注入氢离子进行器件隔离，从而形成将导电层转变成为绝缘层的离子注入层。在这种情形，靠近背面沟槽的半导体层的厚度是每个集电极层、发射极层和基极层的总厚度，最大是几个μm左右。
但是，如上所述，在已有技术1的结构中为器件隔离进行台面腐蚀时，在从晶体管区之内的背面形成通孔、从而配置发射极电极的导电区的背面腐蚀工序中，如果通孔和台面腐蚀区未能严格对准，则合格率降低。而且，为了避免降低合格率而采用大的对准裕度时，芯片面积增大，导致芯片成本提高。
已有技术2虽然不要求将电极接触区设置在晶体管区之内，但是背面上的沟槽做得较大，几个微米的薄区面积增大，有可能降低机械强度。
而且，在已有技术1和已有技术2两者中，在芯片键合上采用有机粘结剂例如环氧类膏进行粘结，由于对粘结剂加热和干燥而使通孔内产生溶剂蒸汽，所以通孔内的压力增大，有时会损坏通孔上的半导体区。
并且，这将导致在靠近电极接触区的部位留下最大约为几μm以下的薄半导体层这样的结构，例如由通孔内的压力增加而施加在芯片键合上的应力，被聚集在薄半导体区，引起结晶开裂、扩展直至因芯片受损或者晶体管受损而使晶体管区出现故障。
【发明内容】
本发明的目的在于提供一种高性能的半导体器件，能够根据背面制造工序使对准裕度的精度适中，防止因通孔内的压力升高而导致的键合损坏，并且防止因开裂的出现和扩展而导致的芯片损坏。
本发明提供一种具有半导体区的双极半导体器件，该半导体区从靠近衬底的一侧依次层叠有发射极、基极和集电极，其中，在表面上配置绝缘保护膜和布线层，从衬底一侧形成用于将电极接触引出到发射极的通孔，其中层叠有发射极、基极和集电极各区的半导体区与衬底的半导体区被隔离。
上述隔离结构可以实现为对层叠半导体区、即比晶体管区大的区形成有通孔的结构，并且由此将晶体管区和衬底隔离成为半导体，由表面保护膜连接。
这样可以使对准裕度的精度适中，并且去除其中保留有半导体薄层的区，避免出现开裂。而且，通过设置使通孔到达用于连接衬底和晶体管区的表面保护绝缘膜的开口，可以释放来自通孔中的粘结剂的溶剂蒸汽，避免通孔中压力上升。
而且，根据本发明的半导体器件，利用来自背面的通孔获得对最底层的半导体的电极接触的半导体器件，能够以大的对准裕度容易地来制造，并且能够避免芯片的开裂损坏。
本发明包括方法、设备的其它实施例，以及按上述配置的并且具有其它特征的系统及其可选替换物。
【附图说明】
参考附图并通过以下的详细说明，将易于了解本发明。为了便于说明，同一参考标号代表相同的结构元件。
图1是根据本发明第一实施例的半导体器件的结构剖面图。
图2是展示图1所示半导体器件的制造工序的结构剖面图。
图3是展示紧接于图2所示的制造工序的结构剖面图。
图4是展示紧接于图3所示的制造工序的结构剖面图。
图5是展示紧接于图4所示的制造工序的结构剖面图。
图6是展示紧接于图5所示的制造工序的结构剖面图。
图7是展示紧接于图6所示的制造工序的结构剖面图。
图8是展示紧接于图7所示的制造工序的结构剖面图。
图9是展示紧接于图8所示的制造工序的结构剖面图。
图10是根据本发明第二实施例的半导体器件的结构剖面图。
图11是根据本发明第三实施例的半导体器件的结构剖面图。
图12是根据本发明第四实施例的半导体器件的结构剖面图。
图13是根据本发明第五实施例的半导体器件的结构剖面图。
图14是图13所示半导体器件的平面图。
图15是设置有根据本发明第五实施例的开口的半导体器件的平面图。
图16是沿图15所示线B-B’剖切的部位的剖面图。
图17是沿图15所示线C-C’剖切的部位的剖面图。
图18是在键合图16所示剖面结构的芯片时形成的环氧树脂中的空间的示意图。
【具体实施方式】
本发明公开了一种具有高度结构可靠性和低寄生电容的半导体器件。为了透彻地理解本发明，给出了许多具体细节。然而，对于本领域技术人员来说，应该明白，即使没有某个或全部这些细节也可以实施本发明。
(实施例1)
图1展示了根据本发明第一实施例的半导体器件的一个例子。图1中由各参考标号分别展示了，半绝缘GaAs衬底1，发射极层2，基极层3，集电极层4，集电极电极5，基极电极6，SiO2制成的表面保护绝缘膜7，基极布线金属8，集电极布线金属9，发射极电极10，形成在整个背面的发射极布线金属11，和发射极损坏区22。图1中，ATRS是由发射极层2占据的晶体管区。晶体管区ATRS还包括损坏区22。
在此实施例中，从背面开至衬底1的通孔开口大于晶体管区ATRS，发射极区2和衬底1被表面保护绝缘膜7、发射极电极10和发射极布线金属11所隔离并且连接。
以下，将参考附图2到图9，对图1所示结构的半导体器件制造方法予以说明。
工序(1)：
通过金属有机化学汽相淀积，在半绝缘GaAs衬底1上依次结晶生长发射极层2、基极层3和集电极层4。发射极层2由与GaAs晶格匹配的n型InGaP制成，膜厚度为300nm，其中掺杂剂是硅(Si)，掺杂以使电子浓度为5×1017cm-3。基极层3由膜厚100nm的GaAs合金制成，其中掺杂剂是碳(C)，掺杂以使空穴浓度为4×1019cm-3。集电极层4由与GaAs合金晶格匹配的n型InGaP制成，膜厚度为600nm，其中掺杂剂是Si，掺杂以使电子浓度为1×1016cm-3。虽然是采用金属有机化学汽相淀积来生长结晶，但是也可以采用其它生长方法，例如分子束外延，只要能够生长相同的结构即可。
工序(2)：
采用光刻腐蚀法对集电极层4进行腐蚀，同时留下将作为晶体管集电极的区域，获得图2所示的结构。可以通过使用氯气的干法腐蚀或者使用氯化氢水溶液的湿法腐蚀对集电极层4进行蚀刻。由于采用氯化氢水溶液的腐蚀能够选择地仅腐蚀集电极层4，而不腐蚀基极层3，所以适合用于这个工序。而且，在室温注入硼离子，条件是加速能量为50keV，入射角为0°，剂量为2×1012cm-2，使用光刻胶作为腐蚀掩模。这样，除了集电极区正下方的区域之外，使发射极区形成损坏区22。在上述剂量中，被掺杂为高浓度的基极层3的电阻并不增大，仅有发射极层的电阻增大。因此，由于在除集电极层4正下方的区之外的区域中，不发生从发射极到基极的电子注入，而是仅在集电极层4正下方的区域中产生电子注入和与此相应的晶体管作用，所以与不进行离子注入的情形相比，能够改善晶体管的电流放大系数。
工序(3)：
采用光刻腐蚀法对基极区和发射极区进行腐蚀，使衬底1留下晶体管区ATRS，获得图3所示结构。可以通过使用磷酸：过氧化氢：水的液体混合物的湿法腐蚀对基极层3进行腐蚀，这是GaAs腐蚀所通常采用的，或者采用干法腐蚀。对发射极层2的InGaP合金的腐蚀，可以通过使用氯气的干法腐蚀，或者通过使用氯化氢水溶液的湿法腐蚀，方式与对集电极层4的方式相同。
工序(4)：
通过重复光刻和去除(剥离)工序，淀积集电极电极5和基极电极6，获得图4所示结构。集电极电极5包括厚度为200nm的AuGeNi合金薄膜，基极电极6包括Pt(厚20nm)/Ti(厚50nm)/Au(厚150nm)的叠层膜。
Pt/Ti/Au代表Pt薄膜、Ti薄膜和Au薄膜层叠的结构，Pt薄膜位于最下位置，Au薄膜位于最上位置，这种表示也用于每种薄膜不同的其它情形。
工序(5)：
通过热CVD工艺在表面上淀积厚500nm的SiO2薄膜，形成表面保护层7，获得图5所示结构。
工序(6)：
通过光刻和腐蚀工艺，在表面保护膜7中开出各电极和各布线之间的接触孔，并且淀积1μm的Au作为布线金属12，获得图6所示结构。
工序(7)：
通过光刻和离子铣制备布线金属12，形成基极布线8和集电极布线9，获得图7所示结构。
工序(8)：
完成了直至工序(7)的表面制备的衬底，以其该表面与另一衬底相贴，对背面进行处理，以便暴露其背面。另一衬底必须由可使两面对准所用的红外线透射的材料制成，这可以采用比GaAs衬底1约大1-2cm的表面抛光玻璃衬底。使用熔点约为80℃的石蜡来键合衬底，通过平均施加压力，同时采用在热板上加热石蜡，实现平板键合。对如此键合的GaAs衬底1从背面进行抛光，直至衬底厚度减少到约100μm。
而且，采用光刻和湿法腐蚀，在晶体管正下方的半绝缘GaAs衬底的背面形成通孔图形。通过完全去除通孔图形中的半绝缘衬底1，获得图8所示结构。采用硫酸、过氧化氢和水的液体混合物的湿法腐蚀，或者采用SF6和SiCl4的干法腐蚀，可以用做通过腐蚀而去除的方法。通孔图形内的衬底1被完全去除之后，发射极层的下表面暴露在晶体管区ATRS之内，同时表面保护绝缘膜7暴露在晶体管区ATRS的外侧，其中，从背面来看，利用隔离区AISO将晶体管区ATRS和衬底1分离用于半导体。
工序(9)
然后，对GaAs薄衬底1的整个背面形成包含AuGe(厚60nm)/Ni(厚10nm)/Au(厚200nm)的发射极背面合金电极10，并且在氮气气氛中、350℃下进行30分钟的合金化，获得图9所示结构。
工序(10)
而且，在背面上电镀4μm的Au作为发射极布线金属11，获得图1所示结构。
在本实施例的半导体器件中，由于上集电极类型的HBT(异质结双极晶体管)工作期间产生的热量，不仅可以通过表面上的集电极布线金属9释放，而且还可以通过GaAs衬底1背面上的发射极布线11释放，可以避免热击穿。
而且，由于保留靠近电极接触区的半导体薄层的区域仅限于基极电极正下方的区域，所以不存在因芯片键合的应力而使结晶中的开裂扩大，并且延伸到晶体管区，从而导致芯片损坏或者晶体管损坏这样的故障的担心。于是，在功率晶体管中，集电极尺寸为2×20μm2的每个晶体管器件在1×1mm2的芯片尺寸集成120个，在3英寸衬底的芯片合格率从50％提高到80％。而且，在施加电流约100小时期间，根本看不到芯片工作期间的故障，本实施例的半导体器件能够提供进行高可靠的功率放大的功能。
(实施例2)
图10是根据本实施例的半导体器件的剖面结构示意图。与上述实施例1不同之处在于，在工序(1)的结晶生长期间，在GaAs衬底1与发射极层2之间设置InGaP发射极接触层30，该层被掺杂直至电子浓度达到5×1018cm-3，在集电极层4上设置GaAs集电极接触层20，该层被掺杂直至电子浓度也达到5×1018cm-3。按照与实施例1相同的方式进行制造晶体管的工序。
由于设置了高掺杂浓度的接触层20和30，所以发射极电阻和集电极电阻被降低，亦即，对于集电极尺寸为2×20μm2的器件，集电极电阻从10Ω降低到2.5Ω，发射极电阻从20Ω降低到4Ω。于是，器件的截止频率提高到20GHz-30GHz。
(实施例3)
图11展示了本实施例的半导体器件的剖面结构示意图。其与上述实施例1不同之处在于，发射极层2、基极层3和集电极层4的设置顺序相反，以使在工序(1)的结晶生长期间，发射极位于上侧。亦即，形成上发射极类型晶体管。按照与实施例1相同的方式进行制造晶体管的工序。
由于采用上发射极类型，仅有发射极台面区AE正下方的部位形成晶体管的有源区，所以无须通过离子注入来提高无源区的电阻，可以简化工序。而且，由于直接有助于热耗散的集电极电极5和金属层的集电极布线9，以大的面积与在晶体管中引起功耗的集电极接触，热阻降低，在每个尺寸为2×20μm2的晶体管器件被集成120个的功率晶体管的情形，上发射极器件的热阻从9℃/W降低到6℃/W，可以实现大功率工作期间很少产生热击穿的晶体管。
(实施例4)
图12展示了本发明的半导体器件的剖面结构示意图。其与上述实施例1不同之处在于，在整个背面上去除GaAs衬底1。
通过采用聚酰亚胺层70形成在实施例1的工序(5)中所形成的表面保护膜7的绝缘膜(涂敷厚度为1μm，在氮气气氛中于300℃固化)可以获得该结构，并且去除整个背面上的GaAs衬底1，无须基于在工序(8)的从背面腐蚀的光刻布图。
该结构的特征在于，由于GaAs衬底被完全去除，晶体管区留在岛状的约10μm厚的极薄结构中，该结构包括聚酰亚胺膜70、发射极电极10和金属层的发射极布线11，该结构具有挠性。因此，本实施例的晶体管可以直接键合在挠性衬底上，例如通过把本实施例的晶体管安装在可折叠式便携电话的铰接部位，并在其附近设置部件，可以构成功率放大器。这样，仅有布线折叠的现有的铰接部位能够有效地用做部件安装区，这样可以改善便携电话的设计自由度，还可以减小其尺寸。
(实施例5)
图13是实施例5的结构剖面示意图，图14是实施例5的结构平面图。本实施例的制造工序如下所述。
在上述实施例1中，在工序(7)和工序(8)之间进行表面保护绝缘膜7的制备工序，最后，在由表面保护层连接晶体管区和衬底区的区域，去除半导体衬底，并且形成开口40，如图13所示。图14是在表面上展示该结构的结构平面示意图。图13是沿图14的线A-A’截取的部位的剖面图。在图14的平面图中，为使结构清晰，未展示集电极布线9和基极布线8。
在随后的工序(9)中，增加在淀积发射极电极时用光刻胶覆盖开口40的工序。不再通过附加工序将Au淀积在开口40，开口保留至工艺最终。当采用有机材料例如环氧树脂键合芯片时，开口40可以释放通孔内的粘结剂的溶剂蒸汽，并且避免通孔内的压力上升。
采用上述构成，在通过环氧树脂将功率晶体管键合在陶瓷衬底上的情形，其中120个晶体管器件被集成在尺寸为1×1mm2的芯片之中，而每个晶体管器件具有2×20μm2的集电极尺寸，键合之后的合格率从80％提高到98％以上。
而且，在施加电流约100小时期间，根本看不到芯片工作期间的故障，本实施例的半导体器件能够提供进行高可靠的功率放大的功能。
(实施例6)
在本实施例中，用于晶体管区的图形也与图14的平面图所示的晶体管相同，(001)晶面的衬底用做GaAs半导体衬底，集电极的横向定义为[1 10]。
在此情形，当采用湿法腐蚀从衬底背面形成通孔时，分别沿垂直于集电极的剖面(沿线B-B’的剖面)和平行于集电极的剖面(沿线C-C’的剖面)，观察到结晶方向上的各向异性，其剖面形状如图16和图17所示。特别是，在如下情形，即形成其剖面面积在进口处窄并且朝向底部扩宽的通孔，孔壁与衬底的背面之间的夹角θ大于90°，当采用环氧树脂50将半导体芯片键合在安装衬底例如陶瓷衬底60时，在如图18所示的沟槽的最深部位留下未被环氧树脂填充的空间SP。在形成这种空间SP的情形，当进行热处理以便固化环氧树脂50时，在通孔边缘观察到开裂的出现，概率大于10％。在形成通孔的剖面形状如图17或图1所示的情形，在沟槽的最深部位不因环氧树脂的填充而形成空间SP。
然后，在此实施例中，特别在未填充的空间SP形成开口40，如图15所示。亦即，考虑结晶方向，沿晶体管矩形区ATRS的两侧，在隔离区AISO设置开口40，同时在其余两侧不形成这种开口。这样制造的器件的键合合格率是高的，特别是未见到通孔边缘出现开裂。
因此，通过在表面保护膜形成开口40，可以提高芯片键合的可靠性，以使在与外部不连通的通孔中不留下空间SP，同时考虑结晶方向。而且，进行布线布图，以使基极布线8和集电极布线不施加在形成有开口40的两侧，并且形成在未形成有开口40的两侧，以使基极布线8和集电极布线9在虚线所示部位上延伸。这样能够实现的布图中，用于使溶剂蒸汽通过的孔和引出的引线互不影响，同时避免在键合期间因芯片开裂而损坏。
虽然已经针对几个优选实施例说明了本发明，但是本发明并不限于上述实施例，显然在不脱离本发明的要点的范围内，可以做出各种设计变化。
正如从上述优选实施例可知那样，根据本发明的半导体器件，采用从最底层的半导体的背面的通孔，获得电极接触，对于背面制备工序采取大的对准裕度，在比晶体管区大的区域上设置通孔，可以有助于制造，并且可以避免芯片因开裂而损坏。
而且，对用于连接衬底和晶体管区的表面保护绝缘膜设置到达通孔的开口，可以释放通孔内的粘结剂的溶剂蒸汽，能够避免通孔中的压力上升。