氮化硅只读存储元件的操作方法 【技术领域】
本发明是有关于一种只读存储元件的操作方法，且特别有关于一种氮化硅只读存储元件(nitride read only memory device，简称NROMdevice)的操作方法。背景技术
目前的氮化硅只读存储元件是利用氧化硅/氮化硅/氧化硅(ONO)复合层所构成的堆栈式(Stacked)结构作为电荷陷入层，而于氧化硅/氮化硅/氧化硅(ONO)层上有栅极，以及于基底内具有邻接栅极的源/漏极。因为电荷陷入层的材质主要为氮化硅，所以此种可电抹除且可程序只读存储器(electrically erasable programmable ROM)也称为氮化硅只读存储器(NROM)。
由于氮化硅层具有抓住电荷的效果，所以射入氮化硅层之中的电子并不会均匀分布于整个氮化硅层之中，而是集中于氮化硅层的局部区域上。因此，在氮化硅只读存储元件程序化时，电子仅会在接近源极或漏极上方的通道局部性地储存。故而，通过改变栅极与其两侧的源极/漏极区所施加电压，可以在单一的氮化硅层之中存在两群电子、单一群电子或是不存在电子。因此，氮化硅只读存储器可以在单一的存储单元之中写入四种状态，为一种单一存储单元二位(1 cell 2 bit)的闪存。
然而，当半导体元件不断朝小型化发展后，栅极线宽也会逐渐缩小，而导致氮化硅只读存储元件在操作上发生问题，譬如进行程序化操作时需要较大电流；而特别是在进行抹除(erasing)时，因为会在接近源极或漏极上方的通道局部性地注入电洞(hole)，尤其是经过多次抹除后，因为在源极或漏极上方累积大量电洞，所以与其使用同一位线或字符线地另一位的电子会有严重的漏电(leakage)发生，特别是在高温下的情形更加严重，这就是所谓的“过度抹除(over-erase)”。而且，在初始电压(initial voltage)降低或是通道长度(channel length)缩短后，上述情形同样会更加严重。发明内容
因此，本发明的目的是提供一种氮化硅只读存储元件的操作方法，以防止在源极或漏极上方累积的大量电洞影响相邻的另一位的电子，而产生严重的漏电。
本发明的再一目的是提供一种氮化硅只读存储元件的操作方法，可避免发生过度抹除。
本发明的另一目的是提供一种氮化硅只读存储元件的操作方法，可以降低作为通道热电子注入(channel hot electron inection，简称CHEI)程序化的电流。
根据上述与其它目的，本发明提出一种氮化硅只读存储元件的操作方法，是在源/漏极周围提供一具重掺杂的基底。当程序化氮化硅只读存储器时，使用一较正的源极偏压(more positive source bias)或是一较负的基底偏压(more negative substrate bias)，借以增加基底效应(body effect)而降低作为通道热电子注入(CHEI)程序化的电流。此外，在抹除氮化硅只读存储阵列之前，还施行一预程序化操作(pre-programming operation)，以程序化氮化硅只读存储阵列中的所有存储单元成为写入的状态(written state)，来防止过度抹除。
本发明因为在源/漏极周围提供一具重掺杂的基底，以增加程序化的效能。并且在程序化时使用较正的源极偏压或是较负的基底偏压，借以增加基底效应，故可以降低作为通道热电子注入(CHEI)程序化的电流。此外，本发明在进行抹除前，还施行一预程序化操作，因此可避免在源/漏极上方累积的大量电洞影响相邻的另一位的电子，而产生严重的漏电，进而防止氮化硅只读存储元件发生过度抹除。附图说明
图1是依照本发明的一较佳实施例的氮化硅只读存储元件的操作流程步骤图。
10：提供一氮化硅只读存储元件，其中于源/漏极周围提供一具重掺杂的基底
20：增加基底效应
30：在抹除前施行预程序化
210：增加源极的偏压
220：增加基底的负偏压具体实施方式
本实施例主要是以氮化硅只读存储元件(nitride read only memorydevice，简称NROM device)为例，而随着元件不断缩小，使得执行氮化硅只读存储元件程序化的机制以通道热电子注入(channel hotelectron inection，简称CHEI)的方法为主，而其操作步骤如图1所示。
图1是依照本发明的一较佳实施例的氮化硅只读存储元件(NROM device)的操作流程步骤图。
请参照图1，于步骤10中，提供一氮化硅只读存储元件，其中于源/漏极(source/drain)周围提供一具重掺杂的基底(heavily dopingsubstrate)。由于本发明的目的之一是要降低程序化电流，而程序化电流降低又会影响程序化的效能(programming efficiency)。因此，需使源/漏极周围的基底为重掺杂的基底；也就是要增加n+源/漏极周围的基底掺杂浓度(doping concentration)，以增加程序化的效能，而增加基底掺杂浓度的方法例如是利用存储单元离子植入工艺(cellimplantation)或口袋型离子植入工艺(pocket implantation)。
然后，于步骤20中，增加基底效应(body effect)。因为通过通道热电子注入(CHEI)程序化氮化硅只读存储元件时，增加基底效应是一种有效降低所需的通道热电子注入(CHEI)程序化电流的方法。举例来说，增加基底效应的方法可利用一较正的源极偏压(more positivesource bias)，就如同步骤210中，增加源极的偏压(Vs)；或是利用一较负的基底偏压(more negative substrate bias)，如同步骤220中，增加基底的负偏压(|VB|)。
之后，于步骤30中，在抹除(erasing)前施行预程序化(pre-programming)，这是为了消除过度抹除(over-erase)的问题，而用电子补偿注入的电洞(injected hole)。因此，在进行抹除之前，需程序化氮化硅只读存储阵列(array)中的所有存储单元成为写入的状态(written state)。而施行预程序化的方法不但可通过通道热电子注入(CHEI)，还可通过F-N穿隧效应(F-N tunneling)或任何以电子注入方式的其它机制(mechanism)来施行。表1则是公知方法以及本发明的氮化硅只读存储元件的操作方法之间的比较。公知方法 本发明存储单元初始电压(伏特)1.3 2.5程序化Vg(伏特)9～11 6程序化Vd(伏特)6 6程序化Vs(伏特)0 1～2程序化电流(μA)350～400 50～100
表1
由表1可知，本发明增加源极的偏压(Vs)，则可以能获得较公知方法低的程序化电流。另外，表2则是公知方法以及本发明的氮化硅只读存储元件的操作方法之间的程序化效能的比较表。电流 存储单元数目 时间公知500μA 4 2μ秒本发明100μA 20 3μ秒
表2
本发明虽然在操作上需要较多时间，但是因为每一次写入的存储单元数目远大于公知一次写入的存储单元数目，所以总体观之，本发明仍具有较公知高的操作效率。
因此，本发明的特征包括：
1.本发明因为在源/漏极周围的基底具有增加的掺杂浓度，所以当程序化电流降低时，不会使元件程序化的效能降低。
2.本发明由于在程序化氮化硅只读存储元件时使用较正的源极偏压或是较负的基底偏压，借以增加基底效应，故可以降低作为通道热电子注入(CHEI)程序化的电流。
3.本发明因为在进行抹除前，还施行一预程序化操作，以使元件中的所有存储单元成为写入的状态，因此可避免被抹除之位经过多次抹除后累积的大量电洞影响相邻的另一位的电子，而产生严重的漏电。
4.本发明通过改变作用于栅极、源/漏极与基底的偏压，来增加基底效应，以及在抹除前进行预程序化，故可在不违背元件小型化发展的趋势下，同时防止过度抹除与提高元件程序化效能。
说明书附图
图1