利用高能量全面离子植入法的硅晶圆去疵方法 【技术领域】
本发明是有关一种半导体硅晶圆制程中的去疵方法(gettering)，特别是关于一种利用高能量全面离子植入法(Very High Energy Blanket Implant，VHEBI)消除硅晶圆表面缺陷的去疵方法。【背景技术】
按晶圆加工成形(Modification)指的是将硅单晶棒制造成硅晶圆片(Wafer)的制程。晶圆成形制程中所包含的制造步骤，视不同的晶圆生产厂商而有所增减，主要是包括有结晶定位(Orientation)、切片(Slicing)、晶边圆磨(Edge Contouring)、晶面研磨(Lapping)、化学蚀刻(Etching)、去疵(Gettering)，以及各步骤间所需的洁净制程(Cleaning)等一连串的处理，最后才能成为一片片的晶圆，
一般以硅晶成长(CZ)法成长的硅晶圆，由于成长的环境杂质污染及热应力造成的缺陷均留于晶圆当中，同时后续的加工所造成的缺陷亦存于其中，在集成电路制造过程中，这些缺陷均会影响组件的合格率及电性品质，所以必须去除会造成组件特性不良影响的点缺陷或与其相关的缺陷等。
利用晶圆中晶格子缺陷来控制或消除其它缺陷称之为去疵方法，常见的去疵方法大致可分为三种：(a)内部去疵法(Intrinsic gettering)，其是利用CZ长晶过程中过饱和氧含量在热处理后形成析出物以造成晶格缺陷，在回火(anneal)过程中，这些缺陷将可提供组件设计区杂质或金属等缺陷的吸附(Sink)，以消除表面杂质缺陷。(b)外部去疵法(Extrinsic gettering)，其是藉由外在力量造成晶圆背面受机械应力而形成如差排等各种缺陷来达成去疵地目的；常见的外部去疵法有机械研磨、喷砂或施以一层多晶硅，但此种方法在机械应力控制上及其后续清洗上需仔细处理得当，以免造成晶圆变形或污染。(c)化学去疵法(Chemical gettering)，此法有别于上述两种去疵方法般的提供缺陷的吸附，而是利用金属杂质与扩散的磷离子的化学反应来消除杂质缺陷。
然而，不管为上述何种方法，传统的去疵方式仅能降低部份杂质深度，无法全面性的完全降低硅晶圆上的所有金属杂质缺陷，使硅晶圆表面仍存有部份杂质缺陷，将使得制作于该硅晶圆上的集成电路各组件受到杂质影响而降低组件的合格率及电性品质。因此，本发明即在针对上述的缺失，提出一种利用高能量全面离子植入法的硅晶圆去疵方法，以有效克服传统方式的缺失。【发明内容】
本发明的主要目的是在提供一种硅晶圆去疵方法，其是利用高能量全面离子植入法(VHEBI)来全面降低杂质缺陷的深度，以提供一非常低杂质、低差排的硅晶圆表面供集成电路组件制作于其上，而不会影响组件的特性及电性品质。
本发明的另一目的是在提供一种利用高能量全面离子植入法的硅晶圆去疵方法，其是可有效降低硅晶圆表面的差排(dislocation)及点缺陷、线缺陷、面缺陷与体缺陷等的杂质缺陷，以藉此增加产品合格率。
本发明的再一目的是在提供一种利用高能量全面离子植入法的硅晶圆去疵方法，其是可保持良好的金属氧化半导体(MOS)组件特性以及较佳的栅极氧化层的完整性(Gate Oxide Integrity，GOI)。
为达到上述的目的，本发明是在一表面具有杂质缺陷的半导体硅晶圆上进行去疵处理，其主要是利用高能量全面离子植入技术，将离子以高能量打入硅晶圆中，使表面杂质缺陷是全面性的降低深度而扩散至硅晶圆表面下方较深的受损区域，进而使硅晶圆表面的组件形成区域无缺陷化，以利于组件制作。
底下通过具体实施例配合附图详加说明，当更容易了解本发明的目的、技术内容、特点及其所达成的功效。【附图说明】
图1为硅晶圆未经去疵处理的示意图。
图2A为本发明在进行高能量全面离子植入的硅晶圆示意图。
图2B为本发明已完成去疵处理后的硅晶圆示意图。【具体实施方式】
本发明是利用高能量全面离子植入法(VHEBI)来去除硅晶圆表面会造成组件特性不良影响的杂质、重金属，或去除和缺陷相关的点缺陷等，以藉此去疵(gettering)方法将硅晶圆表面的组件形成区域加以洁净化或无缺陷化，以提升组件特性及组件制造的产品合格率。
在半导体晶圆成形制程中，由于单晶硅成长的环境杂质污染及热应力造成的缺陷均留于硅晶圆10当中，同时后续的加工所造成的杂质缺陷12亦存于其中，如图1所示，尤其是位于在硅晶圆10表面的组件形成区域14内的杂质缺陷12，常会影响半导体中载体(Carrier)的行为而影响组件的合格率及电性品质，因此，为维持硅晶圆10表面结晶、化学与电性等行为与其内层材料的一致性，所以必须在硅晶圆10表面进行去疵处理。
本发明是在一内含有杂质缺陷12的硅晶圆10上直接进行去疵处理，如图2A所示，利用超高能量全面离子植入(VHEBI)技术，将磷(P)或氯(Cl)离子以MeV以上的高能量进行较深层植入至硅晶圆10内，且植入的深度愈深愈佳，参考植入深度是是大于20微米(μm)，使碳、氧、金、铜、镍及铁等的杂质缺陷12是全面性的降低深度而扩散至硅晶圆10表面下方较深的受损区域(damage area)16，如图2B所示，进而使硅晶圆10表面的组件形成区域14无缺陷化，换言之，在距离该硅晶圆10表面边界约为2～4微米深度处的组件形成区域14将具有低杂质缺陷、低差排的特性，且有利于在该硅晶圆10表面上制作集成电路各组件的后续半导体制程。
其中，上述的高能量全面离子植入法是可自该硅晶圆的背面进行高能量离子植入，以较适用于目前现存的生产线。而在硅晶圆中晶格的缺陷是可为点缺陷(point defect)、线缺陷(line defect)、面缺陷(area defect)或是体缺陷(volume defect)等，不管为何种晶格缺陷，利用本发明的技术，即可有效消除硅晶圆表面的组件形成区域内的所有缺陷；而受损区域虽然会存有较高的杂质缺陷或差排，但因其位于硅晶圆较为深层的地方，所以完全不会对于表面的组件形成区域产生任何影响。
因此，本发明的硅晶圆去疵方法是可广泛应用在金属氧化半导体(MOS)的制程中，以利用高能量全面离子植入法(VHEBI)来全面降低差排及杂质缺陷的深度，故可以提供一非常低杂质、低差排的硅晶圆表面供集成电路组件制作于其上，而不会影响组件的特性及电性品质，进而藉此增加产品合格率。另外，本发明利用高能量全面离子植入法的硅晶圆去疵方法不但可以保持良好的金属氧化半导体组件特性，亦具有较佳的栅极氧化层的完整性(GateOxide Integrity，GOI)。
以上所述的实施例仅是为说明本发明的技术思想及特点，其目的在使熟习此项技艺的人士能够了解本发明的内容并据以实施，当不能以的限定本发明的专利范围，即大凡依本发明所揭示的精神所作的均等变化或修饰，仍应涵盖在本发明的专利范围内。