同步数字传输设备主备时钟平滑切换的方法 【技术领域】
本发明涉及同步数字系列(SDH)传输设备的切换技术，特别是指一种SDH设备主备时钟平滑切换的方法。背景技术
在SDH传输设备中，时钟的重要性是不言而喻的，所以SDH设备中的时钟设备往往是热备份的，一旦主用时钟源失效，备用时钟源马上切换为主时钟源，并且这个切换过程要求是平滑的。一般主备时钟板之间的时钟必须是互锁的，并且在相差上有一定限制，不能太大，目的是保证交叉板和线路板在主备时钟之间切换时，时钟不产生大的跳变，即主备时钟之间需要保证两点：第一、主备时钟互锁，相差很小，以保证交叉或线路板在主备时钟之间进行源切换时，它们的时钟不产生大的跳变。第二、当线路或交叉板地选源不变时，两块时钟板之间进行主备状态的切换，同样要保证线路和交叉板上的时钟不产生大的相位跳变或频率跳变。其中，最难于实现的是，当主备时钟进行主备状态切换时，时钟板的输出时钟不产生系统不能承受的相位或频率跳变。
目前，在解决SDH设备主备时钟进行主备状态切换的问题上，主要采用如下的方案：
如图1所示，包括一主一备两块时钟板，虚线上面的板工作在备板状态，虚线下面的板工作在主板状态，主备时钟板通过38MHz模拟锁相环的38M输出时钟信号互锁。时钟板工作在主板状态时，选择器2选择数字锁相环的控制电压a1作为压控晶振的控制电压，当该板被切换成备板状态后，选择器2选择模拟锁相环的控制电压b1作为压控晶振的控制电压；同理，时钟板工作在备板状态时，选择器1选择模拟锁相环的控制电压b作为压控晶振的控制电压，当该板被切换成主板状态后，选择器1选择数字锁相环的控制电压a作为压控晶振的控制电压。其中，模拟锁相环的控制电压是由主备时钟互锁得到的，主板数字锁相环的控制电压是由本板锁线路时钟或外部时钟得到的，备板数字锁相环的控制电压是由主板送来的DA值经数模转换得到的。时钟板在进行主备状态切换时，首先通知线路板将当前主板上的所有业务切换到备板上，然后时钟板再进行主备切换，在该切换过程中，所有业务经历的是时钟板从备到主的变换过程，那么，要考虑的仅仅是时钟板完成从备到主切换时的平滑性。
下面结合图1分析一下，时钟板从备板到主板的切换处理过程：
当时钟板工作在备板状态时，如图1所示，选择器1选择的信号为b，备板通过38M模拟锁相环锁住主板的38M时钟。主板工作在数字锁相环状态，即选择器2选择控制信号a1，此时，主板通过数字信号处理器(DSP)完成数字滤波后向数字/模拟(D/A)转换器送DA值进行数模转换，同时，主板通过板间通信将本板的DA值送给备板。备板在进行备到主的切换时，选择器1必然经历一个从b到a的切换过程，此时a点的电压正是由主板送来的DA值经D/A转换后的电压，如果两个38M晶振的参数一样，那么在备板锁主板时，由于主备板的频率相同，a1点的电压等于b点的电压，即Va1＝Vb，又因为主备板的D/A相同，所以a1点的电压等于a点的电压，即Va1＝Va，所以，Va＝Vb，从而认为从b到a的切换是平滑的。
当备板通过38M模拟锁相环正常跟踪主板时，主备板的38M时钟是互锁的，即频率是相同的。但是，根据资料显示，在自由振荡时，38M晶振的频率准确度小于1ppm，由于主备板上晶振特性的差异，会导致其控制电压的差异，即Va1≠Vb，此时a点的电压还是由主板送来的DA值经D/A转换器转化后的电压，即Va＝Va1，所以Vb≠Va，那么在备板到主板切换时，必然有一个跳变，造成38M时钟的跳变，跳变的大小同主备板上晶振特性差异的大小直接相关。
如图2所示，用两个DA值大约差30H的时钟板做切换测试。在备到主的切换过程中时钟板产生了约30Hz的跳变，全过程约600ms的时间，反应在相位上的变化为：相位在600ms内变化120ns。
由于38M系统时钟存在跳变，因此在时钟板主备状态切换时：有时会引起B3误码(SDH的一种警告)，甚至更为严重的告警，如帧丢失警告(LOF)、复用段告警指示信号(MS_AIS)等；有时切换又没有问题，所以整个切换是不稳定的，并且对38M晶振特性的一致性依赖很高。特别是当业务配置得较复杂时，切换就更容易出问题。发明内容
有鉴于此，本发明的目的在于提供一种同步数字传输设备主备时钟平滑切换的方法，使其在主备时钟进行切换时产生很小的跳变，平滑过渡，从而保证业务的顺利进行。
为达到上述目的，本发明的技术方案是这样实现的：
一种同步数字传输设备主备时钟平滑切换的方法，在时钟板由备到主进行切换的瞬间，时钟信号选择器由选择模拟锁相环的控制电压向选择数字锁相环的控制电压进行切换，其特征在于：该数字锁相环控制电压是将本板的模拟锁相环控制电压先经过信号采样及模/数(A/D)转换，再由数字信号处理器(DSP)完成数字采集和数字滤波处理后，通过数/模(D/A)转换得到的。
其中，该方法进一步包括：在DSP和模拟锁相环控制电压之间设置采样保持与模/数(A/D)转换器串联的电路。
其中，所述DSP的处理过程进一步包括：
A、DSP采集经过采样保持电路及A/D转换器处理的AD值；
B、判断本次采样的AD值与上次采样的AD值之差是否大于AD值误差阈值，如果是，舍弃本次采样值，重新采样，否则执行步骤C；
C、判断是否有连续次数保存的AD值，如果不是，清空AD值历史数据，重新采样，否则执行步骤D；
D、经过AD值到DA值的计算后，判断得到的DA值与对板送来的DA值之差是否大于稳定阈值，或与上次计算的DA值之差是否大于误差阈值，如果是，使用对板送来的DA值，否则使用本板计算所得的DA值；
F、输出DA值，完成一次采样转换，重复步骤A。
其中，步骤D所述AD值到DA值的转换是用当前保存的所有AD值的平均值乘以A/D转换器输入范围的最大值再除以D/A转换器输出范围的最大值。
其中，步骤D所述的稳定阈值和误差阈值是经验值。
由于本发明中数字锁相环的控制电压来自本板的模拟锁相环的控制电压，而不是对板，因此，本发明的方法只需要进行简单地硬件连接，并对DSP的处理过程稍加改动，不需要对主备板进行大的调整，就可消除系统时钟的这种由于晶振特性差异引起的切换时的相位跳变，从而达到时钟板平滑切换的目的，同时，本发明可保证业务的顺利进行，提高时钟切换时系统业务实现的可靠性和准确度。附图说明
图1为现有技术中SDH主备时钟互锁及切换的一个方案框图；
图2为现有技术中时钟板备到主切换38M时钟相位的跳变图；
图3为本发明中SDH主备时钟互锁及切换的一个方案框图；
图4为本发明中DSP对控制电压的处理流程图；
图5为本发明的时钟板备到主切换38M时钟相位跳变图(跟踪模式)。具体实施方式
下面结合附图及具体实施例对本发明再作进一步详细的说明。
如图3所示，在SDH设备的主备时钟板中分别接入采样保持电路301和模拟/数字(A/D)转换器302，采样保持电路301的一端与A/D转换器串联，其另一端与模拟锁相环提供的控制电压信号相连，A/D转换器的另一端与DSP的数据并口相连。
将时钟板上模拟锁相环的电压Vb经采样保持电路301采样后，再由A/D转换器将该模拟信号转化成数字信号，然后该数字信号利用DSP技术进行处理，根据使用的A/D转换器和D/A转换器的电压转换范围，做一定的比例运算，得到所需的DA值。由于A/D转换器的输入范围与D/A转换器的输出范围不同，在本实施例中，A/D转换器的输入范围是0-5V，D/A转换器的输出范围是0-4.096V，因此，从A/D转换器采集的数据乘以5再除以4.096后就是需要送给D/A转换器的DA值。加采样保持的目的是保证A/D转换后的数据基本是稳定的，根据测定结果，如果去掉采样保持，测试出来的A/D数据跳变会大于100H，加采样保持电路A/D转换后的数据的跳变小于10H。
DSP对控制电压的具体处理过程如图4所示，在本实施例中，DSP是以20Hz的频率采集AD值，并且设定连续保存20次表示AD值稳定，AD值的误差阈值设为30H，稳定阈值设为200H，DA值的误差阈值设为50H，上述取值通常由经验值得到。
步骤401：DSP以20Hz的频率采集经采样保持及A/D转换的AD值，判断本次采样是否为首次采样，如果是，则保存当前采样值，作为下次采样的比较值；否则，进入步骤402。
步骤402：判断本次采集的AD值与上次AD值之差是否大于AD值的误差阈值30H，如果是执行步骤403，舍弃本次采样值，返回步骤401重新采样；否则执行步骤404，保存本次AD值同时记录保存次数。
步骤405：判断是否连续20次保存了AD值，如果不是执行步骤406，清空AD值历史数据，返回步骤401重新采样；否则执行步骤407，用20个AD值的平均值乘以5000再除以4096，即为所需的DA值。
步骤408：经过AD值到DA值的计算后，判断得到的DA值与对板送来的DA值之差是否大于稳定阈值200H，或与上次计算的DA值之差是否大于DA值的误差阈值50H，如果是执行步骤410，使用对板送来的DA值，执行步骤411，输出DA值后，完成一次采样转换，返回步骤401；否则执行步骤409，使用本板计算所得的DA值，执行步骤411，输出DA值，完成一次采样转换，返回步骤401。
经过上述处理后，在时钟板进行备到主的切换时，如果不发生大的意外，如A/D转换器或采样保持电路出现故障，使之不能完成既定功能，整个主备切换的过程将是稳定的。由于a点的电压是由A/D采样的数据经处理后送给D/A转化出来的，Va相对于Vb而言，仅仅是经历了一个从模拟到数字再到模拟的过程，当把D/A、A/D的参考电压和电源滤波做得较好时，即可认为Va＝Vb。那么，在时钟板进行备到主的切换中38M时钟不会出现大的跳变，因此b到a的整个切换过程是平滑的。
当备板变成主板以后，a点的电压将逐渐过度到正常数字锁相环的控制电压，该过渡过程一般包括两种情况：
1)如果两个时钟板一直都处于自由振荡模式下，那么主备切换完成后，新主板的DA值将逐渐由切换瞬间A/D采样后计算出的D/A值过度到7FF，每秒钟DA值变换1，这个过程是在软件控制下，是平滑的。
2)如果两个时钟板切换前后都处于跟踪模式。那么单板在由备到主切换时，输出的DA值首先是经A/D采样处理后的值，然后就是经DSP数字滤波后输出的DA值，这个过程也完全是在软件控制下，是平滑的。
采用本发明的方法，对两个晶振DA值相差为50H的时钟板进行了切换测试，效果很好。备到主切换时38M时钟的测试结果如图5所示。从图中可以看出，时钟板完成从备到主的切换时，整个切换时间长达1秒钟，而38M系统时钟仅仅发生了3ns的相位跳变，这样的跳变是系统完全可以承受的。整个切换过程中，没有发生大的时钟跳变，整个过程是很平滑的。
由此可以看出，本发明对时钟切换时的相位跳变改善非常明显，38M时钟在时钟板主板切换时已经变得很平滑。在实际业务测试上，测试结果为：每10秒钟完成一次时钟板主备切换，连续切换16小时，测试无误码。测试光口上的相位瞬变，结果是在10ns左右，而使用以前的时钟切换方案，这项值要到微秒级。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。