发送器/接收器设备 技术领域
本发明涉及含有串行发送信号的串行总线的发送器/接收器设备(如个人计算机、它们的外围设备、以及AV(音频视频)设备)，其中的串行总线例如，符合IEEE(电气和电子工程师协会)发布的“高性能串行总线IEEE标准”-IEEE Std.1394a-2000(在下文中称为“IEEE Std.1394a-2000”)的高速串行总线(在下文中称为“1394串行总线”)。
背景技术
首先将说明IEEE Std.1394a-2000。近年来，在个人计算机和它们的外围设备如打印机、硬盘驱动器，或者图像扫描仪，或者视频设备如数码照相机，或者音频设备(在此之后，这样的终端设备将被统称为“节点”)之间发送控制信号和主信号的网络，已迅速由采用1394串行总线的节点(在下文中称为“1394串行总线节点”)构建起来。
图32表示符合IEEE Std.1394a-2000的物理层电路实例的方框图(在下文中称为“1394物理层电路”)。如图中所示，传统的1394物理层电路包括总线仲裁电路101、DS-链路编码器/解码器电路102、链路层接口电路103、寄存器电路104，以及三个符合IEEE Std.1394a-2000的收发器电路105、106和107(在下文中称为“1394金属收发器(metal transceiver)电路105、106和107”)。
总线仲裁电路101为1394物理层电路的运行制定各种必要设置，并控制输出到1394串行总线的数据信号和控制信号的定时。寄存器电路104连接到总线仲裁电路101上，在寄存器电路104中保存1394物理层电路应该运行的运行条件。这样，1394物理层电路在寄存器电路104中保存地条件下运行。
DS-链路编码器/解码器电路102利用DS-链路方法来执行调制和解调，以通过该总线发送和接收称为链路层的上层数据信号。DS-链路调制是一种调制方法，由此，数据信号[Data]和选通信号[Strobe]通过两对传输线传输，其中选通信号是数据信号[Data]和时钟信号的异或。
链路层接口电路103是与上层即链路层交换数据信号和控制信号的电路。寄存器电路104通常由上层即链路层控制，并且，对保存在寄存器电路104中内容的读取和改写是从链路层通过链路层接口电路103来执行的。1394金属收发器电路105、106和107中每一个电路通过两对电缆与外部节点交换主信号和控制信号。
图33是表示保存在寄存器电路104中内容的寄存器映象(参看IEEE Std.1394a-2000的第125页)。IEEE Std.1394a-2000规定在这个寄存器映象中表示的内容只有在链路层控制下才可以被改写。在该寄存器映象中，对于地址0011的延迟区域[Delay]，第4位到第7位被分配了通过1394物理层电路的传输延迟的值，而对于地址0100上的抖动区域[Jitter]，第2位到第4位被分配了其抖动的值。这里省略对其它区域的描述。
下面给出一种类型节点的说明，这种类型节点混合有多个带有不同传输延迟的端口。在最近几年中，已经开始在家庭网络中采用IEEE Std.1394a-2000。但是，IEEE Std.1394a-2000规定金属电缆的最大长度是4.5米，并且，对电缆长度的这种约束通常证明是很不方便的。
为了克服这种缺点，已经制定了“IEEE Std.1394b”和“OPi.LINK”标准，依据这些标准，包含在1394物理层电路中多个1394金属收发器至少之一由光收发器或诸如此类所代替，并且用于该收发器传输线的金属电缆由光纤(如塑料光纤(POF))代替。这使得长距离传输成为可能。
依据这些标准，一个节点可能混合有金属和光收发器。在这种情况下，该节点可能需要将金属端口的信号转换成光端口的信号，并执行其它的额外操作，从而光端口与DS端口相比可以具有足够长的传输延迟。即使符合IEEE Std.1394a-2000的节点，即没有光收发器的节点，在不同端口中的传输延迟也可能不同，因为IEEE Std.1394a-2000只规定了端口的传输延迟的最大值和其它规范。
下面将给出总线最优化的说明。为保证不同节点不同时将包输出给总线，IEEE Std.1394a-2000规定了总线空闲时间(在下文中称为“间隙”)，在总线空闲时间期间，不能发送仲裁信号或任何数据信号。这种间隙分为以下四种类型：确认间隙，它是在异步包和确认包之间的总线空闲时间；同步间隙，它是在确认间隙和同步包之间的总线空闲时间；子有效(subaction)间隙，它是在两个同步包之间的总线空闲时间；以及仲裁复位间隙，它是仲裁之后直到允许端口竞争访问总线所保证的最小总线空闲时间(在公平间隔开始时总线空闲时间，其中在公平间隔期间允许每个节点一次传输一个异步包)。对于这四种间隙中的每一个，IEEE Std.1394a-2000规定了最小值和最大小值。
在上述四种类型的间隙，确认间隙和同步间隙被规定在0.04[μs]到0.05[μs]的范围内。
子有效间隙被规定在以下的范围内：从(27+Gap_count×16)BASE_RATE-PHY_delaymax]]>到(29+Gap_count×16)BASE_RATE-PHY_delaymin.]]>
仲裁复位间隙被规定在以下的范围内：从(51+Gap_count×32)BASE_RATE-PHY_delaymax]]>到(53+Gap_count×32)BASE_RATE-PHY_delaymin.]]>
在上述公式中的基本速率[BASE_RATE]取值范围在98.294到98.314[Mbit/s]。因此，为了减少这两种类型的间隙，就需要减少上述公式中的间隙计数[Gap_count]和物理层延迟[PHY_delay]。这里，物理层延迟[PHY_delay]是信号输入到节点之后直到信号被重复所要求的时间。间隙计数[Gap_count]是依据总线拓扑，用于使传输效率最优化的方式来产生间隙的目的。从而通过尽可能多地减少间隙计数[Gap_count]，就可能提高总线的传输效率。
管理总线的节点(在下文中称为“总线管理器”)可以从自身ID包了解总线的拓扑和每个节点的物理层延迟[PHY_delay]，并且，利用以下的公式(1)，可以计算通过除两端上物理层外的最长路径，并与两次信号传输时间相应的传输延迟时间[Round-trip_delay]。
Round-trip_delay
＝2×(Hops-1)×(Cable_delay+PHY_delay)+2×Cable_delay (1)
总线管理器以不同方式计算通过最长路径的传输延迟，而依据这些方式采用了下面三种类型拓扑：(a)该总线管理器是叶节点，且位于最长路径上；(b)总线管理器不是叶节点，且位于最长路径上；以及(c)总线管理器没有位于最长路径上。
在所有这些情况下，总线管理器测量在它自己与目标节点之间的信号传播时间[Propagation time](沿着该路径的所有电缆延迟和物理层延迟的总时间)，并从测量的结果中计算传输延迟时间[Round-trip_delay]。这里，总线管理器根据以下的公式(2)和(3)，利用要求节点在预先确定时间内返回自己ID包的ping包的传输时间，以及为响应该ping包，在自身ID包被返回之前的流逝时间[ping time]来测量信号传播时间[Propagation time]。Propagation timemin＝Constant-REAPONSE_TIMEmax-2×∑(PHY jitter) (2)Propagation timemax＝Constant-REAPONSE_TIMEmin+2×∑(PHY jitter) (3)
在上述公式中的响应时间[RESPONSE_TIME]由以下的公式(4)定义。
40[ns]＜RESPONSE_TIME＜PHY_delay+100[ns] (4)
以下将参考图34来详细地说明在上述(a)到(c)的每种情况下，如何计算传输延迟时间[Round-trip_delay]。图34是表示用来计算传输延迟时间[Round-trip_delay]的总线拓扑实例的示意图。
情况(a)相应与这种情况，即在图34中只存在节点α和总线管理器M。因此，在这种情况下，总线管理器M利用上述公式(3)来测量传输延迟时间[Round-trip_delay]。
情况(b)相应与这样的情况，即在图34中节点α和节点γ之间的路径是最长路径。因此，在这种情况下，总线管理器M根据以下的公式(5)，通过测量本身与节点α和γ的每个之间的单独传播时间[Propagation time]，并将其加到它自己的物理层延迟[PHY_delay]中来计算传输延迟时间[Round-trip_delay]。
Round-trip_delay(α，γ)
＝Propagation timeα+Propagation timeγ+2×PHY_delayM (5)
情况(c)相应与图34中节点γ和节点δ之间的路径是最长路径的情况。因此，总线管理器M根据以下的公式(6)，通过测量本身与节点γ和δ每个之间的单独传播时间[Propagation time]，以及到位于最长路径上且离总线管理器M最近的节点的传播时间[Propagation time]，然后从其中减去所测量的物理层延迟[PHY_delay]的两倍来计算传输延迟时间[Round-trip_delay]。Round-trip_delay(γ，δ)＝Propagation timeγ+Propagation timeδ
+2×(Propagation timeβ-PHY_delayβ)-240ns (6)
通过在下面的公式(7)中替换计算出的传输延迟时间[Round-trip_delay]，就可以计算前面更早提到的间隙计数[Gap_cound]。BASE_RATEmax×(Round-trip_delaymax+RESPONE_TEMEj,max-MIN_IDLE_TIME+PHY_delayi,max)+29×BASE_RATEmaxBASE_RATEmin-5132-20×BASE_RATEmaxBASE_RATEmin---(7)]]>
(MIN_IDLE_TIME＝0.04[μs])
接着将给出符合OPi.LINK标准的节点的PHY寄存器的说明。为支持符合OPi.LINK标准的光端口，依据该标准的PHY寄存器映象图具有包含在符合IEEE Std.1394a-2000的PHY寄存器映象中的一些附加内容。有关节点的传输延迟和抖动，图35中所示的OPi.LINK页(参看OPi.LINK标准第2版本的第85页)被加到图33中所示的基址寄存器中。
在图35所示的OPi.LINK页中，对于地址1011中OP-DS区域[DelayOP-DS]，第0位到第3位被分配了光端口到DS端口的最大传输延迟值，而对于地址1011中的抖动OP-DS区域[Jitter OP-DS]，第4位到第7位被分配了光端口到DS端口最大抖动值。再有，对于在后续地址也就是地址1100中的延迟DS-DS区域[Delay DS-DS]，第0位到第3位被分配了DS端口到DS端口最大传输延迟值，而对于地址1100中的抖动DS-DS区域[JitterDS-DS]，第4位到第7位被分配了DS端口到DS端口最大抖动值。
再有，对于占用地址1101到1110的[T0]到[T15]的区域，分配关于给定端口是符合OPi.LINK标准的光端口还是DS端口的信息。顺便提及，在PHY寄存器映象(参看图33)中，对于地址0011中延迟区域[Delay]，第4位到第7位被分配了光端口到光端口最大传输延迟值，而对于地址0100中的抖动区域[Jitter]，第2位到第4位被分配了光端口到光端口(optical-port-to-optical-port)的最大抖动值。其它区域的说明被省略了。
在管理总线的总线管理器是符合OPi.LINK标准的节点情况下，它首先向目标节点发送ping包，并通过读取从那里返回的自身ID包(参看图36)的p0到pN字段，来检查所给的端口是否是为激活的。而且，总线管理器通过以远程访问包的形式读取OP i.LINK页的区域[T0]到[T15]来识别端口的类型。
下面考虑这样的情况：如前面所述，利用光纤代替金属电缆和利用光收发器代替1394金属收发器，来试图扩大传输距离。例如，在符合IEEE Std.1394a-2000并只有DS端口的节点中，通过DS端口的传输延迟足够地小，并且通过所有DS端口的传输延迟可以认为是相等的，这样，这些端口的任何组合产生相等的物理层延迟[PHY_delay]和相等的物理层抖动[PHY_jitter]。因此，毫无问题地可以将这些值保持恒定。
但是，与DS端口相比，光端口可以具有更大的传输延迟和更大的抖动，并且光端口的传输延迟和抖动可以根据运行的传输速度而改变。结果，执行通信的端口的不同组合可以在节点上产生不同的传输延迟或不同的抖动。这样，如果将节点的传输延迟和抖动的值保持恒定，那么，就不可能计算最优信号传播时间[Propagation time]。以下将参考图37到41对这些情况进行更详细的说明。
首先将给出图37所示情况的说明。节点A具有四个端口a101、a102、a103和a104，每个端口均包括在物理层上的传输延迟，并且假设它们各自传输延迟的关系为a102＞a103＞a104＞a101。更进一步，假设当端口a101、a102和a104是激活(它们能够与外部节点通信的状态)的时候，端口a103是未激活的(它不能与外部节点通信的状态、它能与外部节点通信但没有与外部节点连接的状态、或者是挂起状态)。
在这种情况下，利用传统的方法，将节点A的传输延迟预先设置为等于并保持恒定为在端口a101到a104所有组合之间产生的最大的传输延迟，也就是端口a102和a103之间的传输延迟A1。但是，端口a103是未激活的且没在使用中，所以，节点A实际的最大传输延迟等于端口a102和a104之间的传输延迟A2(＜A1)。于是，利用传统的方法，节点A的传输延迟被设置为不必要地大。按这种方式将传输延迟设置得不必要地大效率就会低，因为这样做会导致增大信号传播时间[Propagation time]，并且会导致增大间隙计数[Gap_count]，因此增大了间隙本身。
接着将给出图38所示情况的说明。节点B具有三个端口b101、b102和b103，每个端口均包括物理层上的传输延迟。并假设它们各自的传输延迟具有关系b101＞＞b102＞＞b103。更进一步，假设在信号被输入到端口b101之后直到该信号从中输出，传输延迟B2比任何其它端口组合之间的传输延迟大。
在这种情况下，利用传统的方法，将节点B的传输延迟预先设置为等于并保持恒定为在端口b101到b103所有组合之间产生的最大的传输延迟，也就是端口b101和b102之间的传输延迟B1。但是，当输入到端口b101的信号被从中输出时，实际的传输延迟B2比预先设置为节点B的传输延迟的传输延迟B1大。这使得间隙计数[Gap_count]小于适当的值，从而使得不可能保证足够的间隙。
接着将给出图39所示情况的说明。在该图中所示的情况下，如前面所述，总线管理器BM不在最长路径上，通过利用前面提到的公式(6)就可能计算传输延迟时间[Round-trip_delay]。
在这种情况下，利用传统的方法，节点的传输延迟被设置为等于端口到端口最大传输延迟。于是，PHY_delay_{Node_C0}的值被设置为等于与传输延迟C3无关的传输延迟，即与利用公式(6)希望的PHY_delay_{Node_C0}不同的传输延迟。按照该方法将传输延迟设置在不希望的值是效率低的，因为这样做导致增大信号传播时间[Propagation time]，并且这样导致增大间隙计数[Gap_count]，因而增大了间隙本身。
顺便提及，如前面所述，在符合OPi.LINK标准的节点上，光端口到光端口的传输延迟的值被保存在分配于其基址寄存器的延迟区域中，并且光端口到DS端口和DS端口到DS端口的传输延迟的值被分别保存在分配于OPi.LINK页(参看图35)的延迟OP-DS区域和延迟DS-DS区域。因此，在位于总线上的总线管理器是符合OP i.LINK标准的节点的情况下，总线管理器不仅能读出保存在基址寄存器中的光端口到光端口的传输延迟的值，而且还能读出保存在OP i.LINK页中的光端口到DS端口和DS端口到DS端口的传输延迟的值。
但是，在位于总线上的总线管理器是不符合OP i.LINK标准的节点的情况下，总线管理器只能读出保存在基址寄存器中的光端口到光端口的传输延迟的值。因此，在符合OP i.LINK标准并具有光端口的节点中，当只有DS端口是激活的时候，不符合OP i.LINK标准的总线管理器不是将DS端口到DS端口的传输延迟而是将光端口到光端口的传输延迟识别为该节点的传输延迟，其中光端口到光端口的传输延迟大于DS端口到DS端口的传输延迟。按照这种方式，将传输延迟设置为不必要地大是效率低的，因为这样做导致增大间隙计数[Gap_count]，因此增大间隙本身。
接着将给出图40所示情况的说明。节点E具有四个端口e101、e102、e103和e104，每个端口均包括在物理层的传输延迟。假设端口e101、e102和e104是激活，而端口e103是未激活的。
在这种情况下，利用传统的方法，如果在端口e101到e104的所有组合中，端口e102和e103的组合产生最大的抖动，节点E的抖动被预先设置为等于并保持恒定为抖动E1。但是，端口e103是未激活的，并不在使用中，因此，利用传统的方法，节点E的抖动设置为不必要地较大。按照这种方式将抖动设置为不必要大是效率低的，因为这样做导致增大间隙计数[Gap_count]，因此增加了间隙本身。
最后将给出图41所示情况的说明。图中所示的节点F_0准备利用分别连接到节点F_1、F_2、F_3和F_4的端口f101、f102、f103和f104进行通信。假设在包括端口f101的端口所有组合中，端口f101和f102的组合产生最大的抖动F1，并且，在端口f101到f104的所有组合中，端口f102和f103的组合产生最大的抖动F2。
在这种情况下，利用传统的方法，节点F_0的抖动被预先设置为等于并保持恒定为端口所有组合的最大抖动F2。但是，需要计算信号传播时间[Propagation time]的值，是在包括信号输入端口的端口的这些组合中最大的抖动。这样，例如利用传统的方法，当通过与节点F_1连接的端口f101输入控制信号时，节点F_0的抖动就被设置为不必要地较大。按照这种方式将抖动设置为不必要大是效率低的，因为，这样做导致增大间隙计数[Gap_count]，因而增大间隙本身。
如前面所述，在符合OPi.LINK标准的节点上，光端口到光端口的抖动值被保存在分配于其基址寄存器中的抖动区域，并且，光端口到DS端口和DS端口到DS端口的抖动的值被分别保存在分配于OP i.LINK页(参看图35)的抖动OP-DS区域和抖动DS-DS区域。因此，在位于总线上的总线管理器是符合OP i.LINK标准的节点的情况下，总线管理器不仅能读出保存在基址寄存器中的光端口到光端口的抖动的值，而且还能读出保存在OP i.LINK页的光端口到DS端口和DS端口到DS端口的抖动值。
但是，在位于总线上的总线管理器是不符合OP i.LINK标准的节点的情况下，总线管理器只能读出保存在基址寄存器中的光端口到光端口的抖动值。因此，当在符合OP i.LINK标准并具有光端口的节点上只有DS端口是激活时，不符合OP i.LINK标准的总线管理器不是将DS端口到DS端口的抖动而是将光端口到光端口的抖动识别为节点的抖动，其中光端口到光端口的抖动大于DS端口到DS端口的抖动。按照这种方式，将抖动设置为不必要的大是效率低的，因为这样做导致增大间隙计数[Gap_count]，因而增大间隙本身。
发明内容
本发明的目的是提供一种允许进行高效通信的发送器/接收器设备。
为实现上述目的，依据本发明，为发送器/接收器设备提供了：多个不同类型的端口；总线仲裁电路，控制从各个端口向串行总线输出信号的定时；寄存器，其中保存了总线仲裁电路运行的条件；以及延迟值优化处理器，它监视各个端口，并根据各个端口运行的状态来优化所述发送器/接收器设备的传输延迟值。
具体来讲，按照本发明的一个方面，提供了一种发送器/接收器设备，包括：多个不同类型的端口；总线仲裁电路，用于控制信号从各个端口输出到一个串行总线的定时；寄存器，用于在其中保存所述总线仲裁电路应该运行的条件；以及延迟值优化处理器，用于监视各个端口，并根据各个端口的运行状态来优化所述发送器/接收器设备的传输延迟值。
按照本发明的另一个方面，提供了一种发送器/接收器设备，包括：多个不同类型的端口；总线仲裁电路，用于控制信号从各个端口输出到一个串行总线的定时；寄存器，用于在其中保存所述总线仲裁电路应该运行的条件；以及参考表，用于保持下列最大传输延迟值之中的任何较大者：在各个端口之间的最大传输延迟值、及各个端口单独处理信号输入和信号输出所要求的最大传输延迟值，其中，从所述参考表中读出的值，被作为所述发送器/接收器设备的传输延迟值而分配给所述寄存器。
按照本发明的再一个方面，提供了一种发送器/接收器设备，包括：多个不同类型的端口；总线仲裁电路，用于控制信号从各个端口输出到一个串行总线的定时；第一寄存器，用于在其中保存所述总线仲裁电路的第一运行条件；第二寄存器，用于在其中保存所述总线仲裁电路的第二运行条件；延迟值优化处理器，用于监视各个端口，并根据各个端口的运行状态和类型来优化所述发送器/接收器设备的传输延迟值。
按照本发明的再另一个方面，提供了一种发送器/接收器设备，包括：多个不同类型的端口；总线仲裁电路，用于控制信号从各个端口输出到一个串行总线的定时；寄存器，用于在其中保存所述总线仲裁电路应该运行的条件；以及抖动值优化处理器，用于监视各个端口，并根据各个端口的运行状态，来优化所述发送器/接收器设备的抖动值。
按照本发明的再一个方面，提供了一种发送器/接收器设备，包括：多个不同类型的端口；总线仲裁电路，用于控制信号从各个端口输出到一个串行总线的定时；第一寄存器，用于在其中保存所述总线仲裁电路的第一运行条件；第二寄存器，用于在其中保存所述总线仲裁电路的第二运行条件；抖动值优化处理器，用于监视各个端口，并根据各个端口的运行状态和类型来优化所述发送器/接收器设备的抖动值。
按照本发明的再一个方面，提供了一种发送器/接收器设备，包括：多个不同类型的端口；总线仲裁电路，用于控制信号从各个端口输出到一个串行总线的定时；寄存器，用于在其中保存所述总线仲裁电路应该运行的条件；参考表，用于为每个端口保持通过该端口和通过用于该端口的信号格式转换器的传输延迟值；以及延迟计算器，用于比较通过将保存在所述参考表中的两个最大传输延迟值加在一起所获得的一个传输延迟值与一个给定端口分别处理信号输入和信号输出所要求的一个传输延迟值，然后，将在物理层中进行信号处理所要求的最大传输延迟值加到这两个值之中的任何较大值上，并将它们的总和分配给所述寄存器。
附图说明
参考附图结合下面对优选实施例的说明，本发明的上述目的和其它目的与特点将变得更加清晰，附图中：
图1是表示本发明第一和第二实施例的发送器/接收器设备的方框图；
图2是表示保存在参考表g101(在第一实施例)中内容的数据映象；
图3是表示保存在参考表g101(在第二实施例)中内容的数据映象；
图4是表示第二实施例发送器/接收器设备结构的另一个实例的方框图；
图5是表示本发明第三个实施例的发送器/接收器设备的方框图；
图6是表示保存在参考表g121中内容的数据映象；
图7是表示本发明第四个实施例的发送器/接收器设备的方框图；
图8是表示本发明第五个实施例的发送器/接收器设备的方框图；
图9是表示本发明第六个实施例的发送器/接收器设备的方框图；
图10是表示本发明第七个实施例的发送器/接收器设备的方框图；
图11是表示保存在参考表g201中内容的数据映象；
图12是表示本发明第八个实施例的发送器/接收器设备的方框图；
图13是表示保存在参考表g211中内容的数据映象；
图14是表示本发明第九个实施例的发送器/接收器设备的方框图；
图15是表示本发明第十个实施例的发送器/接收器设备的方框图；
图16是表示本发明第十一个实施例的发送器/接收器设备的方框图；
图17是表示本发明第十二个实施例的发送器/接收器设备的方框图；
图18是表示保存在参考表g301(在第十二个实施例)中内容的数据映象；
图19是表示保存在参考表g301(在第十三个实施例)中内容的数据映象；
图20是表示第十三个实施例发送器/接收器设备结构的另一个实例的方框图；
图21是表示本发明第十四个实施例的发送器/接收器设备的方框图；
图22是表示保存在参考表g321中内容的数据映象；
图23是表示本发明第十五个实施例的发送器/接收器设备的方框图；
图24是表示保存在参考表g401中内容的数据映象；
图25是表示本发明第十六个实施例的发送器/接收器设备的方框图；
图26是表示保存在参考表g411中内容的数据映象；
图27是表示本发明第十七个实施例的发送器/接收器设备的方框图；
图28是表示本发明第十八个实施例的发送器/接收器设备的方框图；
图29是表示本发明第十九个实施例的发送器/接收器设备的方框图；
图30是表示本发明第二十个实施例的发送器/接收器设备的方框图；
图31是表示本发明第二十一个实施例的发送器/接收器设备的方框图；
图32是表示符合IEEE Std.1394a-2000的传统物理层电路的实例的方框图；
图33是表示保存在寄存器电路104中的内容的寄存器映象；
图34是表示用来计算转换延迟时间[Round-trip_delay]总线拓扑的实例的示意图；
图35是在OP i.LINK标准中规定的OP i.LINK页的寄存器映象；
图36是表示自身ID包内容的示意图；
图37是表示激活和未激活端口混合存在的节点的实例的示意图；
图38是表示当通过相同端口发送和接收信号时，传输延迟最大的节点的实例的示意图；
图39是表示总线管理器不在最长路径上的总线拓扑的实例的示意图；
图40是表示激活和未激活端口混合存在的节点的实例的示意图；
图41是说明当通过端口输入控制信号时出现抖动问题的示意图。
具体实施方式
下面将详细说明本发明的发送器/接收器设备的实例。
第一实施例
首先，将参考图1和2对本发明第一实施例的发送器/接收器设备进行详细地说明。图1是表示本发明第一实施例的发送器/接收器设备的方框图。该实施例的发送器/接收器设备符合IEEE Std.1394a-2000，并且如图所示，由状态检验电路g100、参考表g101、总线仲裁电路g102、基址寄存器(baseregister)g103和四个端口g105、g106、g107和g108组成。
状态检验电路g100根据通过信号线h105、h106、h107和h108获得的状态信号来检验各个端口g105到g108是否激活，并且通过信号线h101将检验的结果(激活端口的组合)输出给参考表g101。
参考表g101在各个端口g105到g108之间的传输延迟值中，保持与激活端口不同组合相应的最大值。依据状态检验电路g100的输出信号(激活端口的组合)，从该参考表g101中读出的值，通过信号线h103被分配给基址寄存器g103的延迟区域(参看图33)。
总线仲裁电路g102仲裁访问IEEE串行总线的冲突。更进一步，基址寄存器g103连接到总线仲裁电路g102上，在基址寄存器g103中保存了发送器/接收器设备应该运行的条件。这样，发送器/接收器设备在基址寄存器g103保存的条件下运行。端口g105到g108每个端口与外部节点交换信号。
图2是表示保存在参考表g101中内容的数据映象。在该数据映象中，端口激活值[port_active]是代表激活端口组合的参数，它的第一(最高)到第四(最低)位分别代表端口g105到g108的状态。这里，在每位位置上，值“1”指示激活端口，而值“0”指示未激活端口。例如，端口值“1101”表明端口g105、g106和g108是激活的，而端口g107是未激活的。
更进一步，在该数据映象中保存各个端口g105到g108之间传输延迟值当中，与激活端口不同组合相应的最大值，以使上述端口激活值[port_active]一一对应(这里处理的不是传输延迟值本身，而是根据预先确定的计算公式从实际的传输延迟值中计算得到的值，并且较大的值代表较大的传输延迟；这些应用将贯穿于下面的说明中)。这样，保存在该数据映象中的传输延迟值不包括任何涉及未激活端口的传输延迟值。当对于激活端口的给定组合，没有可用的传输延迟值时，为方便起见，将值“0”分配为与那种组合相应的最大传输延迟值。
在如前面所述构成的发送器/接收器设备中，例如，考虑到端口g105、g106和g107是激活的，而端口g108是未激活的情况。在这种情况下，利用传统的方法，将节点的传输延迟设置等于并保持恒定为在包括未激活端口g107在内的端口所有组合中的最大传输延迟，也就是“9”(即被保存为与参考表g101中端口激活值“1111”相应的值，并且是端口g106和g107之间传输延迟的值)。相比之下，在该实施例的发送器/接收器设备中，在不包括未激活端口g107的端口的所有组合中的最大值，也就是“5”(即被保存为与参考表g101中端口激活值“1101”相应的值，并且是端口g106和g108之间传输延迟的值)被选择作为该节点的传输延迟值，并被分配到基址寄存器g103的延迟区域中。
利用这种结构，就可以避免将发送器/接收器设备的传输延迟值设置为不必要地大。这就有助于优化间隙计数[Gap_count]，因此优化间隙本身，从而高效地进行通信。
第二实施例
接着将说明本发明第二实施例的发送器/接收器设备。该实施例的发送器/接收器设备具有与上述第一实施例的发送器/接收器设备相同的框图结构(参看图1)，但与其不同的是最大传输延迟值，在参考表g101中为每个端口激活值[port_active]保存一个最大传输延迟值，最大传输延迟值是在各个端口g105到g108之间的传输延迟值与激活端口不同组合相应的最大值当中，以及在各个端口g105到g108分别处理信号输入和输出所要求的传输延迟值(即在控制信号被输入到给定端口直到该端口返回控制信号以响应该控制信号之后的传输延迟值)与激活端口不同组合相应的最大值当中，任何一个较大的值。
例如，如果假设各个端口g105到g108之间的传输延迟值与第一实施例中的相同(参看图2)，并且各个端口g105到g108分别处理信号输入/输出所要求的传输延迟值分别是“1”、“7”、“10”和“4”，那么，图3所示的数据映象被保存在参考表g101中。
利用这种结构，甚至当信号输入和输出是由单个端口处理时，也可能避免将发送器/接收器设备的传输延迟值设置为过度地小。这就有助于保证足够的间隙计数[Gap_count]，因而保证足够的间隙，并因此确保执行通信。
在没有检验端口是否为激活状态的情况下，从图1所示的结构中省略状态检验电路就成为可能(参看图4)。在这种情况下，参考表g111中只保存各个端口g115到g118之间的传输延迟值以及各个端口g115到g118分别处理信号输入和输出所要求的传输延迟值(即保存与端口激活值“1111”相应的值，参看图3)当中的最大值。
第三个实施例
接着将参考图5和6对本发明第三个实施例的发送器/接收器设备进行详细说明。图5是表示本发明第三个实施例的发送器/接收器设备的方框图。该实施例的发送器/接收器设备符合IEEE Std.1394a-2000，并且如图中所示，由状态检验电路g120、参考表g121、总线仲裁电路g122、基址寄存器g123和五个端口g125、g126、g127、g128和g129组成。
状态检验电路g120根据通过信号线h125、h126、h127、h128和h129获得的状态信号来检验各个端口g105到g108是否激活，并且通过信号线h120将检验的结果(激活端口的组合)输出给参考表g121。
总线仲裁电路g122仲裁访问IEEE串行总线的冲突，并通过信号线h124与各个端口g125到g129交换信号。这里，总线仲裁电路g122检验是从哪个端口接收到了信号，并将检验的结果(输入端口的信息)通过信号线h122输出给参考表g121。更进一步，基址寄存器g123连接到总线仲裁电路g122，在基址寄存器g123中保存了发送器/接收器设备应该运行的条件。这样，发送器/接收器设备在基址寄存器g123保存的条件下运行。端口g125到g129每个与外部节点交换信号。
参考表g121为每个端口g125到g129保持除该端口外的各个端口之间的传输延迟值，与激活端口的不同组合相应的最大值，以及该端口分别处理信号输入和输出所要求的传输延迟值当中任何一个较大者。根据状态检验电路g120的输出信号(激活端口的组合)以及从总线仲裁电路g122所获得的输入端口的信息，从该参考表g121中读出一个值，通过信号线h121分配到基址寄存器g123的延迟区域(参看图33)中。
图6是表示保存在参考表g121中内容的数据映象。应注意到该图表示，在为每个端口g125到g129保存一个数据映象的所有数据映象中，当控制信号是通过端口g125输入时所指的那个数据映象。在该图中，端口激活值[port_active]是代表激活端口组合的参数，它的第一(最高)到第五(最低)位分别代表端口g125到g129的状态。这里，在每位位置上，值“1”指示激活端口，而值“0”指示未激活端口。例如，端口值“11110”表明端口g125、到g128是激活的，而端口g129是未激活的。
更进一步，在该数据映象中保存的是，在不包括端口g125的各个端口g126到g129之间的传输延迟值、与激活端口不同组合相应的最大值，以及端口g125分别处理信号输入和输出所要求的传输延迟值当中任何一个较大的值，以使上述端口激活值[port_active]一一对应。这样，保存在该数据映象中的传输延迟值不包括信号输入端口g125与未激活端口之间的、信号输入端口g125与另一个激活端口之间的，或者另一个激活端口分别处理信号输入/输出所要求的任何传输延迟值。这就可能比第一实施例更高效地设置传输延迟值。
在如上所述结构的发送器/接收器设备中，例如，考虑除端口g129外的端口是激活的，并且信号被输入到端口g125的情况。在这种情况下，利用传统的方法，将节点的传输延迟设置为等于并保持恒定为在包括未激活端口g129在内的端口所有组合当中最大传输延迟值。相比之下，在该实施例的发送器/接收器设备中，在不包括信号输入端口g125的端口g126到g128之间的最大传输延迟值，与信号输入端口g125分别处理信号输入和输出所要求的传输延迟值当当中的任何较大的一个，也就是“10”(即被保存为与参考表g121中的端口激活值“11110”相应的值)被选择作为节点的传输延迟值，并被分配到基址寄存器g123的延迟区域中。
利用这种结构，就可以避免将发送器/接收器设备的传输延迟值设置为不必要地大。这就有助于优化间隙计数[Gap_count]，因此优化间隙本身，并因此进行高效通信。
第四个实施例
接着将参考图7对本发明第四个实施例的发送器/接收器设备进行详细说明。图7是表示本发明第四个实施例的发送器/接收器设备的方框图。该实施例的发送器/接收器设备符合OPi.LINK标准，并且如图中所示，由状态检验电路g130、延迟设置电路g131、总线仲裁电路g132、基址寄存器g133、OPi.LINK页g134以及三个端口g135、g136和g137组成。
状态检验电路g130检验根据通过信号线h135、h136和h137获得的状态信号检验各个端口g135到g137是否为激活，并且通过信号线h130将检验的结果(激活端口的组合)输出给延迟设置电路g131。
延迟设置电路g131参考状态检验电路g130和OPi.LINK页g134的输出信号(激活端口的组合)，并且，只发现DS端口是激活的，那么延迟设置电路g131就将读出保存在OPi.LINK页g134的延迟DS-DS区域(参看图35)中的值，并通过信号线的h134和h133将其分配给基址寄存器g133的延迟区域(参看图33)。
总线仲裁电路g132仲裁访问总线的冲突。更进一步，基址寄存器g133和OPi.LINK页g134连接到总线仲裁电路g132，在基址寄存器g133和OPi.LINK页g134中均保存了发送器/接收器设备应该运行的条件。这样，发送器/接收器设备在两个寄存器g133和g134保存的条件下运行。端口g135到g137中的每个与一个外部节点交换信号。
在上述结构的发送器/接收器设备中，考虑只有DS端口是激活的情况。在这种情况下，利用传统的方法，如果该总线由不符合OPi.LINK标准的总线管理器管理，那么将节点的传输延迟值设置为不是等于DS端口到DS端口的传输延迟值，而等于光端口到光端口的传输延迟值，其中，光端口到光端口的传输延迟值大于DS端口到DS端口的传输延迟值。相比之下，在该实施例的发送器/接收器设备中，根据状态检验电路g130和OP i.LINK页g134的输出信号，识别出只有DS端口是激活的，并且将保存在OP i.LINK页g134的延迟DS-DS区域中的值被分配给基址寄存器g133的延迟区域。
利用这种结构，即使总线管理器不符合OPi.LINK标准的情况下，当只有节点的DS端口激活时，也可以将节点的传输延迟值设置为等于DS端口到DS端口的传输延迟值。这就有助于优化间隙计数[Gap_count]，因此优化间隙本身，从而进行高效通信。
第五个实施例
接着将参考图8对本发明第五个实施例的发送器/接收器设备进行详细说明。图8是表示本发明第五个实施例的发送器/接收器设备的方框图。该实施例的发送器/接收器设备符合OPi.LINK标准，并且如图中所示，由状态检验电路g140、延迟设置电路g141、总线仲裁电路g142、基址寄存器g143、OPi.LINK页g144以及三个端口g145、g146和g147组成。
状态检验电路g140检验根据通过信号线h145、h146和h147获得的状态信号检验各个端口g145到g147是否为激活，并且通过信号线h140将检验的结果(激活端口的组合)输出给延迟设置电路g141。
延迟设置电路g141参考状态检验电路g140和OP i.LINK页g144的输出信号(激活端口的组合)，并且监视信号线h142a和h142b，通过信号线h142a和h142b，总线仲裁电路g142连接到基址寄存器g143和OP i.LINK页g144，这样，当只有DS端口激活时，如果来自外部节点(总线管理器)的远程访问包访问的不是OP i.LINK页g144而只是基址寄存器g143，那么，延迟设置电路g141读出保存在OP i.LINK页g144的延迟DS-DS区域(参看图35)中的值，并通过信号线h144和h143将其分配给基址寄存器g143的延迟区域(参看图33)。
总线仲裁电路g142仲裁访问总线的冲突。更进一步，基址寄存器g143和OP i.LINK页g144连接到总线仲裁电路g142，在基址寄存器g143和OPi.LINK页g144中均保存了发送器/接收器设备应该运行的条件。这样，发送器/接收器设备在两个寄存器g143和g144保存的条件下运行。端口g145到g147中的每个与一个外部节点交换信号。
在上述结构的发送器/接收器设备中，考虑只有DS端口是激活的情况。在这种情况下，利用传统的方法，如果该总线由不符合OP i.LINK标准的总线管理器管理，那么将节点的传输延迟值设置为不是等于DS端口到DS端口的传输延迟值，而等于光端口到光端口的传输延迟值，其中，光端口到光端口的传输延迟值大于DS端口到DS端口的传输延迟值。相比之下，在该实施例的发送器/接收器设备中，根据状态检验电路g140和OP i.LINK页g144的输出信号，就识别出只有DS端口是激活的，只要在这种状态下，根据对信号线h142a和h142b的监视结果，就可以识别出不是OP i.LINK页g144，而只有基址寄存器g143被外部节点(总线管理器)访问，并且保存在OP i.LINK页g144的延迟DS-DS区域中的值被分配给基址寄存器g143的延迟区域。
利用这种结构，即使总线管理器不符合OP i.LINK标准的情况下，当只有节点的DS端口激活时，也可以将节点的传输延迟值设置为等于DS端口到DS端口的传输延迟值。这就有助于优化间隙计数[Gap_count]，因此优化间隙本身，从而进行高效通信。
第六个实施例
接着将参考图9对本发明第六个实施例的发送器/接收器设备进行详细说明。图9是表示本发明第六个实施例的发送器/接收器设备的方框图。该实施例的发送器/接收器设备符合OP i.LINK标准，并且如图中所示，由状态检验电路g150、延迟设置电路g151、总线仲裁电路g152、基址寄存器g153、OPi.LINK页g154以及三个端口g155、g156和g157组成。
状态检验电路g150根据通过信号线h155、h156和h157获得的状态信号来检验各个端口g155到g157是否激活，并且通过信号线h150将检验的结果(激活端口的组合)输出给延迟设置电路g151。
延迟设置电路g151参考状态检验电路g150和OP i.LINK页g154的输出信号(激活端口的组合)，并且监视信号线h152a和h152b，通过信号线h152a和h152b，总线仲裁电路g152分别连接到基址寄存器g153和OPi.LINK页g154上，这样，当只有DS端口激活时，如果来自外部节点(总线管理器)的远程访问包不是访问OP i.LINK页g154，而只是访问基址寄存器g153，那么，延迟设置电路g151读出保存在OP i.LINK页g154的延迟DS-DS区域(参看图35)中的值，并通过信号线h151将其输出给总线仲裁电路g152，以便将其分配给返回给外部节点的远程回应包(reply packet)的预先确定的数据区域。
总线仲裁电路g152仲裁访问总线的冲突。更进一步，基址寄存器g153和OP i.LINK页g154连接到总线仲裁电路g152，在基址寄存器g153和OPi.LINK页g154中均保存了发送器/接收器设备应该运行的条件。这样，发送器/接收器设备在两个寄存器g153和g154保存的条件下运行。端口g155到g157中的每个与一个外部节点交换信号。
在上述结构的发送器/接收器设备中，考虑只有DS端口是激活的情况。在这种情况下，利用传统的方法，如果该总线由不符合OP i.LINK标准的总线管理器管理，那么将节点的传输延迟值设置为不是等于DS端口到DS端口的传输延迟值，而等于光端口到光端口的传输延迟值，其中，光端口到光端口的传输延迟值大于DS端口到DS端口的传输延迟值。相比之下，在该实施例的发送器/接收器设备中，根据状态检验电路g150和OP i.LINK页g154的输出信号，就识别出只有DS端口是激活的，另外，只要在这种情况下，根据对信号线h152a和h152b的监视结果，就可以识别出不是OP i.LINK页g154，而只有基址寄存器g153被外部节点(总线管理器)访问，并且保存在OPi.LINK页g154的延迟DS-DS区域中的值被分配给远程回应包的预先确定数据区域中。
利用这种结构，即使总线管理器不符合OP i.LINK标准的情况下，当只有节点的DS端口激活时，也可以将节点的传输延迟值设置为等于DS端口到DS端口的传输延迟值。这就有助于优化间隙计数[Gap_count]，因此优化间隙本身，从而进行高效通信。
第七个实施例
接着将参考图10和11对本发明第七个实施例的发送器/接收器设备进行详细说明。图10是表示本发明第七个实施例的发送器/接收器设备的方框图。该实施例的发送器/接收器设备符合IEEE Std.1394a-2000，并且如图中所示，由状态检验电路g200、参考表g201、总线仲裁电路g202、基址寄存器g203和四个端口g205、g206、g207和g208组成。
状态检验电路g200根据通过信号线h205、h206、h207和h208获得的状态信号来检验各个端口g205到g208是否激活，并且通过信号线h201将检验的结果(激活端口的组合)输出给参考表g201。
参考表g201在各个端口g205到g208之间的抖动值当中，保持与激活端口的不同组合相应的最大值。通过信号线h203，将根据状态检验电路g200的输出信号(激活端口的组合)从该参考表g201中读出的值，分配给基址寄存器g203的抖动区域(参看图33)。
总线仲裁电路g202仲裁访问IEEE串行总线的冲突。更进一步，基址寄存器g203连接到总线仲裁电路g202，在基址寄存器g203中保存了发送器/接收器设备应该运行的条件。这样，发送器/接收器设备在保存在基址寄存器g203中的条件下运行。端口g205到g208中的每个与一个外部节点交换信号。
图11是表示保存在参考表g201中内容的数据映象。在该数据映象中，端口激活值[port_active]是代表激活端口组合的参数，它的第一(最高)到第四(最低)位分别代表端口g205到g208的状态。这里，在每位位置上，值“1”指示激活端口，而值“0”指示未激活端口。例如，端口值“1101”表明端口g205、g206和g208是激活的，而端口g207是未激活的。
更进一步，在该数据映象中，保存了各个端口g205到g208之间的抖动值当中与激活端口的不同组合相应的最大值，以便使上述端口激活值[port_active]一一对应(这里处理的不是抖动值本身，而是根据预先确定的计算公式从实际的抖动值计算得到的值，并且，较大的值代表较大的抖动；这种应用一直贯穿于下面的说明)。这样，保存在该数据映象中的抖动值不包括与涉及未激活端口的任何抖动值。当对于激活端口的所给组合没有可用的抖动值时，为方便起见，分配值“0”作为与那种组合相应的最大抖动值。
在如上所述结构的发送器/接收器设备中，例如，考虑端口g205、g206和g208是激活的，而端口g207是未激活的情况。在这种情况下，利用传统的方法，将节点的抖动设置为等于并保持恒定为在包括未激活端口g207在内的端口所有组合当中最大抖动值，也就是“9”(即在参考表g201中相应于端口激活值“1111”而保存的值，并且是端口g206和g207之间抖动值的值)。相比之下，在该实施例的发送器/接收器设备中，在不包括未激活端口g207的端口组合之中最大值，也就是“5”(即在参考表g20 1中相应于端口激活值“1101”而保存的值，并且是端口g206和g208之间抖动值的值)被选择作为节点的抖动值，并被分配给基址寄存器g203的抖动区域。
利用这种结构，就可以避免将发送器/接收器设备的抖动值设置为不必要地大。这就有助于优化间隙计数[Gap_count]，因此优化间隙本身，并因此进行高效通信。
第八个实施例
接着将参考图12和13对本发明第八个实施例的发送器/接收器设备进行详细说明。图12是表示本发明第八个实施例的发送器/接收器设备的方框图。该实施例的发送器/接收器设备符合IEEE Std.1394a-2000，并且如图中所示，由状态检验电路g210、参考表g211、总线仲裁电路g212、基址寄存器g213和四个端口g215、g216、g217和g218组成。
状态检验电路g210检验根据通过信号线h215、h216、h217和h218获得的状态信号来检验各个端口g215到g218是否是激活的，并且通过信号线h211将检验的结果(激活端口的组合)输出给参考表g211。
总线仲裁电路g212仲裁访问IEEE串行总线的冲突，并通过信号线h214与各个端口g215到g218交换信号。这里，总线仲裁电路g212检验是从哪个端口接收到了信号，并通过信号线h212将检验的结果(输入端口的信息)输出给参考表g211。更进一步，总线仲裁电路g212连接到基址寄存器g213，在基址寄存器g213中保存了发送器/接收器设备应该运行的条件。这样，发送器/接收器设备在基址寄存器g213保存的条件下运行。端口g215到g218中的每个与一个外部节点交换信号。
参考表g211为每个端口g215到g218，保持在将那个端口与其它端口之间抖动值当中与激活端口的不同组合相应的最大值。根据状态检验电路g210的输出信号(激活端口的组合)以及从总线仲裁电路g212获得的关于输入端口的信息，从该参考表g211中读出的值，通过信号线h211分配到基址寄存器g213的抖动区域中(参看图33)。
图13是表示保存在参考表g211中内容的数据映象。应注意到该图表示的是，在为每个端口g215到g218的保存一个数据映象的所有数据映象中，当控制信号是通过端口g1 25输入时所指的那个数据映象。在该图中，端口激活值[port_active]是代表激活端口组合的参数，它的第一(最高)到第四(最低)位分别代表端口g215到g218的状态。这里，在每位位置上，值“1”指示激活端口，而值“0”指示未激活端口。例如，端口值“1101”表明端口g215、g216和g218是激活的，而端口g217是未激活的。
更进一步，在该数据映象中，保存了在信号输入端口g215和其它的端口g216到g218之间抖动值当中与激活端口不同组合相应的最大值，以使上述端口激活值[port_active]一一对应。这样，保存在该数据映象中的抖动值不包括信号输入端口g215与未激活端口之间的，或者除信号输入端口g215之外激活端口之间的任何抖动值。这就可能比第七个实施例更高效地设置抖动值。
在如上所述结构的发送器/接收器设备中，例如，考虑除端口g217外的其它端口是激活的，并且信号被输入到端口g215的情况。在这种情况下，利用传统的方法，将节点的抖动设置为等于并保持恒定为在包括未激活端口g217在内的端口所有组合当中最大抖动值。相比之下，在该实施例的发送器/接收器设备中，将信号输入端口g215和其它的激活端口g216到g218之间的最大抖动值，也就是“3”(即保存为与参考表g211中的端口激活值“1101”相应的值，并且是端口g215和g216之间抖动值的值)被选择作为节点的抖动值，并被分配给基址寄存器g213的抖动区域。
利用这种结构，就可以避免将发送器/接收器设备的抖动值设置为不必要地大。这就有助于优化间隙计数[Gap_count]，因此优化间隙本身，并因此进行高效通信。
第九个实施例
接着将参考图14对本发明第九个实施例的发送器/接收器设备进行详细说明。图14是表示本发明第九个实施例的发送器/接收器设备的方框图。该实施例的发送器/接收器设备符合OP i.LINK标准，并且如图中所示，由状态检验电路g220、抖动设置电路g221、总线仲裁电路g222、基址寄存器g223、OP i.LINK页g224以及四个端口g225、g226、g227和g228组成。
状态检验电路g220根据通过信号线h225、h226、h227和h228获得的状态信号来检验各个端口g225到g228是否激活，并且通过信号线h220将检验的结果(激活端口的组合)输出给抖动设置电路g221。
抖动设置电路g221参考状态检验电路g220和OP i.LINK页g224的输出信号(激活端口的组合)，并且，如果只发现DS端口是激活时，抖动设置电路g221读出保存在OP i.LINK页g224的抖动DS-DS区域(参看图35)中的值，并通过作为信号线的h224和g223将其分配给基址寄存器g223的抖动区域(参看图33)。
总线仲裁电路g222仲裁访问总线的冲突。更进一步，基址寄存器g223和OP i.LINK页g224连接到总线仲裁电路g222上，在基址寄存器g223和OP i.LINK页g224中均保存了发送器/接收器设备应该运行的条件。这样，发送器/接收器设备在两个寄存器g223和g224保存的条件下运行。端口g225到g228中的每个与一个外部节点交换信号。
在上述结构的发送器/接收器中，考虑只有DS端口是激活的情况。在这种情况下，利用传统的方法，如果该总线由不符合OP i.LINK标准的总线管理器管理，那么将节点的抖动值设置为不等于DS端口到DS端口的抖动值，而等于光端口到光端口的抖动值，其中，光端口到光端口的抖动值大于DS端口到DS端口的抖动值。相比之下，在该实施例的发送器/接收器设备中，根据状态检验电路g220和OP i.LINK页g224的输出信号，就可以识别出只有DS端口是激活的，并且将保存在OP i.LINK页g224的抖动DS-DS区域中的值被分配给基址寄存器g223的抖动区域。
利用这种结构，即使在总线管理器不符合OP i.LINK标准的情况下，当只有DS端口的节点是激活时，可以将节点的抖动值设置为等于DS端口到DS端口的抖动值。这就有助于优化间隙计数[Gap_count]，因此优化间隙本身，并因此进行高效通信。
第十个实施例
接着将参考图15对本发明第十个实施例的发送器/接收器设备进行详细说明。图15是表示本发明第十个实施例的发送器/接收器设备的方框图。该实施例的发送器/接收器设备符合OP i.LINK标准，并且如图中所示，由状态检验电路g230、抖动设置电路g231、总线仲裁电路g232、基址寄存器g233、OP i.LINK页g234以及四个端口g235、g236、g237和g238组成。
状态检验电路g230根据通过信号线h235、h236、h237和h238获得的状态信号来检验各个端口g235到g238是否激活，并且通过信号线h230将检验的结果(激活端口的组合)输出给抖动设置电路g231。
抖动设置电路g231参考状态检验电路g230和OP i.LINK页g234的输出信号(激活端口的组合)，并且监视信号线h232a和h232b，总线仲裁电路g232通过信号线h232a和h232b分别连接到基址寄存器g233和OP i.LINK页g234，这样，当只有DS端口是激活时，如果来自外部节点(总线管理器)的远程访问包不是访问OP i.LINK页g234，而只是访问基址寄存器g233，那么，延迟设置电路g231读出保存在OP i.LINK页g234的延迟DS-DS区域(参看图35)中的值，并通过信号线h234和h233将其分配给基址寄存器g233的抖动区域(参看图33)。
总线仲裁电路g232仲裁访问总线的冲突。更进一步，基址寄存器g233和OP i.LINK页g234连接到总线仲裁电路g232，在基址寄存器g233和OPi.LINK页g234中均保存了发送器/接收器设备应该运行的条件。于是，发送器/接收器设备在两个寄存器g233和g234保存的条件下运行。端口g235到g238中的每个与一个外部节点交换信号。
在上述结构的发送器/接收器设备中，考虑只有DS端口是激活的情况。在这种情况下，利用传统的方法，如果该总线由不符合OP i.LINK标准的总线管理器管理，那么将节点的抖动值设置为不等于DS端口到DS端口的抖动值，而等于光端口到光端口的抖动值，其中，光端口到光端口的抖动值大于DS端口到DS端口的抖动值。相比之下，在该实施例的发送器/接收器设备中，根据状态检验电路g230和OP i.LINK页g234的输出信号，就可以识别出只有DS端口是激活的，另外，只要在这种情况下，根据对信号线h232a和h232b的监视结果，就可以识别出外部节点(总线管理器)访问的不是OPi.LINK页g234，而只是基址寄存器g233，并且保存在OP i.LINK页g234的抖动DS-DS区域中的值被分配给基址寄存器g233的抖动区域。
利用这种结构，即使总线管理器不符合OP i.LINK标准，当只有DS端口的节点激活时，可以将节点的抖动值设置为等于DS端口到DS端口的抖动值。这就有助于优化间隙计数[Gap_count]，因此优化间隙本身，并因此进行高效通信。
第十一个实施例
接着将参考图16对本发明第十一个实施例的发送器/接收器设备进行详细说明。图16是表示本发明第十一个实施例的发送器/接收器设备的方框图。该实施例的发送器/接收器设备符合OP i.LINK标准，并且如图中所示，由状态检验电路g240、抖动设置电路g241、总线仲裁电路g242、基址寄存器g243、OP i.LINK页g244以及四个端口g245、g246、g247和g248组成。
状态检验电路g240根据通过信号线h245、h246、h247和h248获得的状态信号来检验各个检验端口g245到g248是否激活，并且通过信号线h240将检验的结果(激活端口的组合)输出给抖动设置电路g241。
抖动设置电路g241参考状态检验电路g240和OP i.LINK页g244的输出信号(激活端口的组合)，并且监视信号线h242a和h242b，通过信号线h242a和h242b总线仲裁电路g242分别连接到基址寄存器g243和OP i.LINK页g244，这样，当只有DS端口是激活时，如果来自外部节点(总线管理器)的远程访问包不是访问OP i.LINK页g244而只访问基址寄存器g243时，那么，抖动设置电路g241将读出保存在OP i.LINK页g244的抖动DS-DS区域(参看图35)中的值，并通过信号线h241将其输出给总线仲裁电路g242，以便将其分配给返回给外部节点的远程回应包的预先确定的数据区域。
总线仲裁电路g242仲裁访问总线的冲突。更进一步，基址寄存器g243和OP i.LINK页g244连接到总线仲裁电路g242，在基址寄存器g243和OPi.LINK页g244中均保存了发送器/接收器设备应该运行的条件。这样，发送器/接收器设备在两个寄存器g243和g244保存的条件下运行。端口g245到g248中的每个与一个外部节点交换信号。
在上述结构的发送器/接收器设备中，考虑只有DS端口激活情况。在这种情况下，利用传统的方法，如果该总线由不符合OP i.LINK标准的总线管理器管理，那么将节点的抖动值设置为不等于DS端口到DS端口的抖动值，而等于光端口到光端口的抖动值，其中，光端口到光端口的抖动值大于DS端口到DS端口的抖动值。相比之下，在该实施例的发送器/接收器设备中，根据状态检验电路g240和OP i.LINK页g244的输出信号，就可以识别出只有DS端口是激活的，另外，只要在这种情况下，根据对信号线h242a和h242b的监视结果，就识来自外部节点(总线管理器)的访问不是OP i.LINK页g244，而是基址寄存器g243，保存在OP i.LINK页g244的抖动DS-DS区域中的值分配给远程回应包的预先确定的数据区域。
利用这种结构，即使总线管理器不符合OP i.LINK标准，当只有DS端口的节点激活时候，可以将节点的抖动值设置为等于DS端口到DS端口的抖动值。这就有助于优化间隙计数[Gap_count]，因此优化间隙本身，并因此进行高效通信。
第十二个实施例
接着将参考图17和18对本发明第十二个实施例的发送器/接收器设备进行详细说明。图17是表示本发明第十二个实施例的发送器/接收器设备的方框图。该实施例的发送器/接收器设备符合IEEE Std.1394a-2000，并且如图中所示，由状态检验电路g300、参考表g301、总线仲裁电路g302、基址寄存器g303、延迟选择电路g304以及四个端口g305、g306、g307和g308组成。
状态检验电路g300根据通过信号线h305、h306、h307和h308获得的状态信号来检验各个端口g305到g308是否激活，并且通过信号线h300将检验的结果(激活端口的组合)输出给延迟选择电路g304。
参考表g301保持在各个端口g305到g308之间的所有传输延迟值。图18是表示保存在参考表g301中内容的数据映象。如图中所示，在参考表g301中，以矩阵的形式保存了各个端口g305到g308之间所有传输延迟值(这里处理的不是传输延迟值本身，而是根据预先确定的计算公式从实际的传输延迟值计算得到的值，并且，较大的值代表较大的传输延迟；这种应用一直贯穿于下面的说明)。
总线仲裁电路g302仲裁访问IEEE串行总线访问的冲突。更进一步，基址寄存器g303连接到总线仲裁电路g302，在基址寄存器g303中保存了发送器/接收器设备应该运行的条件。这样，发送器/接收器设备在基址寄存器g303保存的条件下运行。端口g305到g308中的每个与一个外部节点交换信号。
依据状态检验电路g300的输出信号(激活端口的组合)，延迟选择电路g304从保存在参考表g301中的所有传输延迟值中选择激活端口之间的最大传输延迟值，并通过信号线h303将其分配给基址寄存器g303的延迟区域(参看图33)。
在上述结构的发送器/接收器设备中，例如，考虑端口g305、g306和g308是激活的，而端口g307是未激活的情况。在这种情况下，利用传统的方法，将节点的传输延迟值设置为等于并保持恒定为在包括未激活端口g307在内的端口所有组合当中的最大传输延迟值，也就是“9”(即在参考表g301中保存为端口g306和g307之间的传输延迟值)。相比之下，在该实施例的发送器/接收器设备中，选择不包括未激活端口g307的端口组合的最大传输延迟值，也就是“5”(即参考表g301中保存为端口g306和g308之间的传输延迟值)，作为节点的传输延迟值，并将其分配给基址寄存器g303的延迟区域。
利用这种结构，就可以避免将发送器/接收器设备的传输延迟值设置为不必要地大。这就有助于优化间隙计数[Gap_count]，因此优化间隙本身，并因此进行高效通信。
第十三个实施例
接着，将对本发明第十三个实施例的发送器/接收器设备进行说明。该实施例的发送器/接收器设备具有与上述第十二个实施例的相同的方框图结构(参看图17)，但它们的不同是在参考表g301中保存的不仅有各个端口g305到g308之间的传输延迟值，而且还有各个端口g305到g308分别处理信号输入和输出所要求的传输延迟值(即控制信号被输入给定端口之后直到该端口响应该控制信号而返回一个控制信号的传输延迟值)。
例如，如果假设各个端口g305到g308之间的传输延迟值与第十二个实施例中相同(参看图18)，并且各个端口g305到g308分别处理信号输入/输出所要求的传输延迟值分别是“1”、“7”、“10”和“4”，那么，就将图19所示的数据映象保存在参考表g301中。
利用这种结构，甚至当信号的输入和输出是由单个端口处理时，就能避免将发送器/接收器设备的传输延迟值设置为过度地小。这就有助于保证足够的间隙计数[Gap_count]，因此保证足够的间隙，并因此进行高效通信。
在没有检验端口是激活的还是未激活的情况下，就可以从图17所示结构中省略状态检验电路(参看图20)。在这种情况下，在参考表g311中只保存了各个端口g315到g318之间的传输延迟值以及各个端口g315到g318分别处理信号输入和输出所要求的传输延迟值当中的最大值。
第十四个实施例
接着将参考图21和22对本发明第十四个实施例的发送器/接收器设备进行详细说明。图21是表示本发明第十四个实施例的发送器/接收器设备的方框图。该实施例的发送器/接收器设备符合IEEE Std.1394a-2000，并且如图中所示，由状态检验电路g320、参考表g321、总线仲裁电路g322、基址寄存器g323延迟选择电路g324、以及五个端口g325、g326、g327、g328和g329组成。
状态检验电路g320根据通过信号线h325、h326、h327、h328和h329获得的状态信号来检验各个端口g325到g329是否激活，并且通过信号线h320将检验的结果(激活端口的组合)输出给延迟选择电路g324。
参考表g321保持各个端口g325到g329之间的所有传输延迟值以及各个端口g325到g329分别处理信号输入和输出所要求的传输延迟值。图22表示保存在参考表g321中内容的数据映象。如该图中所示，在参考表g321中，以矩阵形式保存了各个端口g325到g329之间的所有传输延迟值以及各个端口g325到g329分别处理信号输入和输出所要求的传输延迟值。
总线仲裁电路g322仲裁访问IEEE串行总线的冲突，并通过信号线h324与各个端口g325到g329进行信号交换。这里，总线仲裁电路g122检验从哪个端口接收到了信号，并将检验的结果(输入端口的信息)通过信号线h322输出给延迟选择电路g324。更进一步，基址寄存器g323连接到总线仲裁电路g322，在基址寄存器g323中保存了发送器/接收器设备应该运行的条件。这样，发送器/接收器设备在保存在基址寄存器g323中的条件下运行。端口g325到g329中的每个与一个外部节点交换信号。
依据状态检验电路g320的输出信号(激活端口的组合)和由总线仲裁电路g322获得的输入端口信息，延迟选择电路g324从保存在参考表g321中的所有传输延迟值中选择出不包括信号输入端口的激活端口之间的最大传输延迟值以及信号输入端口单独处理信号输入和信号输出所要求的传输延迟值，并通过信号线h323将其分配给基址寄存器g323的延迟区域(参看图33)。
例如，当除端口g329外的其它端口是激活的，并且信号被输入到端口g325时，在图22中用虚线围住的值将变成延迟选择电路g324的目标。这样，变成延迟选择电路g324的目标的传输延迟值将不包括该信号输入端口与未激活端口之间、该信号输入端口与另一个激活端口之间、或者由另一个激活端口来分别处理信号输入和输出所要求的任何传输延迟值。这就可能比第十二个实施例更高效地来设置传输延迟值。
在上述结构的发送器/接收器设备中，例如，考虑除端口g329外的其它端口是激活的，并且信号被输入到端口g325的情况。在这种情况下，利用传统的方法，将节点的传输延迟设置为等于并保持恒定为在包括来激活端口g329的端口所有组合之中的最大传输延迟值，也就是“11”(即在参考表g321中作为端口g325和g328之间的传输延迟值而保存的值)。相比之下，在该实施例的发送器/接收器设备中，在不包括信号输入端口g325的端口g326到g328之间的传输延迟值与信号输入端口g325分别处理信号输入和输出所要求的传输延迟值之间的最大传输延迟者，也就是“9”(即存在参考表g321中作为口g325和g327之间的传输延迟值而保存的值)被选择作为该节点的传输延迟值，并将其分配给基址寄存器g323的延迟区域。
利用这种结构，就可能避免将发送器/接收器设备的传输延迟值设置为不必要地大。这就有助于优化间隙计数[Gap_count]，因此优化间隙本身，并因此进行高效通信。
第十五个实施例
接着将参考图23和24对本发明第十五个实施例的发送器/接收器设备进行详细说明。图23是表示本发明第十五个实施例的发送器/接收器设备的方框图。该实施例的发送器/接收器设备符合IEEE Std.1394a-2000，并且如图中所示，由状态检验电路g400、参考表g401、总线仲裁电路g402、基址寄存器g403、抖动选择电路g404、以及四个端口g405、g406、g407和g408组成。
状态检验电路g400根据通过信号线h405、h406、h407和h408获得的状态信号检验各个端口g405到g408是否激活，并且通过信号线h400将检验的结果(激活端口的组合)输出给抖动选择电路g404。
参考表g401保持在各个端口g405到g408之间所有抖动值。图24是表示保存在参考表g401中内容的数据映象。如该图中所示，在参考表g401中，以矩阵形式保存了各个端口g405到g408之间所有抖动值(这里处理的不是抖动值自己，而是根据预先确定的计算公式从实际的抖动值计算得到的值，并且较大的值代表较大的抖动；该应用贯穿于下面的说明)。
总线仲裁电路g402仲裁访问IEEE串行总线的冲突。更进一步，基址寄存器g403连接到总线仲裁电路g402，在基址寄存器g403中保存了发送器/接收器设备应该运行的条件。于是，发送器/接收器设备在保存在基址寄存器g403中的条件下运行。端口g405到g408中的每个与一个外部节点交换信号。
依据状态检验电路g400的输出信号(激活端口的组合)，抖动选择电路g400从保存在参考表g401中的所有抖动值中选择出激活端口之间的最大抖动值，并通过信号线h403将其分配给基址寄存器g403的抖动区域(参看图33)。
在上述结构的发送器/接收器设备中，例如，考虑端口g405、g406和g408是激活的，而端口g407是未激活的情况。在这种情况下，利用传统的方法，将节点的抖动值设置为等于并保持恒定为在包括未激活端口g407在内的端口所有组合的最大抖动值，也就是“9”(即在参考表g401中作为端口g406和g407之间的抖动值而保存的值)。相比之下，在该实施例的发送器/接收器设备中，选择不包括未激活端口g407的端口组合当中的最大值，也就是“5”(即在参考表g401中作为口g406和g408之间的抖动值而保存的值)作为节点的抖动值，并将其分配给基址寄存器g403的抖动区域。
利用这种结构，就可以避免将发送器/接收器设备的抖动值设置为不必要地大。这就有助于优化间隙计数[Gap_count]，因此优化间隙本身，并因此进行高效通信。
第十六个实施例
接着将参考图25和26对本发明第十六个实施例的发送器/接收器设备进行详细说明。图25是表示本发明第十六个实施例的发送器/接收器设备的方框图。该实施例的发送器/接收器设备符合IEEE Std.1394a-2000，并且如图中所示，由状态检验电路g410、参考表g411、总线仲裁电路g412、基址寄存器g413、抖动选择电路g414、以及四个端口g415、g416、g417和g418组成。
状态检验电路g410根据通过信号线h415、h416、h417和h418获得的状态信号来检验各个端口g415到g418是否激活，并且通过信号线h410将检验的结果(激活端口的组合)输出给抖动选择电路g414。
参考表g411保持在各个端口g415到g418之间的所有抖动值。图26是表示保存在参考表g411中内容的数据映象。如该图中所示，在参考表g411中，以矩阵形式保存了各个端口g415到g418之间的所有抖动值。
总线仲裁电路g412仲裁访问IEEE串行总线的冲突，并通过信号线h414与各个端口g415到g418交换信号。这里，总线仲裁电路g412检验是从哪个端口接收到了信号，并通过信号线h412将检验的结果(关于输入端口的信息)输出给抖动选择电路g414。更进一步，基址寄存器g413连接到总线仲裁电路g412，在基址寄存器g413中保存了发送器/接收器设备应该运行的条件。这样，发送器/接收器设备在保存在基址寄存器g413中的条件下运行。端口g415到g418中的每个与一个外部节点交换信号。
依据状态检验电路g410的输出信号(激活端口的组合)和从总线仲裁电路g412获得的输入端口的信息，抖动选择电路g414从保存在参考表g411中所有抖动值当中选择该信号输入端口与其它激活端口之间的最大抖动值，并通过信号线h413将其分配给基址寄存器g413的抖动区域(参看图33)。
例如，当除端口g417外的其它端口是激活的，并且信号被输入到端口g415时，在图26中用虚线围住的值将变成抖动选择电路g414的目标。这样，变成抖动选择电路g414目标的抖动值不包括信号输入端口与未激活端口之间、或者不是该信号输入端口的其它激活端口之间的任何抖动值。这就可能比第十二个实施例更高效地来设置抖动值。
在上述结构的发送器/接收器设备中，例如，考虑除端口g417外的端口是激活的，并且信号被输入到端口g415的情况。在这种情况下，利用传统的方法，将节点的抖动值设置为等于并保持恒定为在包括未激活端口g417在内的端口所有组合当中的最大抖动值，也就是“9”(即在参考表g411中作为端口g416和g417之间的抖动值而保持的值)。相比之下，在该实施例的发送器/接收器设备中，在该信号输入端口g415与其它激活端口g416到g418之间的最大抖动值，也就是“3”(即在参考表g411中作为口g415和g416之间的抖动值而保存的值)被选择作为节点的抖动值，并将其分配给基址寄存器g413的抖动区域。
利用这种结构，就可以避免将发送器/接收器设备的抖动值设置为不必要地大。这就有助于优化间隙计数[Gap_count]，因此优化间隙本身，并因此进行高效通信。
第十七个实施例
接着，将参考图27对本发明第十七个实施例的发送器/接收器设备进行详细说明。图27是表示本发明第十七个实施例的发送器/接收器设备的方框图。该实施例的发送器/接收器设备符合IEEE Std.1394a-2000，并且如图中所示，由状态检验电路g500、参考表g501、总线仲裁电路g502、基址寄存器g503、延迟计算电路g504以及四个端口g505、g506、g507和g508组成。
状态检验电路g500根据通过信号线h505、h506、h507和h508获得的状态信号来检验端口g505到g508是否激活，并且通过信号线h500将检验的结果(激活端口的组合)输出给延迟计算电路g504。
参考表g501为每个端口g505到g508，保持通过那个端口并通过那个端口信号格式转换器的传输延迟值(这里处理的不是传输延迟值本身，而是根据预先确定的计算公式从实际传输延迟值计算得到的值，并且，较大的值代表较大的传输延迟；该应用贯穿于下面的说明)。
总线仲裁电路g502仲裁访问IEEE串行总线的冲突。更进一步，基址寄存器g503连接到总线仲裁电路g502上，在基址寄存器g503中保存了发送器/接收器设备应该运行的条件。从而，发送器/接收器设备在基址寄存器g503保存的条件下运行。端口g505到g508中的每个与一个外部节点交换信号。
依据状态检验电路g500的输出信号(激活端口的组合)，延迟计算电路g504从保存在参考表g501中的通过激活端口的传输延迟值当中，选择出两个最大的，然后，将这两个值一起加上在物理层中信号处理所要求的最大传输延迟值，并通过信号线h503将它们的总和分配给基址寄存器g503的延迟区域(参看图33)。
在上述结构的发送器/接收器设备中，例如，考虑端口g505、g506和g508是激活的，而端口g507是未激活的情况。在这种情况下，利用传统的方法，将节点的传输延迟值设置为等于并恒定为在包括未激活端口g507的端口所有组合当中的最大传输延迟值。相比之下，在该实施例的发送器/接收器设备中，从通过激活端口g505、g506和g508的传输延迟值中选择出两个最大的，然后，将这两个值同在物理层中信号处理所要求的最大传输延迟值加在一起，并将它们的总和分配给基址寄存器g503的延迟区域。
利用这种结构，就可以避免将发送器/接收器设备的传输延迟值设置为不必要地大。这就有助于优化间隙计数[Gap_count]，因此优化间隙本身，并因此进行高效通信。
第十八个实施例
接着，将参考图28对本发明第十八个实施例的发送器/接收器设备进行详细说明。图28是表示本发明第十八个实施例的发送器/接收器设备的方框图。该实施例的发送器/接收器设备符合IEEE Std.1394a-2000，并且如图中所示，由参考表g511、总线仲裁电路g512、基址寄存器g513、延迟计算电路g514以及四个端口g515、g516、g517和g518组成。
参考表g511为每个端口g515到g518，保持通过那个端口并保持通过那个端口信号格式转换器的传输延迟值。
总线仲裁电路g512仲裁访问IEEE串行总线的冲突。更进一步，基址寄存器g513连接到总线仲裁电路g512上，在基址寄存器g513中保存了发送器/接收器设备应该运行的条件。这样，发送器/接收器设备在基址寄存器g513保存的条件下运行。端口g515到g518中的每个与一个外部节点交换信号。
延迟计算电路g514将通过保存在参考表g511中两个最大传输延迟值相加所获得的传输延迟值与由给定端口分别处理信号输入和输出所要求的传输延迟值进行比较(即在控制信号输入到给定端口之后直到该端口为响应该控制信号而返回控制信号的传输延迟值)，然后，加到在物理层中进行信号处理所要求的最大传输延迟值的较大的两个值上，并通过信号线h513，将结果分配给基址寄存器g513的延迟区域(参看图33)。
利用这种结构，甚至当由单个端口来处理信号的输入和输出时，也能避免将发送器/接收器设备的传输延迟值设置为过度地小。这就有助于保证足够的间隙计数[Gap_count]，因此保证足够的间隙，并因此确保通信的进行。
第十九个实施例
接着，将参考图29对本发明第十九个实施例的发送器/接收器设备进行详细说明。图29是表示本发明第十九个实施例的发送器/接收器设备的方框图。该实施例的发送器/接收器设备符合IEEE Std.1394a-2000，并且如图中所示，由状态检验电路g520、参考表g521、总线仲裁电路g522、基址寄存器g523、延迟计算电路g524以及五个端口g525、g526、g527、g528和g529组成。
状态检验电路g520根据通过信号线h525、h526、h527、h528和h529获得的状态信号来检验各个端口g525到g529的是否激活，并且通过信号线h520将检验的结果(激活端口的组合)输出给延迟计算电路g524。
参考表g521为每个端口g525到g529，保持通过那个端口并通过那个端口信号格式转换器的传输延迟值。
总线仲裁电路g522仲裁访问IEEE串行总线的冲突，并通过信号线h524与各个端口g525到g529交换信号。这里，总线仲裁电路g522检验从哪个端口接收到了信号，并通过信号线h522将检验的结果(关于输入端口的信息)输出给延迟计算电路g524。更进一步，基址寄存器g523连接到总线仲裁电路g522上，在基址寄存器g523中保存了发送器/接收器设备应该运行的条件。这样，发送器/接收器设备在基址寄存器g523保存的条件下运行。每个端口g525到g529与外部节点交换信号。
依据状态检验电路g520的输出信号(激活端口的组合)和从总线仲裁电路g522获得的输入端口的信息，延迟计算电路g524将保存在参考表g521中，通过除信号输入端口外的激活端口的两个最大传输延迟值加在一起而获得的传输延迟值，与信号输入端口单独处理信号输入和信号输出而所要求的传输延迟值进行比较，然后，加到在物理层中进行信号处理所要求的最大传输延迟值中较大的两个值上；然后通过信号线h523，将结果分配给基址寄存器g523的延迟区域(参看图33)。
在上述结构的发送器/接收器设备中，例如，考虑除端口g529外的其它端口是激活的，并且信号被输入到端口g525的情况。在这种情况下，利用传统的方法，将节点的传输延迟值设置为等于并保持恒定为在包括未激活端口g529的端口所有组合当中的最大传输延迟值。相比之下，在该实施例的发送器/接收器设备中，将通过除信号输入端口g525外的激活端口g526到g528的两个最大的传输延迟值加在一起所获得的传输延迟值，与由信号输入端口g525分别处理信号输入和输出所要求的传输延迟值进行比较，然后加到在物理层中进行信号处理所要求的最大传输延迟值的两个较大值，以计算节点的传输延迟值，然后将结果分配给基址寄存器g523的延迟区域。
利用这种结构，就可以避免将发送器/接收器设备的传输延迟值设置为不必要地大。这就有助于优化间隙计数[Gap_count]，因此优化间隙本身，并因此进行高效通信。
第二十个实施例
接着将参考图30对本发明第二十个实施例的发送器/接收器设备的进行详细说明。图30是表示本发明第二十个实施例的发送器/接收器设备的方框图。该实施例的发送器/接收器设备符合IEEE Std.1394a-2000，并且如图中所示，由状态检验电路g600、参考表g601、总线仲裁电路g602、基址寄存器g603、抖动计算电路g604以及四个端口g605、g606、g607和g608组成。
状态检验电路g600根据通过信号线h605、h606、h607和h608获得的状态信号来检验各个端口g605到g608是否激活，并且通过信号线h600将检验的结果(激活端口的组合)输出给抖动计算电路g604。
参考表g601为每个端口g605到g608的，保持通过那个端口并通过那个端口信号格式转换器的抖动值(这里处理的不是抖动值本身，而是根据预先确定的计算公式从实际抖动值计算得到的值，并且较大的值代表较大的抖动；该应用贯穿于下面的说明)。
总线仲裁电路g602仲裁访问IEEE串行总线访问的冲突。更进一步，基址寄存器g603连接到总线仲裁电路g602，在基址寄存器g603中保存了发送器/接收器设备应该运行的条件。这样，发送器/接收器设备在基址寄存器g603保存的条件下运行。端口g605到g608中的每个与一个外部节点交换信号。
依据状态检验电路g600的输出信号(激活端口的组合)，抖动计算电路g604从保存在参考表g601通过激活端口所有抖动值当中，选择两个最大的值，然后，将这两个值与在物理层中信号处理所要求的最大抖动值加在一起，并通过信号线h603，将它们的总和分配给基址寄存器g603的抖动区域(参看图33)。
在上述结构的发送器/接收器设备中，例如，考虑端口g605、g606和g608是激活的，而端口g607是未激活的情况。在这种情况下，利用传统的方法，将节点的抖动值设置为等于并保持恒定为包括未激活端口g607在内的端口所有组合当中的最大抖动值。相比之下，在该实施例的发送器/接收器设备中，从通过激活端口g605、g606和g608的抖动值中，选择两个最大的值，然后，将这两个值与在物理层中信号处理所要求的最大抖动值加在一起，并它们的总和分配给基址寄存器g603的抖动区域。
具有这种配置，就可以避免将发送器/接收器设备的抖动值设置为不必要地大。这就有助于优化间隙计数[Gap_count]和间隙本身，并因此使通信高效。
第二十一个实施例
接着，将参考图31对本发明第二十一个实施例的发送器/接收器设备的进行详细说明。图31是表示本发明第二十一个实施例的发送器/接收器设备的方框图。该实施例的发送器/接收器设备符合IEEE Std.1394a-2000，并且如图中所示，由状态检验电路g610、参考表g611、总线仲裁电路g612、基址寄存器g613、抖动计算电路g614以及四个端口g615、g616、g617和g618组成。
状态检验电路g610根据通过信号线h615、h616、h617和h618获得的状态信号来检验各个端口g615到g618的是否激活，并且通过信号线h610将检验的结果(激活端口的组合)输出给抖动计算电路g614。
参考表g611为每个端口g615到g618的保持通过那个端口并通过那个端口信号格式转换器的抖动值。
总线仲裁电路g612仲裁访问IEEE串行总线的冲突，并通过信号线h614与各个端口g615到g618进行信号交换。这里，总线仲裁电路g612检验从哪个端口接收到了信号，并通过信号线h612将检验的结果(关于输入端口的信息)输出给抖动计算电路g614。更进一步，基址寄存器g613连接到总线仲裁电路g612，在基址寄存器g613中保存了发送器/接收器设备应该运行的条件。这样，发送器/接收器设备在基址寄存器g613保存的条件下运行。每个端口g615到g618与一个外部节点交换信号。
依据状态检验电路g610的输出信号(激活端口的组合)和从总线仲裁电路g612获得的输入端口的信息，抖动计算电路g614将信号输入端口单独处理信号输入和信号输出所要求的抖动值，通过不包括信号输入端的激活端并保存在参考表g611中的最大抖动值，以及与在物理层中信号处理所要求的最大抖动值加在一起，并通过信号线h613，将它们的总和分配给基址寄存器g613的抖动区域(参看图33)。
在上述结构的发送器/接收器设备中，例如，考虑除端口g617外的其它端口是激活的，并且信号被输入到端口g615的情况。在这种情况下，利用传统的方法，将节点的抖动值设置为等于并保持恒定为包括未激活端口g617在内的端口所有组合当中的最大抖动值。相比之下，在该实施例的发送器/接收器设备中，信号输入端口g615分别处理信号输入和输出所要求的抖动值、通过除信号输入端口g615外的激活端口g616和g618的最大抖动值，以及在物理层中信号处理所要求的最大抖动值的总和，被作为节点的抖动值分配给基址寄存器g613的抖动区域。
利用这种结构，就可以避免将发送器/接收器设备的抖动值设置为不必要地大。这就有助于优化间隙计数[Gap_count]，因此优化间隙本身，并因此进行高效通信。
上述实施例(除第四个到第六个和第九个到第十一个实施例外)涉及到本发明应用于符合IEEE Std.1394a-2000的发送器/接收器设备的情况。但是，应该理解本发明也可应用于任何其它其类型的发送器/接收器设备，例如，符合IEEE Std.1394b、OP iLINK标准或诸如此类的发送器/接收器设备。
上述实施例涉及用于检验端口是否为激活状态以及设置延迟和抖动值这些操作是在硬件基础上实现的情况。但是，应该理解这些操作也可以基于软件基础来实现。
如上所述，利用具体说明本发明的发送器/接收器设备，依据各个端口的操作状态，就可以适当地设置节点的传输延迟和抖动，并且因此可避免将传输延迟或抖动设置得不必要地大。这就使得高效通信成为可能。更进一步，利用具体说明本发明的发送器/接收器设备，依据激活端口的类型，就可以对回应总线管理器的节点的传输延迟和抖动进行设置，适当地管理总线。这就使得高效通信成为可能，而与总线管理器符合的标准无关。