具有循环冗余信息码签章比较的涡轮译码器 (1)技术领域
本发明是有关于误差校正接收通信信号的通信系统。特别是，本发明是有关于利用这类叠代涡轮译码器系统的通信系统。
(2)背景技术
涡轮信息码是一种形式的误差校正信息码，其产生效能是接近于一种无线通信系统，诸如：利用分码多重存取的分时双工(TDD/CDMA)系统的一个相加性白高斯噪声(AWGN)信道的香农(Shannon)效能上限。这些信息码的译码器是利用一种叠代算法，其是可以在各个叠代得到传输数据的改善预测。
译码器的一项重大设计参数是欲使用的叠代数目。译码器是可以利用硬件或软件方式实施，但是，无论是在那一种实施例中，使用的叠代数目均会驱动资源处理的需求，包括：达到理想数据速率所需要的处理能力、译码过程的消耗功率、及硬件实施所需要的硬件数量。
已知现有技术是利用两种常见策略来决定一种译码器实施方式的叠代数目。首先，一个固定数目的叠代是可以决定作为这个设计的部分。这样可以简化实施方式，但是却会需要额外的处理资源，因为这个固定数目必须要设定为足够大，藉以将几乎所有实施例的理想效能(亦即：预测信号范围的位误差速率)设定至噪声水准，其中，许多译码过程可能只会需要小于这个固定数目地叠代。
另一种策略是利用一种停止规则以在不致大幅影响效能的前提下，动态地决定译码过程的终结时机。其中，最简单的停止规则是硬式决定辅助(HAD)准则。当使用这种停止规则时，译码过程是在两连续叠代得到相同结果时终结。各个叠代间是不需要改变硬式决定。对于N位的一个信息码方块而言，这种规则的实施方式是需要N个内存位置，藉以储存先前实施方式的结果、及先前N位结果的比较至目前N位结果。
一种典型涡轮译码器是可以产生涡轮译码器预测数据，其各个叠代是具有超过五千位的信息。因此，一个习知停止规则的这种实施方式是需要超过五千位的一个额外内存设置以储存一个第一信息码叠代，其是与次一个信息码叠代比较，藉以决定是否产生相同结果。
(3)发明内容
有鉴于此，本发明的主要目的是提供一种叠代涡轮译码器，其可以在更少于现有技术的内存需求的前提下、选择性地实施一种停止规则。
本发明是提供一种叠代涡轮译码器及误差校正通信信号数据的方法。这种译码器是递归地评估信号数据达一个选定数目的叠代。
在各个叠代期间，译码器电路是产生这个传输数据方块的一个新预测，亦称为：非本征值。一个译码器数据存储器是储存一个译码叠代所产生的这个非本征值。
签章信息码产生电路是产生信息码签章，其是对应于各个译码器叠代的这个传输数据方块的各个新预测。这些信息码签章最好能够二十倍小于这个表示数据，并且实务上通常小于一百倍。一个相对小的信息码签章寄存器是储存这个信息码签章，其是对应于一个译码叠代所产生的涡轮译码器预测数据。
一个比较器是操作地关连至这个签章信息码电路及译码器电路。这个比较器是比较一个目前译码器叠代所产生及储存的这个传输数据方块的一个新预测的一个产生信息码签章、及这个签章寄存器的内容。倘若这个比较结果为相等，则这个译码器电路便会停止叠代处理。倘若这个比较结果为不等，则这个产生信息码签章便会储存在这个签章寄存器，其中，这个产生信息码签章是可以提供次一个译码器叠代、相对于一个信息码签章的比较使用。
这个比较器亦可以用来将这个产生信息码储存在这个签章寄存器。或者，这个比较器亦可以仅在这个签章信息码产生器输出这个新签章信息码前，存取这个签章寄存器。这样，这个签章信息码产生器便可以将这个新签章信息码，同时输出至这个比较器及这个签章寄存器，如幻影所示，进而免除这个比较器执行这个签章信息码缓存器的一个储存操作的需要。
较佳者，这个比较器是操作地关连至这个译码器电路，藉以仅仅在发生一个选定最小数目的叠代后，控制译码器电路叠代处理。另外，这个译码器电路最好能够在发生一个预定上限的叠代后停止叠代处理。这个叠代上限最好是至少三倍大于这个选定最小数目的一个整数。在一个较佳实施例中，这个选定最小数目为四(4)、且这个上限为八(8)。
(4)附图说明
本发明的其它目的及优点是利用较佳实施例，配合附图详细说明如下，其中：
图1是表示根据本发明方法制成的涡轮译码器的电路示意图。
(5)具体实施方式
请参考图1，其是表示一个涡轮译码器10，其具有一个通信信号输入12及一个输出14。这个涡轮译码器10是具有涡轮译码叠代处理电路20及关连的涡轮数据寄存器22。这个译码器处理电路20是经由输入12接收通信信号的数据方块、并产生这个传输数据方块的一个新预测以储存在这个寄存器22。这个处理电路20是递归地关连至这个涡轮数据寄存器22，藉以使这个处理器20能够使用涡轮译码处理的第二个及各个连续叠代的这个涡轮数据寄存器22的内容。
这个涡轮译码处理电路20最好能够利用一个预定上限架构，其是有关于发生于通信数据的任何给定方块的这个叠代处理数目，藉以使这个涡轮译码器输出能够基于这个涡轮译码器寄存器在最后一个译码叠代后的内容。较佳者，这个处理器20所执行的这个最大叠代处理数目为八(8)。
这个处理器20亦可以实施一种停止规则，其仅仅需要更少于这个最大数目的叠代。当这个译码器决定连续叠代的产生预测数据没有改变时，则叠代处理便会停止。相对于提供一个相对大数量的额外内存以储存一种习知预测数据叠代，一个相对简单的签章信息码产生器24及一个相对小的信息码签章寄存器26是提供作为一个比较器28的输入，其是操作地关连至这个叠代处理器20以实施这种停止规则。
较佳者，这个比较器28是操作地关连至这个译码器电路20，藉以仅仅在发生一个选定最小数目的叠代后，控制译码器电路叠代处理。另外，这个译码器电路20最好能够在发生一个预定叠代上限时停止叠代处理。这个叠代上限最好是至少三倍大于这个选定最小数目的一个整数。在一个较佳实施例中，这个选定最小数目为四(4)、且这个上限为八(8)。
对于产生单一叠代的5114位二进制预测数据的一个涡轮译码器而言，这个签章信息码产生器最好能够包括一个简单十六位二进制除数，其是将这个5114位二进制的数据字符串除以一个选定十六位的二进制数目、并将这个除法结果的余数输出至这个比较器28。这个余数必定不会超过十六位，因为这个除数的长度为十六位。
对于一个十六位除数而言，这个较佳实施例最好使用这个二进制数目1000000000000011。这类除数是对应于一个二进制多项式，其表示为1+X14+X15。信息码产生器24所执行的这个二进制除法，其数学上是对应于将5114位叠代预测数据表示一个二进制多项式除以利用二进制(亦即：模数2)数学运算的多项式1+X14+X15。这个二进制除法的余数是对应于这个余数多项式。预测数据的两个连续5114位字符串具有相同余数的机率大约1/216，其已经由发明人决定为一个可接受的风险因子。
数算运算及使用多项式表示以产生信号信息码是已知于现有技术、并讨论在皮尔森W.W和布郎D.T.(Pearson，W.W.and Brown，D.T.)，于1961年月的IRE会议论文“用于误差检测的信号码”(″Signal Codes For ErrorDetection″，Proceedings of the IRE，January 1961。)发明人已知，这种形式的编码是可以应用于涡轮译码器中。
操作中，这个涡轮译码器处理器20是输出一给定叠代的N位预测数据至这个涡轮数据寄存器22及信号信息码产生器24。这个信号信息码产生器24是产生具有M位的一个对应信息码签章，其最好能够一百倍小于输入至这个比较器的N位。这个比较器28是比较这个信息码产生器24的这个M位签章信息码输入、及这个签章寄存器26的内容，藉以决定两者是否相同。
倘若这个比较器的结果为相等，则一个信号便会传送至这个处理器20以停止叠代处理、并输出这些涡轮编码结果。倘若这个比较器的结果为不等，则这个签章信息码产生器24的这个M位签章信息码是储存在这个签章寄存器26中。
这个比较器28亦可以用来将这个产生信息码储存在这个签章寄存器26中。或者，这个比较器28亦可以在这个签章信息码产生器24输出这个新签章信息码前，仅仅存取这个签章寄存器26。这样，这个签章信息码产生器24便可以将这个新签章信息码同时输出至这个比较器28及这个签章寄存器26，如幻影所示，藉以去除这个比较器28执行这个签章信息码寄存器26的一个储存操作的需要。
在一个译码器叠代是产生5114位二进制数据方块的实施例中，这个签章信息码产生器24最好能够除以1000000000000011以产生不大于十六位的一个余数，藉以使这个签章寄存器26仅仅需要一个十六位储存容量。
本发明是特别适用于硬件的实施方式，其中，产生这个签章信息码的成本是很小、且需要额外内存的成本是很高。然而，本发明亦可以适用于软件的实施方式。