电机驱动装置 【技术领域】
本发明主要涉及半导体集成电路构成的供给用于驱动三相电机的驱动电流的电机的驱动装置。
背景技术
半导体集成电路内构成的三相电机驱动的高电压-高功率容量输出级，在对状态线圈进行电流供给的输出晶体管上大多采用Nch(N沟道)型MOSFET(Metal-Oxide Semiconductor Field EffectTransistor；这里将MOSFET简称为‘晶体管’)。这是因为Pch(P沟道)型晶体管与Nch型晶体管相比平均单位面积的导通电阻大，在成本方面不利。
图3是表示现有的电机驱动装置结构的电路图。在图中，31u、31v、31w是三相电机的Y型连接的状态线圈，1是直流电源，2是高压电源，3是接地线，4、5是状态线圈中用于流过电机的驱动电流的输出Nch型晶体管，6、7是驱动输出晶体管4的Pch型晶体管和Nch型晶体管。8、9、10是逆变器，21、22是例如齐纳二极管构成的电压箝位电路。
Pch型晶体管6的漏极连接到高电压电源2，源极连接到输出晶体管4的栅极，栅极连接到用于驱动输出晶体管4的传送驱动脉冲A的逆变器8地输出端。Nch型晶体管7的漏极连接到输出晶体管4的栅极，源极连接到接地线3，栅极与Pch型晶体管6同样连接到驱动脉冲A。
输出晶体管4的漏极连接到直流电源1，源极连接到状态线圈31w的端部W。另一输出晶体管5的漏极连接到状态线圈31w的端部W，源极连接到接地线3，栅极连接到逆变器9的输出端。逆变器9还与一个逆变器10串联连接，传送用于对输出晶体管5进行导通、截止控制的驱动脉冲B(第2驱动脉冲)。此外，在输出晶体管4的栅极-源极间，连接相互相反方向串联连接的齐纳二极管21、22构成的电压箝位电路。该电压箝位电路进行输出晶体管4的正负栅极过电压保护。
对于其他状态线圈31u、31v的各端子U、V设置与以上说明的结构相同的驱动装置。
下面说明动作。
图4是输入到逆变器8、10的驱动脉冲的时序图，图5A、图5B和图5C是表示电路动作的说明图。
驱动脉冲A和B按相互不同的时序来供给。驱动脉冲A为‘H’时，通过逆变器8使栅极为‘L’，所以Pch型晶体管6导通，Nch型晶体管7截止。因此，输出晶体管4的栅极为‘H’并导通，向成为负载的电机的状态线圈31w、31v供给驱动电流。此时驱动脉冲B为‘L’，所以输出晶体管5的栅极为‘L’并截止。该第1动作如图5A所示。
另一方面，驱动脉冲B为‘H’时，通过逆变器9、10使输出晶体管5的栅极变为‘H’并导通。此时通过状态线圈31u的端部U上连接的输出级的电路动作来连接直流电源1。此时，驱动脉冲A为‘L’，晶体管6、7的栅极为‘H’，Pch型晶体管6截止，Nch型晶体管7导通。因此，输出晶体管4的栅极变为‘L’并截止。由此，输出晶体管5将通过状态线圈31u、31w流入的驱动电流引入流到接地线3。该第2动作如图5B所示。
一般在驱动三相电机时，如图5A、图5B所示，在输出晶体管4、5为有源的期间以外，存在与其他两相不进行电流转换的停止期间。此时，输出晶体管4、5截止，从状态线圈31w观察输出级的阻抗为高阻抗。在图5A、图5B所示的动作后，如果输出晶体管4、5截止，则在状态线圈31w中残留电荷，使端部W为高电位。在从直流电源1供给使用高电压的输出晶体管4、5的栅极-源极间耐压以上的电压的电路中，需要进行保护而避免栅极击穿。因此，在向电机供给驱动电流的输出晶体管4的栅极-源极间连接齐纳二极管21、22，在该停止期间，使齐纳二极管21、22的电压箝位电路工作，经由Nch型晶体管7将箝位电流流入地线3，以便除去残留电荷。该第3动作如图5C所示。
现有的电机驱动装置具有以上那样的结构，所以存在以下问题。
所述高阻抗时的电压一般为直流电源1的电源电压的一半，如果电源电压的值大，则该箝位电流也大，从而不能忽视其造成的功率损失。近年来，作为对半导体集成电路所要求的主要条件之一，可列举出消耗功率低，但上述箝位电流的产生却阻碍了消耗功率低。特别是在驱动高电压系统、高功率容量输出级时，不能忽视该箝位电流造成的功率损失。
【发明内容】
本发明是考虑上述课题的发明，其目的在于获得一种采用半导体集成电路的电机驱动装置，可将箝位电流抑制到最小限度并降低消耗功率。
根据本发明，提供一种电机驱动装置，其特征在于包括：第1输出晶体管，导通时在电机的状态线圈中流过驱动电流；第1晶体管开关，响应第1驱动脉冲并使所述第1输出晶体管导通，响应第1驱动脉冲的未接收并使所述第1输出晶体管截止；第2输出晶体管，响应第2驱动脉冲并导通，响应第2驱动脉冲的未接收并截止，导通时从所述状态线圈将另一驱动电流引入接地；电压箝位电路，在所述第1和第2输出晶体管两者截止时，将所述第1和第2输出晶体管间的线路中产生的高电压电荷作为箝位电流释放；以及恒流电路，将所述电压箝位电路的箝位电流控制到小值。
此外，根据本发明，提供一种电机驱动装置，其中，配有第2晶体管开关，响应在第1驱动脉冲的下降时和第2驱动脉冲的上升时生成的第3驱动脉冲并从第1输出晶体管的栅极释放电荷。
此外，根据本发明，提供一种电机驱动装置，其中，第3驱动脉冲与第1和第2驱动脉冲的宽度比较具有短的脉冲宽度。
此外，根据本发明，提供一种电机驱动装置，其中，第2晶体管开关由响应第3驱动脉冲并导通，具有导通时小阻抗的晶体管构成。
此外，根据本发明，提供一种电机驱动装置，其中，在恒流电路的第1驱动脉冲的未接收时，从电压箝位电路通过恒流电路向地流过小值的箝位电流。
【附图说明】
图1是表示本发明实施例1的电机驱动装置的结构电路图。
图2是实施例1的驱动脉冲的时序图。
图3是现有的电机驱动装置的结构电路图。
图4是现有的电路中使用的驱动脉冲的时序图。
图5A是表示现有电路动作的说明图。
图5B是表示现有电路动作的说明图。
图5C是表示现有电路动作的说明图。
【具体实施方式】
以下，说明本发明。
图1是表示本发明实施例1的电机驱动装置的结构电路图。在图中，对与图3相当的部分附以相同标号，原则上省略其说明。40是对于输出晶体管4设置的电路，其中的电路配置与以往的图3在下述方面有所不同。
向Nch型晶体管(第2晶体管开关)7的栅极提供用于使输出晶体管(第1晶体管开关)4导通的驱动脉冲(第3驱动脉冲)C。11是连接在电压箝位电路和接地线3间的恒流电路。电压箝位电路与输出晶体管4的栅极相连接，但如果与恒流电路11相连接，则也可以不一定与输出晶体管4的栅极相连接。此外，该恒流源11由逆变器8的输出信号来控制，使得按与Pch型晶体管(第1晶体管开关)6反相的关系进行导通、截止切换。
下面，说明动作，但基本动作与图3的说明相同，所以省略。图2是实施例1的驱动脉冲A、B、C的时序图。驱动脉冲C产生于驱动脉冲A的下降时刻T1、T3和驱动脉冲B的上升T2时刻，与这些驱动脉冲A、B相比具有时间充分短的脉冲宽度PW。
驱动脉冲(第1驱动脉冲)A为‘H’时，Pch型晶体管6导通，输出晶体管4导通，但该期间恒流电路11截止。因此，在第1动作中，向电机的状态线圈31w、31v供给驱动电流。
此外，驱动脉冲A为‘L’时，Pch型晶体管6截止，输出晶体管4也截止，但该期间恒流电路11导通并被连接到输出晶体管4的栅极。输出晶体管(第2输出晶体管)5也变为截止状态，从状态线圈31w来观察输出级的阻抗升高，输出晶体管4的源极电位高并且电压箝位电路起作用，通过Nch型晶体管7流过箝位电流。此时恒流电路11具有将该箝位电流抑制到规定的微小电流的作用。作为恒流电路11，被用于保持输出晶体管4的截止状态、即维持栅极电压‘L’的充分小的电流值。
这里，主要必须考虑输出晶体管4的栅极电容和镜效应的影响。仅在微小电流值的恒流电路11中，在输出晶体管4迅速截止和输出电压急剧变化时有不能确保保持输出晶体管4的截止状态的情况。因此，按规定的时序提供驱动脉冲C使Nch型晶体管7工作，使输出晶体管4的栅极变为地电位。具体地说，使用图2所示的驱动脉冲(第3驱动脉冲)C。驱动脉冲C产生于驱动脉冲A的下降时T1、T3和驱动脉冲B的上升时T2，与这些驱动脉冲A、B相比具有时间充分短的脉冲宽度。换句话说，驱动脉冲A的下降时T1、T3是输出晶体管4截止的时刻，驱动脉冲B的上升时T2是输出晶体管5的导通时刻。这种情况下，从与恒流电路11的关系来看，作为Nch型晶体管7，需要导通时的阻抗具有足够低的值。
下面说明T2时的驱动脉冲C的作用。驱动脉冲B的上升导致输出晶体管5的导通，由此输出电位急剧地下降。此时，Nch型的输出晶体管4的栅极电压保持不变，源极-栅极间电位Vgs开路。因此，将驱动脉冲C的T2脉冲提供给Nch型晶体管7并使其导通，使输出晶体管4的栅极电位迅速下降，可防止输出晶体管4导通。
如以上那样，根据本实施例1，配有齐纳二极管21、22构成的电压箝位电路和连接在接地线3之间、响应驱动脉冲A并以规定的微小电流来处理箝位电流那样工作的恒流电路11，所以在第3动作时，可获得限制箝位电流并抑制消耗功率的效果。
此外，与驱动脉冲A的下降时同步，并且响应具有比该驱动脉冲A充分短期间的驱动脉冲C来使Nch型晶体管7导通，将截止时的输出晶体管4的栅极实质性地连接到地，由此，可获得在第1动作结束时，实现输出晶体管4的尽早截止动作的效果。
此外，与驱动脉冲B的上升时同步，并且响应具有比该驱动脉冲B充分短期间的驱动脉冲C来使Nch型晶体管7导通，将截止时的输出晶体管4的栅极实质性地连接到地，由此，可获得在第2动作开始时，输出电压急剧变化时保持输出晶体管4的截止状态的效果。
根据该实施例1，为了获得小的电机驱动装置，输出晶体管4、5由Nch型晶体管构成。但是，输出晶体管4、5也可以由Pch型晶体管构成。
此外，根据本实施例1，除了实施例1所示的晶体管电路以外，可以采用调换Nch型和Pch型的电路结构，而且可以使用NPN型和PNP型晶体管来取代FET的结构。
如以上那样，根据本发明，采用半导体集成电路的电机驱动装置包括：第1输出晶体管，导通时在电机的状态线圈中流过驱动电流；第1晶体管开关，响应第1驱动脉冲并使所述第1输出晶体管导通，响应第1驱动脉冲的未接收并使所述第1输出晶体管截止；第2输出晶体管，响应第2驱动脉冲并导通，响应第2驱动脉冲的未接收并截止，导通时从所述状态线圈将另一驱动电流引入接地；电压箝位电路，在所述第1和第2输出晶体管两者截止时，将所述第1和第2输出晶体管间的线路中产生的高电压电荷作为箝位电流释放；以及恒流电路，将所述电压箝位电路的箝位电流控制到小值；所以在箝位电流产生时，具有限制该电流量来抑制消耗电力的效果。
根据本发明，配有第2晶体管开关，响应第1驱动脉冲的下降时和第2驱动脉冲的上升时生成的第3驱动脉冲，并从第1输出晶体管的栅极释放电荷，所以具有实现输出晶体管的迅速截止动作，在输出电压急剧变化时保持输出晶体管的截止状态的效果。
根据本发明，第3驱动脉冲具有比第1和第2驱动脉冲宽度短的脉冲宽度，所以具有不通过第2晶体管开关漏泻箝位电流的效果。
根据本发明，第3驱动脉冲具有比第1和第2驱动脉冲宽度短的脉冲宽度，所以具有可以从第1输出晶体管的栅极迅速释放电荷的效果。
根据本发明，在恒流电路未接收第1驱动脉冲时，形成从电压箝位电路通过恒流电路向地流过小值的箝位电流的结构，所以具有防止第1输出晶体管导通时恒流电路产生错误功能的效果。