制造具有氧化硅/氮化硅/氧化硅层的半导体组件的方法 【技术领域】
本发明涉及一种电学领域电组件制造中的集成电路的制造方法，包含非挥发性存储元件的制造方法，特别是涉及一种制造具有氧化硅/氮化硅/氧化硅层(oxide-nitride-oxide film，简称ONO film)的半导体组件的方法。
背景技术
氧化硅/氮化硅/氧化硅层被使用于制造集成电路存储元件上的一些底板(setting)中，通常是当作有高积集度的介电层。举例来说，典型的浮置闸极存储元件，其包括有在一基底中的一源极与汲极、在基底上的一闸氧化层、在闸氧化层上的多晶硅浮置闸极、在浮置闸极上的一氧化硅/氮化硅/氧化硅层以及位于氧化硅/氮化硅/氧化硅层上的一控制闸极(controlgate)。此外，氧化硅/氮化硅/氧化硅层也常用于所谓地“SONOS”存储元件中，譬如美国专利第6011725号中被用作一电荷储存结构(charge storagestructure)的氧化硅/氮化硅/氧化硅层。
通常在集成电路存储元件中，其中含有氧化硅/氮化硅/氧化硅层的记忆胞结构需要一连串不同于集成电路上的周边电路的逻辑组件(logicdevice)结构制造步骤。在集成电路的制造中，氧化硅/氮化硅/氧化硅层通常形成于集成电路中会形成记忆胞的区域的基底上。然后，为了后续在集成电路中会形成周边电路的区域形成闸氧化层(gate oxide layer)做准备。而这个需要为后续闸氧化层的形成所作的准备步骤通常包括在形成闸氧化层之前的清洁步骤，但是该清洁步骤将导致氧化硅/氮化硅/氧化硅层的顶氧化层被损害。
举例来说，氟化氢(hydrogen fluoride，化学式为HF)被用于蚀刻掉基底上的牺牲氧化层或残留氧化物。在典型的制程中，应用500∶1的稀氟化氢(diluted HF，简称DHF)具有约每分钟5埃的二氧化硅蚀刻率(etchrate)。同样地，众所皆知用于去除基底上微粒的SC1清洁溶液(例如在摄氏45-70度NH4OH∶H2O2∶H2O的比例为1∶1∶5或1∶1∶40)具有约每分钟0.2埃的二氧化硅蚀刻率。另外，还有一些制程使用众所皆知用于去除金属离子与元素的SC2清洁溶液(例如在摄氏45-70度HCl∶H2O2∶H2O的比例为1∶1∶5或1∶1∶40)。这个典型的清洁制程将包含一连串包括DHF、SC1与SC2的清洁步骤。稀氟化氢常用于去除一定数量的氧化物。在氧化物去除后，SC1被用来更进一步清洁基底与去除微粒。如果可能的话，还会使用SC2来去除晶圆表面的金属离子。
在包含氧化硅/氮化硅/氧化硅层的组件上，为了保护其氧化硅/氮化硅/氧化硅层的顶氧化层也许会省略氟化氢的冲洗(rinse)。然而，SC1步骤仍旧会对氧化硅/氮化硅/氧化硅层的顶氧化层造成损害。因为该氧化硅/氮化硅/氧化硅层的厚度对组件来讲是很重要的，所以不能接受上述的损害。因此，需要额外的制程步骤在清洁步骤期间保护氧化硅/氮化硅/氧化硅层不受伤害，或是使用不会伤害氧化层的清洁溶液。然而，这种清洁溶液在很多情形下是较差的。
由此可见，上述现有的制造具有氧化硅/氮化硅/氧化硅层的半导体组件的方法仍存在有诸多的缺陷，而亟待加以进一步改进。
为了解决上述现有的制造具有氧化硅/氮化硅/氧化硅层的半导体组件的方法存在的缺陷，相关厂商莫不费尽心思来谋求解决的道，但是长久以来一直未见适用的设计被发展完成，此显然是相关业者急欲解决的问题。
有鉴于上述现有的制造具有氧化硅/氮化硅/氧化硅层的半导体组件的方法存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，积极加以研究创新，以期创设一种新的制造具有氧化硅/氮化硅/氧化硅层的半导体组件的方法，能够改进一般现有常规的制造具有氧化硅/氮化硅/氧化硅层的半导体组件的方法，使其更具有实用性。经过不断的研究、设计，并经反复试作样品及改进后，终于创设出确具实用价值的本发明。
【发明内容】
本发明的主要目的在于，克服现有的制造具有氧化硅/氮化硅/氧化硅层的半导体组件的方法存在的缺陷，而提供一种新的制造具有氧化硅/氮化硅/氧化硅层的半导体组件的方法，所要解决的主要技术问题是提供一种形成用于集成电路中的氧化硅/氮化硅/氧化硅层的方法，使其可以防止在形成该层之后所需进行的清洁制程期间对氧化硅/氮化硅/氧化硅层造成伤害。
本发明的另一目的在于，提供一种制造具有氧化硅/氮化硅/氧化硅层的半导体组件的方法，所要解决的技术问题是提供一种形成用于集成电路中的氧化硅/氮化硅/氧化硅层的方法，使其可以维持氧化硅/氮化硅/氧化硅层重要的厚度。
本发明的再一目的在于，提供一种制造具有氧化硅/氮化硅/氧化硅层的半导体组件的方法，所要解决的技术问题是提供一种形成用于集成电路中的氧化硅/氮化硅/氧化硅层的方法，使其可以省略现有习知方法在制程期间为了保护氧化硅/氮化硅/氧化硅层所施行的昂贵步骤。
本发明的目的及解决其主要技术问题是采用以下的技术方案来实现的。依据本发明提出的一种制造具有氧化硅/氮化硅/氧化硅层的半导体组件的方法，其包括：在一基底的一表面上形成一多层膜，该多层膜包括一氧化硅第一层、一氮化硅中间层以及一氧化硅顶层，该氧化硅顶层具有一暴露面；以及暴露该暴露面于一含氮自由基电浆中，以在该暴露面上形成氧化物的一氮化层。
本发明的目的及解决其技术问题还可以采用以下的技术措施来进一步实现。
前述的方法，其中所述的氮化层的厚度在1-10埃之间。
前述的方法，其中所述的氮化层包括SixOyNz。
前述的方法，其中暴露该暴露面于该含氮自由基电浆中时，该基底的温度在摄氏600-900度之间。
前述的方法，其中暴露该暴露面于该含氮自由基电浆中时，该基底的温度在摄氏600-900度之间，并持续120-180秒。
前述的方法，其中暴露该暴露面于该含氮自由基电浆中之后，更包括使用包括SC1的一清洁剂清洁该基底，且该氮化层会暴露于该清洁剂中。
前述的方法，其中暴露该暴露面于该含氮自由基电浆中之后，更包括使用包括氟化氢的一清洁剂清洁该基底，且该氮化层会暴露于该清洁剂中。
前述的方法，其中暴露该暴露面于该含氮自由基电浆中之后，更包括使用会伤害二氧化硅的一清洁剂清洁该基底，且该氮化层会暴露于该清洁剂中。
前述的方法，其中暴露该暴露面于该含氮自由基电浆中之后，更包括使用会伤害二氧化硅的一清洁剂清洁该基底，且该氮化层会暴露于该清洁剂中；以及在该基底中的一区域上形成一闸氧化层。
前述的方法，其中暴露该暴露面于该含氮自由基电浆中之后，更包括使用会伤害二氧化硅的一清洁剂清洁该基底，且该氮化层会暴露于该清洁剂中；以及在该基底上形成一导体层，该导体层与该氮化层相接触。
本发明的目的及解决其主要技术问题还采用以下技术方案来实现。依据本发明提出的一种制造一集成电路组件的方法，其包括：在一基底的一表面上形成一膜，该膜包括一氧化硅顶层，该氧化硅顶层具有一暴露面；暴露该暴露面于一含氮自由基电浆中，藉以在该暴露面上形成氧化物的一氮化层；使用一清洁剂清洁该基底，且该氮化层会暴露于该清洁剂中；以及在该基底上的区域中形成一闸氧化层。
本发明的目的及解决其技术问题还可以采用以下的技术措施来进一步实现。
前述的方法，其中所述的氮化层的厚度在1-10埃之间。
前述的方法，其中所述的氮化层包括SixOyNz。
前述的方法，其中暴露该暴露面于该含氮自由基电浆中时，该基底的温度在摄氏600-900度之间。
前述的方法，其中暴露该暴露面于该含氮自由基电浆中时，该基底的温度在摄氏600-900度之间并持续120-180秒。
前述的方法，其中所述的清洁该基底所使用的该清洁剂包括SC1。
前述的方法，其中所述的清洁该基底所使用的该清洁剂包括氟化氢。
前述的方法，其中使用该清洁剂清洁该基底之后，更包括在该基底上形成一导体层，该导体层与该氮化层相接触。
前述的方法，其中所述的氮化层具有一厚度，足以保护该氧化硅顶层不受该清洁剂的损害。
本发明的目的及其解决其主要技术问题另外还采用以下的技术方案来实现。依据本发明提出的一种制造一集成电路存储元件的方法，其包括：在一记忆数组区中的一基底的一表面上形成一多层膜，该多层膜包括一氧化硅第一层、一氮化硅中间层以及一氧化硅顶层，该氧化硅顶层具有一暴露面；暴露该暴露面于一含氮自由基电浆中，藉以在该暴露面上形成氧化物的一氮化层，该氮化层的厚度在1-10埃之间；使用一清洁剂清洁该基底，且该氮化层会暴露于该清洁剂中；在该记忆数组区外的该基底上的区域中形成一闸氧化层；在该基底上形成一导体层，该导体层与该氮化层以及与该闸氧化层相接触；以及图案化该导体层。
本发明的目的及解决其技术问题还可以采用以下的技术措施来进一步实现。
前述的方法，其中所述的氮化层包括SixOyNz。
前述的方法，其中暴露该暴露面于该含氮自由基电浆中时，该基底的温度在摄氏600-900度之间。
前述的方法，其中暴露该暴露面于该含氮自由基电浆中时，该基底的温度在摄氏600-900度之间，并持续120-180秒。
前述的方法，其中所述的清洁该基底所使用的该清洁剂包括SC1。
前述的方法，其中所述的清洁该基底所使用的该清洁剂包括氟化氢。
本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知，本发明提出一种制造集成电路组件的方法，其中包含在一基底表面形成如氧化硅/氮化硅/氧化硅层的一多层膜，该多层膜包括一二氧化硅第一层、一氮化硅中间层以及一二氧化硅顶层。其中，二氧化硅顶层具有一暴露面。然后，将多层膜的二氧化硅顶层暴露面显露于一含氮自由基电浆(plasma containing nitrogen radical)下，以在暴露面上形成一氧化物的氮化层。接着，对基底实施清洁步骤，例如用来预备在多层膜远程区域的基底上形成闸氧化层。
在多层膜的二氧化硅顶层上的氧化物的氮化层具有足够厚的厚度，以保护多层膜在清洁步骤期间不受损害。而该氮化层包括氮氧化硅化合物(silicon oxynitride compound，SixOyNz)，其厚度例如约在1-10埃之间。
因此，可以施行一道侵害二氧化硅比侵害氮化层更厉害的清洁制程，而不会对多层膜造成重大的伤害。这个方式将提供一个较精确与一致的(uniformity)氧化硅/氮化硅/氧化硅层的制造方法。
将多层膜的二氧化硅顶层暴露于一含氮自由基电浆下的制程较佳是以远程电浆氮化制程(remote plasma nitridation，简称RPN)来执行(请见美国专利第6261973号，标题为“REMOTE PLASMA NITRIDATION TO ALLOWSELECTIVELY ETCHING OXIDE”)。在较佳的方式中，可将基底升温至约摄氏600-900度并维持120-180秒，并提供含氮自由基电浆流到暴露面。
在氮化层形成之后，在一制造程序中使用如氟化氢、SC1与SC2的一清洁剂来清洁基底，并使氮化层暴露于清洁剂中。在清洁制程后，在远离氧化硅/氮化硅/氧化硅层的区域形成一闸氧化层。而在形成闸氧化层后，沉积一多晶硅或其它导体材质于闸氧化层以及氧化硅/氮化硅/氧化硅层上，用以作为逻辑闸极(logic gate)以及或是存储元件的控制闸极。
本发明可应用于包含有氧化硅/氮化硅/氧化硅层作为内多晶硅介电层(interpoly dielectrics)的浮置闸极的集成电路存储元件的制造方法。本发明也可应用于包含SONOS胞的集成电路存储元件中。
因此，本发明包含氮化在氧化硅/氮化硅/氧化硅层中的二氧化硅顶层，以形成一氮化的氧化层。由于氧化硅/氮化硅/氧化硅层的二氧化硅顶层上具有一氮化的氧化层，所以能减少或防止在接下来的清洁步骤中二氧化硅顶层的损失(loss)。在此方法中，氧化硅/氮化硅/氧化硅层的总厚度不会在清洁步骤期间改变。因此，可实现对氧化硅/氮化硅/氧化硅层总厚度的较佳控制，进而维持在组件中有较一致的特征。
本发明是关于一种制造半导体组件的方法，其是在一基底表面形成一多层膜，如氧化硅/氮化硅/氧化硅层，该多层膜包含一二氧化硅第一层、一氮化硅中间层以及一二氧化硅顶层。其中，二氧化硅顶层具有一暴露面。然后，将多层膜的二氧化硅顶层暴露面显露于一含氮自由基电浆下，以在暴露面上形成一氧化物的氮化层。而且，该多层膜的二氧化硅顶层上的氧化物的氮化层具有足够厚的厚度，以保护多层膜不受后续例如为了准备在多层膜远程闸氧化层的形成的基底所采用的清洁步骤期间所造成的损害。
借由上述结构，本发明可提供一种形成用于集成电路中的氧化硅/氮化硅/氧化硅层的方法，其可以防止在形成该层之后所需进行的清洁制程期间对氧化硅/氮化硅/氧化硅层造成伤害，另其还可以维持氧化硅/氮化硅/氧化硅层重要的厚度，此外其还可以省略现有习知方法在制程期间为了保护氧化硅/氮化硅/氧化硅层所施行的昂贵步骤。
综上所述，本发明新的制造具有氧化硅/氮化硅/氧化硅层的半导体组件的方法，具有上述诸多优点及实用价值，其在制造方法上确属创新，较现有的制造方法具有增进的多项功效，且具有产业的广泛利用价值。其不论在制造方法上或功能上皆有较大改进，且在技术上有较大进步，并产生了好用及实用的效果，而确实具有增进的功效，从而更加适于实用，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，并可依照说明书的内容予以实施，以下以本发明的较佳实施例并配合附图详细说明如后。
本发明的具体制造方法由以下实施例及其附图详细给出。
【附图说明】
图1是包含氧化硅/氮化硅/氧化硅层的集成电路简要示意图。
图2是依照本发明受到远程电浆氮化处理的氧化硅/氮化硅/氧化硅层的示意图。
图3是适用于本发明的远程电浆氮化制程的步骤流程图。
图4是在对图1所示的包含氧化硅/氮化硅/氧化硅层的集成电路进行远程电浆氮化制程后所施行的一清洁步骤的示意图。
图5是在图4所示的清洁步骤后在集成电路上的闸氧化层的形成示意图。
图6是在闸氧化层形成后的闸极/控制闸极电极(gate/control gateelectrodes)的形成示意图。
10：基底 11，12，70：区域
13：隧穿氧化层 14：浮置闸极
15：多层膜 16：氧化硅第一层
17：氮化硅中间层 18：氧化硅顶层
19：暴露面 20：氧化硅的氮化层
30，31，32：隔离结构
50：将具有ONO层的晶圆置入快速热制程腔体内
51：产生氮自由基
52：传输氮自由基到曝露于晶圆上的ONO表面
53：氮自由基从表面扩散到二氧化硅
54：氮自由基与二氧化硅反应形成为氮化层SixOyNz
60：清洁剂 71：闸氧化层
72：导体材质
【具体实施方式】
以下结合附图及较佳实施例，对依据本发明提出的制造具有氧化硅/氮化硅/氧化硅层的半导体组件的方法具体制造方法、步骤、特征及功效，详细说明如后。
请参阅图1至图6所示，是本发明详细描述的一实施例。图1是包含氧化硅/氮化硅/氧化硅层(oxide-nitride-oxide film，简称ONO film)的集成电路存储元件的简图。该集成电路存储元件包含一基底10，其包括一第一区域11与一第二区域12。记忆胞是形成于第一区域11上，而周边逻辑则形成于第二区域12上。在基底中还显示有隔离结构(isolationstructure)30、31与32。在此范例实施例中，被制作的记忆胞，包括一隧穿氧化层(tunnel oxide)13、一多晶硅浮置闸极(floating gate)14以及一多层膜(multi-layer film)15。而在该多层膜15中，包括一氧化硅第一层16、一氮化硅中间层17以及一氧化硅顶层18。在此范例中，该多层膜15将被用作浮置闸极记忆胞的内多晶硅介电层(interpoly dielectrics)。而多层膜的厚度将影响数组(array)中记忆胞功效的一致性。因此，必须尽可能去维持整个数组中的厚度均匀性。
在组件的区域11中形成多层膜的方法可以利用已知的技术来完成。而在区域12中不会有多层膜形成，或是选择在制程期间将其由区域12中去除。
根据本发明，实施一远程电浆氮化制程(remote plasma nitridation，简称RPN)在图1所示的基底。图2所示是依照本发明的一较佳实施例的多层膜放大示意图。在图2中所示的多层膜15，包括氧化硅第一层16、氮化硅中间层17以及氧化硅顶层18。在其它实施例中还可包括其它材质的附加层(additional layer)，用以促进内多晶硅介电层的功效，且适合特殊功用(particular implementation)的需求。举例来说，在氧化硅第一层16下可形成一层附加的氮化硅层或是氮氧化硅化合物(silicon oxynitridecompound)。在另一个例子中，在氮化硅中间层17以及氧化硅顶层18之间可形成一层二氧化硅附加层以及一层氮化硅附加层，以建立一ONONO多层膜。
在此一范例中，该氧化硅第一层16的厚度为40-60埃。在另一范例中，该氧化硅第一层16的厚度为80-150埃。该氮化硅中间层17的厚度为40-80埃。该氧化硅顶层18的厚度为40-60埃。当然，多层膜中各层的厚度是因应不同实施例而改变，以符合薄膜的特殊用途的需求。
请参阅图2所示，氧化硅顶层18的暴露面19被暴露在一含氮自由基电浆(plasma containing nitrogen radical)下，以形成一氧化硅的氮化层20。该层氧化硅的氮化层20包括氮氧化硅化合物(silicon oxynitridecompound，SixOyNz)，且该氧化硅的氮化层20的较佳厚度为1-10埃。
请参阅图3所示，是根据本发明的远程电浆氮化制程的步骤流程图。首先在步骤50，将包含多层膜的晶圆置入一快速热制程(rapid thermalprocess，简称RTP)腔体(chamber)内，该多层膜具有一暴露面。然后在步骤51，产生氮自由基以传送至晶圆。而氮自由基例如是在与晶圆相隔很远处以微波能量(microwave energy)激发氮气而产生的。部分氮气分子被破坏而变成氮自由基。随后在步骤52，在快速热制程腔体内传输氮自由基到晶圆上的多层膜的暴露面。这种传输例如是藉由流通具有氮自由基的氮气到腔体内而发生的，或是藉由流通具有氦(helium)的氮气混合物到腔体内而发生的。接着在步骤53，氮自由基扩散到二氧化硅的暴露面。之后在步骤54，扩散进入二氧化硅的氮自由基将打断硅-氧键(silicon-oxide bond)并且再结合成为氮氧化硅化合物。
在多层膜的氧化硅顶层氮化期间，晶圆会被加热至摄氏600-900度。而被传送到基底的含氮自由基气体的时间为120-180秒。含氮自由基载体(carrier)的总流速为2-3slm。载体气体包括氮气或是例如具有氦气或其它钝气(inert gas)的氮气混合物。在某些实施例中的载体包括50％以上的氦气。这些参数根据特殊功用而使其最佳化，以达到氧化硅顶层的充分氮化，进而在后续清洁步骤期间维持各层的完整(integrity)。举例来说，形成的氮化层的较佳厚度为1-10埃。
请参阅图4、图5、图6所示，是根据本发明的集成电路存储元件的制程的后续步骤示意图。图4中所示是图1的结构在进行远程电浆氮化制程后，在多层膜的氧化硅顶层18上形成一氮化层20的示意图。在远程电浆氮化制程后，进行清洁制程，其中包括将基底暴露于清洁剂(agent)60中，并且准备在区域70中的基底，以在之后形成周边电路(peripheral circuit)的闸氧化层(gate oxide layer)。其中，在各种实施例中的清洁剂60包括稀氟化氢(diluted hydrogen fluoride，简称DHF)以及SC1，且以氮化层20保护氧化硅/氮化硅/氧化硅层。此外，在某些实施例中会使用清洁剂SC2。而更有某些实施例中的清洁步骤包括连续采用多种清洁剂，其中包括使用DHF、SC1以及SC2。
请参阅图5所示，是在清洁制程后，在周边电路的区域上形成闸氧化层71。图6所示则是在闸氧化层71上形成一层导体材质72如多晶硅，以形成周边逻辑电路(logic circuit)的闸极电极(gate electrode)。在某些实施例中，导体材质72也可在多层膜15上形成，以作为包含多层膜的浮置闸极组件的控制闸极电极(control gate electrode)。
本发明已经描述关于集成电路存储元件的制造方法。然而，这也可以应用于任何需要控制多层膜的顶氧化层厚度的制程中，尤其是当这层顶氧化层在湿式清洁制程中会被侵蚀或损害时本发明更显功效。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实施例，但是凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。