电平转移电路.pdf

一种电平转移电路，包括P型晶体管P1和P型晶体管P2，所述P型晶体管P1的源极和P型晶体管P2的源极分别连接电源VDD，P型晶体管P1的栅极连接输入引脚IN，P型晶体管P1和P型晶体管P2的栅极之间设有反相器INV；P型晶体管P1的漏极为输出通道OUT1，P型晶体管P1的漏极连接N型晶体管N1的漏极、N型晶体管N3和N型晶体管N4的栅极，N型晶体管N1的源极连接N型晶体管N3的漏极，N型晶体管N3的源极连接源极电源VSS；P型晶体管P2的漏极为输出通道OUT2，P型晶体管P2的漏极连接N型晶体管N2的漏极、N型晶体管N1和N型晶体管N2的栅极，N型晶体管N2的源极连接N型晶体管N4的漏极，N型晶体管N4的源极连接源极电源VSS。

1、  一种电平转移电路，包括P型晶体管P1和P型晶体管P2，其特征是所述P型晶体管P1的源极和P型晶体管P2的源极分别连接电源VDD，P型晶体管P1的栅极连接输入引脚IN，P型晶体管P1和P型晶体管P2的栅极之间设有反相器INV；P型晶体管P1的漏极为输出通道OUT1，P型晶体管P1的漏极连接N型晶体管N1的漏极、N型晶体管N3和N型晶体管N4的栅极，N型晶体管N1的源极连接N型晶体管N3的漏极，N型晶体管N3的源极连接源极电源VSS；P型晶体管P2的漏极为输出通道OUT2，P型晶体管P2的漏极连接N型晶体管N2的漏极、N型晶体管N1和N型晶体管N2的栅极，N型晶体管N2的源极连接N型晶体管N4的漏极，N型晶体管N4的源极连接源极电源VSS。

2、  根据权利要求1所述的电平转移电路，其特征是所述P型晶体管P1的漏极和P型晶体管P2的漏极之间设有N型晶体管N5和N型晶体管N6，P型晶体管P1的漏极连接N型晶体管N5的漏极，P型晶体管P2的漏极连接N型晶体管N6的漏极，N型晶体管N5和N型晶体管N6的栅极连接偏置电压VBIAS。

3、  根据权利要求1所述的电平转移电路，其特征是所述输出通道OUT1与输出通道OUT2连接支路电流产生电路的输入端。

4、  一种电平转移电路，包括N型晶体管N1和N型晶体管N2，其特征是所述N型晶体管N1的源极和N型晶体管N2的源极分别连接源极电源VSS，N型晶体管N1的栅极连接输入引脚IN，N型晶体管N1和N型晶体管N2的栅极之间设有反相器INV；N型晶体管N1的漏极为输出通道OUT1，N型晶体管N1的漏极连接P型晶体管P1的漏极、P型晶体管P3和P型晶体管P4的栅极，P型晶体管P1的源极连接P型晶体管P3的漏极，P型晶体管P3的源极连接电源VDD；N型晶体管N2的漏极为输出通道OUT2，N型晶体管N2的漏极连接P型晶体管P2的漏极、P型晶体管P1和P型晶体管P2的栅极，P型晶体管P2的源极连接P型晶体管P4的漏极，P型晶体管P4的源极连接电源VDD。

5、  根据权利要求4所述的电平转移电路，其特征是所述N型晶体管N1的漏极和N型晶体管N2的漏极之间设有P型晶体管P5和P型晶体管P6，N型晶体管N1的漏极连接P型晶体管P5的漏极，N型晶体管N2的漏极连接P型晶体管P6的漏极，P型晶体管P5和P型晶体管P6的栅极连接偏置电压VBIAS。

6、  根据权利要求4所述的电平转移电路，其特征是所述输出通道OUT1与输出通道OUT2连接支路电流产生电路的输入端。

电平转移电路
技术领域
本发明涉及一种电路，尤其是一种可采用小型器件并且与工艺变化无关的电平转移电路。
背景技术
电平转移电路是一种对不同电平的电路进行信号振幅转换的电路，常用于低电源电压电路输出的控制信号和高电源电压电路之间的通信。
目前普遍使用的电平转移电路，在输入信号电平变化的过程中，极易产生贯穿电流，在有多个相同结构的电平转换电路的情况下，将导致电路耗电量的增加。
如图1所示，是一种现有的电平转移电路的电路图，其结构如下：以电源VDD的电势为高电平，以源极电源VSS的电势为低电平，由输出通道OUT1和输出通道OUT2之间输出输入引脚IN在该高电平和低电平之间变化的信号，同时，向P型晶体管P2的栅极输入由输入引脚IN输入到P型晶体管P1的栅极的反向信号。P型晶体管P1的漏极为输出通道OUT1，P型晶体管P1的漏极连接N型晶体管N1的漏极；P型晶体管P2的漏极为输出通道OUT2，P型晶体管P2的漏极连接N型晶体管N2的漏极；P型晶体管P1的漏极连接N型晶体管N2的栅极，N型晶体管N2的源极连接源极电源VSS；P型晶体管P2的漏极连接N型晶体管N1的栅极，N型晶体管N1的源极连接源极电源VSS。
当输入引脚IN的电平从低电平变为高电平时，P型晶体管P1和N型晶体管N1以及P型晶体管P2和N型晶体管N2在一瞬态期间将同时导通，在电源VDD的高电势和源极电源VSS的低电势之间产生贯穿电流，增加了瞬态电流，同时降低了电路的转换速度。
发明内容
本发明的目的是在于提供一种可采用小型器件并且与工艺变化无关的电平转移电路。此电路采用一种非并联的电流镜拓扑来增强动态负载电阻，支路电流产生电路提供的支路释放电流可以改善电路速度。
本发明的技术方案是：
一种电平转移电路，包括P型晶体管P1和P型晶体管P2，其特征是所述P型晶体管P1的源极和P型晶体管P2的源极分别连接电源VDD，P型晶体管P1的栅极连接输入引脚IN，P型晶体管P1和P型晶体管P2的栅极之间设有反相器INV；P型晶体管P1的漏极为输出通道OUT1，P型晶体管P1的漏极连接N型晶体管N1的漏极、N型晶体管N3和N型晶体管N4的栅极，N型晶体管N1的源极连接N型晶体管N3的漏极，N型晶体管N3的源极连接源极电源VSS；P型晶体管P2的漏极为输出通道OUT2，P型晶体管P2的漏极连接N型晶体管N2的漏极、N型晶体管N1和N型晶体管N2的栅极，N型晶体管N2的源极连接N型晶体管N4的漏极，N型晶体管N4的源极连接源极电源VSS。
所述P型晶体管P1的漏极和P型晶体管P2的漏极之间设有N型晶体管N5和N型晶体管N6，P型晶体管P1的漏极连接N型晶体管N5的漏极，P型晶体管P2的漏极连接N型晶体管N6的漏极，N型晶体管N5和N型晶体管N6的栅极连接偏置电压VBIAS。
所述输出通道OUT1与输出通道OUT2连接支路电流产生电路的输入端。
一种电平转移电路，包括N型晶体管N1和N型晶体管N2，其特征是所述N型晶体管N1的源极和N型晶体管N2的源极分别连接源极电源VSS，N型晶体管N1的栅极连接输入引脚IN，N型晶体管N1和N型晶体管N2的栅极之间设有反相器INV；N型晶体管N1的漏极为输出通道OUT1，N型晶体管N1的漏极连接P型晶体管P1的漏极、P型晶体管P3和P型晶体管P4的栅极，P型晶体管P1的源极连接P型晶体管P3的漏极，P型晶体管P3的源极连接电源VDD；N型晶体管N2的漏极为输出通道OUT2，N型晶体管N2的漏极连接P型晶体管P2的漏极、P型晶体管P1和P型晶体管P2的栅极，P型晶体管P2的源极连接P型晶体管P4的漏极，P型晶体管P4的源极连接电源VDD。
所述N型晶体管N1的漏极和N型晶体管N2的漏极之间设有P型晶体管P5和P型晶体管P6，N型晶体管N1的漏极连接P型晶体管P5的漏极，N型晶体管N2的漏极连接P型晶体管P6的漏极，P型晶体管P5和P型晶体管P6的栅极连接偏置电压VBIAS。
所述其特征是所述输出通道OUT1与输出通道OUT2连接支路电流产生电路的输入端。
本发明的有益效果是：
本发明提供的电平转移电路可增强动态负载电阻，为支路电流产生电路提供的支路释放电流可以改善电路速度。本发明的电平转移电路只需采用常规小型器件就可实现，且与工艺变化无关，稳定可靠，实用性强。
附图说明
图1是现有的电平转移电路的电路图。
图2是本发明实施例一的电路图。
图3是本发明实施例二的电路图。
图4是本发明实施例三的电路图。
图5是本发明实施例四的电路图。
具体实施方式
下面结合附图和实施例对本发明作进一步的说明。
实施例一。
一种电平转移电路，包括P型晶体管P1和P型晶体管P2，P型晶体管P1的源极和P型晶体管P2的源极分别连接电源VDD，P型晶体管P1的栅极连接输入引脚IN，P型晶体管P1和P型晶体管P2的栅极之间设有反相器INV；P型晶体管P1的漏极为输出通道OUT1，P型晶体管P1的漏极连接N型晶体管N1的漏极、N型晶体管N3和N型晶体管N4的栅极，N型晶体管N1的源极连接N型晶体管N3的漏极，N型晶体管N3的源极连接源极电源VSS；P型晶体管P2的漏极为输出通道OUT2，P型晶体管P2的漏极连接N型晶体管N2的漏极、N型晶体管N1和N型晶体管N2的栅极，N型晶体管N2的源极连接N型晶体管N4的漏极，N型晶体管N4的源极连接源极电源VSS。
本实施例的工作原理为：
静态时，如果输入引脚IN为高电平(VDD)，P型晶体管P1截止，输入信号通过反相器INV产生互补信号打开P型晶体管P2。而P型晶体管P2的源极连接电源VDD，则节点W2输出高电平，节点W1输出低电平。
在输入引脚IN从高电平到低电平的转换过程中，P型晶体管P1可以引导电流并拉高节点W1的电平到与电源VDD相同的电平，同时在节点W2还是高电平时P型晶体管P2被截止。因此由N型晶体管N1和N型晶体管N2构成的电流镜以及由N型晶体管N3和N型晶体管N4构成的电流镜同时起作用。因为节点W1相对电源VDD是低阻抗，任何电流镜需要的电流不会改变节点W2高电平的状态。而节点W2相对电源VDD是高阻抗，可以释放到低电平。由N型晶体管N3和N型晶体管N4构成的电流镜将从P型晶体管P1释放最大电流。当节点W2的电平到达源极电源VSS的电平时，由N型晶体管N1和N型晶体管N2构成的电流镜将会降低电流。
在输入引脚IN从低电平到高电平的转换过程中，过程正好相反。此时相对电源VDD而言，P型晶体管P1是高阻抗，而P型晶体管P2是低阻抗。节点W2为高电平，由N型晶体管N1和N型晶体管N2构成的电流镜以及由N型晶体管N3和N型晶体管N4构成的电流镜同时起作用，直到节点W1到低电平时，由N型晶体管N3和N型晶体管N4构成的电流镜关闭。
实施例二。
一种电平转移电路，包括P型晶体管P1和P型晶体管P2，其特征是所述P型晶体管P1的源极和P型晶体管P2的源极分别连接电源VDD，P型晶体管P1的栅极连接输入引脚IN，P型晶体管P1和P型晶体管P2的栅极之间设有反相器INV；P型晶体管P1的漏极为输出通道OUT1，P型晶体管P1的漏极连接N型晶体管N1的漏极、N型晶体管N3和N型晶体管N4的栅极，N型晶体管N1的源极连接N型晶体管N3的漏极，N型晶体管N3的源极连接源极电源VSS；P型晶体管P2的漏极为输出通道OUT2，P型晶体管P2的漏极连接N型晶体管N2的漏极、N型晶体管N1和N型晶体管N2的栅极，N型晶体管N2的源极连接N型晶体管N4的漏极，N型晶体管N4的源极连接源极电源VSS。
P型晶体管P1的漏极和P型晶体管P2的漏极之间设有N型晶体管N5和N型晶体管N6，P型晶体管P1的漏极连接N型晶体管N5的漏极，P型晶体管P2的漏极连接N型晶体管N6的漏极，N型晶体管N5和N型晶体管N6的栅极连接偏置电压VBIAS。
通过静态小电流源可以提高节点W1或节点W2从高电平到低电平转换的动态速度。这可以预防节点W1或节点W2在低电平时的阻抗过高并且可以保证节点W1或节点W2的电压接近源极电源VSS。这种电路结构也能在P型晶体管P1和P型晶体管P2截止状态时消除关断泄漏电流。
实施例一和实施例二中的输出通道OUT1与输出通道OUT2连接支路电流产生电路的输入端。支路电流产生电路可以为由集成电路驱动的液晶显示驱动电路提供电流。支路电流产生电路提供的支路释放电流可以改善电路速度。
实施例三。
一种电平转移电路，包括N型晶体管N1和N型晶体管N2，其特征是所述N型晶体管N1的源极和N型晶体管N2的源极分别连接源极电源VSS，N型晶体管N1的栅极连接输入引脚IN，N型晶体管N1和N型晶体管N2的栅极之间设有反相器INV；N型晶体管N1的漏极为输出通道OUT1，N型晶体管N1的漏极连接P型晶体管P1的漏极、P型晶体管P3和P型晶体管P4的栅极，P型晶体管P1的源极连接P型晶体管P3的漏极，P型晶体管P3的源极连接电源VDD；N型晶体管N2的漏极为输出通道OUT2，N型晶体管N2的漏极连接P型晶体管P2的漏极、P型晶体管P1和P型晶体管P2的栅极，P型晶体管P2的源极连接P型晶体管P4的漏极，P型晶体管P4的源极连接电源VDD。
本实施例的工作原理为：
静态时，如果输入引脚IN为低电平(VSS)，N型晶体管N1截止，输入信号通过反相器INV产生互补信号打开N型晶体管N2。而N型晶体管N2的源极连接源极电源VSS，则节点W2输出低电平，节点W1输出高电平。
在输入引脚IN从低电平到高电平的转换过程中，N型晶体管N1可以引导电流并拉低节点W1的的电平到与源极电源VSS相同的电平，同时在节点W2还是低电平时N型晶体管N2被截止。因此由P型晶体管P1和P型晶体管P2构成的电流镜以及由P型晶体管P3和P型晶体管P4构成的电流镜同时起作用。因为节点W1相对源极电源VSS是低阻抗，任何电流镜需要的电流不会改变节点W1低电平的状态。而节点W2是高阻抗，可以上拉到高电平。由P型晶体管P3和P型晶体管P4构成的电流镜将从N型晶体管N1释放最大电流。当节点W2的电平到达电源VDD的电平时，由P型晶体管P1和P型晶体管P2构成的电流镜将会降低电流。
在输入引脚IN从高电平到低电平的转换过程中，过程正好相反。此时相对源极电源VSS而言，N型晶体管N1是高阻抗，而N型晶体管N2是低阻抗。节点W2为低电平，由P型晶体管P1和P型晶体管P2构成的电流镜以及由P型晶体管P3和P型晶体管P4构成的电流镜同时起作用，直到节点W1到高电平时，由P型晶体管P3和P型晶体管P4构成的电流镜关闭。
实施例四。
一种电平转移电路，包括N型晶体管N1和N型晶体管N2，其特征是所述N型晶体管N1的源极和N型晶体管N2的源极分别连接源极电源VSS，N型晶体管N1的栅极连接输入引脚IN，N型晶体管N1和N型晶体管N2的栅极之间设有反相器INV；N型晶体管N1的漏极为输出通道OUT1，N型晶体管N1的漏极连接P型晶体管P1的漏极、P型晶体管P3和P型晶体管P4的栅极，P型晶体管P1的源极连接P型晶体管P3的漏极，P型晶体管P3的源极连接电源VDD；N型晶体管N2的漏极为输出通道OUT2，N型晶体管N2的漏极连接P型晶体管P2的漏极、P型晶体管P1和P型晶体管P2的栅极，P型晶体管P2的源极连接P型晶体管P4的漏极，P型晶体管P4的源极连接电源VDD。
N型晶体管N1的漏极和N型晶体管N2的漏极之间设有P型晶体管P5和P型晶体管P6，N型晶体管N1的漏极连接P型晶体管P5的漏极，N型晶体管N2的漏极连接P型晶体管P6的漏极，P型晶体管P5和P型晶体管P6的栅极连接偏置电压VBIAS。
通过静态小电流源可以提高节点W1或节点W2从低电平到高电平转换的动态速度。这可以预防节点W1或节点W2在高电平时的阻抗过高并且可以保证节点W1或节点W2的电压接近电源VDD。这种电路结构也能在N型晶体管N1和N型晶体管N2截止状态时消除关断泄漏电流。
实施例三和实施例四中的输出通道OUT1与输出通道OUT2连接支路电流产生电路的输入端。支路电流产生电路可以为由集成电路驱动的液晶显示驱动电路提供电流。支路电流产生电路提供的支路释放电流可以改善电路速度。
在本发明中，连接表示电连接，在本发明的电路结构中，除了预定的连接关系以外，还可以在其间设置可以电连接的其它元件，如开关器件、晶体管、二极管、电容元件、电阻原件等。
本发明所适用的晶体管的种类并没有限定，可以使用诸如薄膜晶体管(TFT)、MOS型晶体管、结合型晶体管、双极晶体管等。