容错发光体、包含容错发光体的系统以及制造容错发光体的方法 相关申请的交叉引用 本申请要求申请日为2007年1月22日、申请号为60/885,937的美国临时专利申请的优先权，并在此将该美国临时专利申请的全文引用入本申请中；
本申请要求申请日为2007年10月26日、申请号为60/982,892的美国临时专利申请的优先权，并在此将该美国临时专利申请的全文引用入本申请中；
本申请要求申请日为2007年11月9日、申请号为60/986,662的美国临时专利申请的优先权，并在此将该美国临时专利申请的全文引用入本申请中。
【技术领域】
本发明涉及发光体、包含这种发光体的系统、以及制作这种发光体和其系统的方法，更具体地说，本发明涉及容错发光体、包含容错发光体的系统以及制作它们的方法。
背景技术
直到今天，具有最高出光率的LED(发光二极管)芯片和LED封装(芯片特异性高于封装特异性)一般具有跟电源芯片(power chip)(～0.9‑1mm×0.9‑1mm的LED)相比较小的LED芯片(～300微米×300微米)。
已经在努力开发采用固态发光体在各种应用中取代白炽灯、荧光灯和其他发光器件。另外，在发光二极管(或其他固态发光体)已经在使用的领域，正在努力开发具有改进的光效的发光二极管(或其他固态发光体)。
已经在努力改进公共基底(common substrate)上的发光二极管的性能，例如：
美国专利No.6,635,503描述了发光二极管封装簇；
美国专利申请公开文本No.2003/0089918描述了广谱发光器件和用于制造该广谱发光器件的方法和系统；
美国专利No.6,547,249描述了在高阻基底上形成的单块集成电路串/并联发光二极管阵列；
美国专利No.7,009,199描述了具有集管(header)和反并联发光二极管以用于从AC电流产生光的电子器件；
美国专利No.6,885,035描述了多芯片半导体发光二极管组件；
美国专利No.7,213,942和7,221,044分别描述了适合直接使用高AC或DC电压的单芯片集成LED；
美国专利申请公开文本No.2005/0253151描述了在高驱动电压和小驱动电流上运行的发光器件；
日本专利申请公开文本No.2001‑156331描述了在共用基底上形成的多个氮化半导体层(nitride semiconductor layer)，在此，这些层是彼此电绝缘的，且各个氮化半导体层电连接到导线；
日本专利申请公开文本No.2001‑307506描述了在共用半导体基底上形成的两个或多个发光二极管；以及
美国专利申请公开文本No.2007/0202623描述了用于极小器件封装(footprint)和小型白LED器件的晶圆级封装。
【发明内容】
“电源芯片(大面积LED)”在给定的LED发光(照明)应用中是否具有一定的意义的问题需要在系统水平进行评估。也就是，需要考虑“芯片”(LED)效率、封装效率、驱动(AC到DC转换)效率和光效。
对于包含LED芯片(和/或一个或多个其他固态发光器件)的设备来说，最佳性能的驱动技术是具有“高电压、低电流”而非“低电压、高电流”。一般的小型LED芯片在～20‑30mA的电流和～3伏的电压下运行，但是一般的电源芯片在‑350mA和3伏运行。
在低驱动电流下运行的改进的驱动技术可看成如下：
a)在驱动组件中产生固定的消耗(功率下降)。这些驱动组件可由“pn结”制成，这样每次在驱动技术中增加一个结时，便会有功率损耗。因此，总的开销(固定的功率消耗)可由每个LED分别摊销，这样升到高电压线和多个LED的损耗优于高电压线和少量LED的损耗。
b)与电流相关的功率损耗(电阻固定)是I
2R。因此低电流途径可达到高效。
由此，“功率LED技术”可获得80％‑85％的驱动效率，而标准LED技术可获得95％的驱动效率。
根据本发明，提供了一种发光体，包括多个发光器件，所述多个发光器件彼此机械连接(例如，这些器件形成在共用基底上)和电连接以提供至少两个串联的发光器件子组(subset)的阵列，每个子组包括至少三个并联电连接的发光器件。所述发光器件电连接以提供发光器件阵列，在此这些阵列有些时候被称为包括“行”和“列”。该阵列中的每“行”是一个并联发光器件子组。该阵列中的每“列”包括来自每个子组的一个发光器件，也就是，所述阵列包括的列数等于每“行”(也就是，子组)中的发光器件的数量。然而，本发明并不限于各个子组中包括相同数量的发光器件的发光体，也就是，本发明还包括其中某些或全部子组包括不同数量的发光器件的发光体。这样，所述阵列包括至少三列和至少两行的发光器件。
此处使用的表述“高电压”，意指经过发光体的电压降至少是所述发光体中的一个发光器件的电压降的三倍，也就是：
V≥至少三个串联发光器件的V
f。
在某些实施例中，所述发光器件电连接到共用基底上。此处使用的表述“电连接到共用基底上”以及其类似语句(例如电连接到基底上)，意指该电连接是制造在共用结构上，而基底是该结构的一部分，例如，电连接可位于基底之上或下，和/或在提供电连接和基底的结构之间可没有结构或层，也可以有一个或多个结构或层。在某些实施例中，发光体的正向电压至少是325伏，而在其他实施例中，发光体的正向电压至少是395伏.
所述发光器件可以是基于供电发光的任何理想的组件，例如固态发光器件。在本发明的特定实施例中，所述发光器件是发光二极管(LED)。在某些这样的实施例中，多个LED电连接到共用基底上。在某些实施例中，多个LED由一个或多个绝缘区彼此隔离，在其他实施例中，多个LED由一个或多个沟槽彼此隔离，在另一些实施例中，多个LED可由一个和多个沟槽和一个或多个绝缘区域共同隔离。所述多个LED可以是横向器件、纵向器件或既包括横向器件又包括纵向器件。
在本发明的某些实施例中，发光体包括来自发光器件晶圆的邻近区域的多个发光器件。如上所述，所述多个发光器件作为至少三个并联发光器件的多个串联子组电连接。在某些实施例中，所述多个串联子组包括至少40个子组，且在其他实施例中，所述多个串联子组包括至少100个子组。
在某些实施例中，所述多个发光器件由晶圆的共用基底机械连接。在这种情况下，所述发光器件可由界定所述各个发光器件外围的绝缘区域界定。或/又，所述发光器件可由界定所述各个发光器件外围的一个或多个沟槽界定。所述发光器件可包括横向器件和/或纵向器件。
在本发明的某些实施例中，所述发光体包括其上可装配发光器件并为所述发光器件提供机械支撑的机械基底。
本发明的某些实施例提供了一种发光体，包括多个发光器件、用于机械互连所述多个发光器件的元件和用于电互连所述多个发光器件以提供串联子组的元件，其中每个子组包括至少三个并联电连接的发光器件。
在某些实施例中，还可提供用于修复所述多个发光器件中的一个或多个的短路故障的元件。
本发明还提供了一种照明系统，其包括升压电源和发光体，该升压电源的输出电压高于对应的输入电压。所述发光体包括来自发光器件的晶圆的邻近区域的多个发光器件，所述多个发光器件作为至少三个并联发光器件的多个串联子组电连接到所述升压电源的输出电压。所述升压电源可设置成耦合到AC电源以提供输入电压。
在本发明的另一方面中，提供了一种发光体，包括：
在共用基底上形成的多个发光器件，每个所述发光器件包括用于产生光的元件；
用于并联电连接作为第一子组的至少第一、第二和第三发光器件的元件；
用于并联电连接作为第二子组的至少第一、第二和第三发光器件的元件；
用于串联电连接所述第一子组和第二子组的元件。
在本发明的这一方面的某些实施例中，
所述第一发光器件包括第一n‑型区域和第一p‑型区域；
所述第二发光器件包括第二n‑型区域和第二p‑型区域；
所述第三发光器件包括第三n‑型区域和第三p‑型区域；
所述第四发光器件包括第四n‑型区域和第四p‑型区域；
所述第五发光器件包括第五n‑型区域和第五p‑型区域；
所述第六发光器件包括第六n‑型区域和第六p‑型区域；
所述第一n‑型区域、第二n‑型区域、第三n‑型区域、第四n‑型区域、第五n‑型区域和第六n‑型区域是单个单片集成电路n‑型层的各个区域；
所述第一p‑型区域、第二p‑型区域、第三p‑型区域、第四p‑型区域、第五p‑型区域和第六p‑型区域是单个单片集成电路p‑型层的各个区域；
所述发光体包括用于将所述第一n‑型区域、第二n‑型区域、第三n‑型区域、第四n‑型区域、第五n‑型区域和第六n‑型区域彼此隔离的元件；且
所述发光体包括用于将所述第一p‑型区域、第二p‑型区域、第三p‑型区域、第四p‑型区域、第五p‑型区域和第六p‑型区域彼此隔离的元件。
表述“一个或多个元件彼此隔离”意指各个元件并不彼此电连接(即使，例如这些元件可能均与另一元件接触)。
此处使用的表述“两个或多个元件是单个单片集成电路层的隔离区域(例如，“所述第一n‑型区域、第二n‑型区域、第三n‑型区域、第四n‑型区域、第五n‑型区域和第六n‑型区域均是单个单片集成电路n‑型层的各个隔离区域”)”以及类似表述，意指(至少)这些元件中的每一个(例如所述发光二极管器件中的每一个或第一‑第六n‑型区域中的每一个等)包括本领域普通技术人员固然知悉的形成单个完整的单片集成电路层并随后彼此隔离所需的结构特征，例如，通过形成一个或多个沟槽、注入离子等，这样在各个n‑型区域间不能直接导电。类似的表述可参考此处的类似表述加以应用，如p‑型区域是单个单片集成电路p‑型层的隔离区域等。
在本发明的另一方面中，提供了一种发光体，包括：
至少第一、第二、第三、第四、第五和第六固态发光器件，
所述第一固态发光器件包括第一n‑型区域和第一p‑型区域；
所述第二固态发光器件包括第二n‑型区域和第二p‑型区域；
所述第三固态发光器件包括第三n‑型区域和第三p‑型区域；
所述第四固态发光器件包括第四n‑型区域和第四p‑型区域；
所述第五固态发光器件包括第五n‑型区域和第五p‑型区域；
所述第六固态发光器件包括第六n‑型区域和第六p‑型区域；
所述第一n‑型区域、第二n‑型区域、第三n‑型区域、第四n‑型区域、第五n‑型区域和第六n‑型区域中的每一个是单个单片集成电路n‑型层的隔离区域；
所述第一p‑型区域、第二p‑型区域、第三p‑型区域、第四p‑型区域、第五p‑型区域和第六p‑型区域中的每一个是单个单片集成电路p‑型层的隔离区域；
所述第一固态发光器件的阴极端电连接到所述第二固态发光器件的阴极端和所述第三固态发光器件的阴极端；
所述第一固态发光器件的阴极端电连接到所述第四发光器件的阳极端；
所述第四固态发光器件的阳极端连接到所述第五固态发光器件的阳极端和所述第六固态发光器件的阳极端；
所述第四固态发光器件的阴极端连接到所述第五固态发光器件的阴极端和所述第六固态发光器件的阴极端。
在本发明的另一方面中，提供了一种发光体，包括：
至少第一、第二、第三、第四、第五和第六固态发光器件，
所述第一固态发光器件包括第一n‑型区域和第一p‑型区域；
所述第二固态发光器件包括第二n‑型区域和第二p‑型区域；
所述第三固态发光器件包括第三n‑型区域和第三p‑型区域；
所述第四固态发光器件包括第四n‑型区域和第四p‑型区域；
所述第五固态发光器件包括第五n‑型区域和第五p‑型区域；
所述第六固态发光器件包括第六n‑型区域和第六p‑型区域；
所述第一n‑型区域、第二n‑型区域、第三n‑型区域、第四n‑型区域、第五n‑型区域和第六n‑型区域中的每一个是单个单片集成电路n‑型层的隔离区域；
所述第一p‑型区域、第二p‑型区域、第三p‑型区域、第四p‑型区域、第五p‑型区域和第六p‑型区域中的每一个是单个单片集成电路p‑型层的隔离区域；
电连接至所述第一p‑型区域的第一阳极；
电连接至所述第一n‑型区域的第一阴极；
电连接至所述第二p‑型区域的第二阳极；
电连接至所述第二n‑型区域的第二阴极；
电连接至所述第三p‑型区域的第三阳极；
电连接至所述第三n‑型区域的第三阴极；
电连接至所述第四p‑型区域的第四阳极；
电连接至所述第四n‑型区域的第四阴极；
电连接至所述第五p‑型区域的第五阳极；
电连接至所述第五n‑型区域的第五阴极；
电连接至所述第六p‑型区域的第六阳极；
电连接至所述第六n‑型区域的第六阴极；
电连接至所述第一阳极、第二阳极和第三阳极的第一互连结构；
电连接至所述第一阴极、第二阴极和第三阴极的第二互连结构；
电连接至所述第四阴极、第五阴极和第六阴极的第三互连结构。
在根据本发明的某些实施例中，所述发光体进一步包括与至少一个发光器件串联电连接的至少一个熔断丝。
在根据本发明的某些实施例中，所述发光体进一步包括至少一个用于开路(open)与至少一个发光器件串联的导电连接的元件。
在本发明的另一方面中，提供了一种发光体，包括：
至少第一、第二、第三、第四、第五和第六固态发光器件，
所述第一固态发光器件包括第一n‑型区域和第一p‑型区域，
所述第二固态发光器件包括第二n‑型区域和第二p‑型区域，
所述第三固态发光器件包括第三n‑型区域和第三p‑型区域，
所述第四固态发光器件包括第四n‑型区域和第四p‑型区域；
所述第五固态发光器件包括第五n‑型区域和第五p‑型区域，
所述第六固态发光器件包括第六n‑型区域和第六p‑型区域，
所述第一n‑型区域、第二n‑型区域、第三n‑型区域、第四n‑型区域、第五n‑型区域和第六n‑型区域中的每一个是单个单片集成电路n‑型层的隔离区域；
所述第一p‑型区域、第二p‑型区域、第三p‑型区域、第四p‑型区域、第五p‑型区域和第六p‑型区域中的每一个是单个单片集成电路p‑型层的隔离区域；
电连接至所述第一p‑型区域的第一p‑型触头，
电连接至所述第一n‑型区域的第一n‑型触头，
电连接至所述第二p‑型区域的第二p‑型触头，
电连接至所述第二n‑型区域的第二n‑型触头，
电连接至所述第三p‑型区域的第三p‑型触头，
电连接至所述第三n‑型区域的第三n‑型触头，
电连接至所述第四p‑型区域的第四p‑型触头，
电连接至所述第四n‑型区域的第四n‑型触头，
电连接至所述第五p‑型区域的第五p‑型触头，
电连接至所述第五n‑型区域的第五n‑型触头，
电连接至所述第六p‑型区域的第六p‑型触头，
电连接至所述第六n‑型区域的第六n‑型触头，
电连接所述第一p‑型触头、第二p‑型触头和第三p‑型触头的第一互连结构，
电连接所述第一n‑型触头、第二n‑型触头和第三n‑型触头的第二互连结构，
电连接所述第四p‑型触头、第五p‑型触头和第六p‑型触头的第三互连结构，以及
电连接到所述第二互连结构和第三互连结构的导电通孔(conductive via)，所述导电通孔延伸通过所述p‑型层。
在根据本发明的这个方面的某些实施例中，所述发光体进一步包括与至少一个发光器件串联电连接的至少一个熔断丝。
在根据本发明的这个方面的某些实施例中，所述发光体进一步包括至少一个用于开路与至少一个发光器件串联的导电连接的元件。
在本发明的另一方面中，提供了一种发光体，包括：
至少第一、第二、第三、第四、第五和第六固态发光器件；以及
基底，
所述第一固态发光器件包括第一n‑型区域和第一p‑型区域，
所述第二固态发光器件包括第二n‑型区域和第二p‑型区域，
所述第三固态发光器件包括第三n‑型区域和第三p‑型区域，
所述第四固态发光器件包括第四n‑型区域和第四p‑型区域；
所述第五固态发光器件包括第五n‑型区域和第五p‑型区域，
所述第六固态发光器件包括第六n‑型区域和第六p‑型区域，
所述第一n‑型区域、第二n‑型区域、第三n‑型区域、第四n‑型区域、第五n‑型区域和第六n‑型区域中的每一个是单个单片集成电路n‑型层的隔离区域；
所述第一p‑型区域、第二p‑型区域、第三p‑型区域、第四p‑型区域、第五p‑型区域和第六p‑型区域中的每一个是单个单片集成电路p‑型层的隔离区域；
所述第一固态发光器件、第二固态发光器件、第三固态发光器件、第四固态发光器件、第五固态发光器件和第六固态发光器件位于所述基底上；
所述第一固态发光器件的阳极端电连接至所述第二固态发光器件的阳极端和所述第三固态发光器件的阳极端；
所述第一固态发光器件的阴极端电连接至所述第二固态发光器件的阴极端和所述第三固态发光器件的阴极端；
所述第一固态发光器件的阴极端电连接至所述第四固态发光器件的阳极端；
所述第四固态发光器件的阳极端电连接至所述第五固态发光器件的阳极端和所述第六固态发光器件的阳极端；
所述第四固态发光器件的阴极端电连接至所述第五固态发光器件的阴极端和所述第六固态发光器件的阴极端。
在根据本发明的这个方面的某些实施例中，所述发光体进一步包括与至少一个发光器件串联电连接的至少一个熔断丝。
在根据本发明的这个方面的某些实施例中，所述发光体进一步包括至少一个用于开路与至少一个发光器件串联的导电连接的元件。
在本发明的另一方面中，提供了一种发光体，包括：
至少固态发光器件的第一阵列和固态发光器件的第二阵列，所述固态发光器件的第一阵列包括至少第一、第二、第三、第四、第五和第六固态发光器件，
所述第一固态发光器件包括第一n‑型区域和第一p‑型区域，
所述第二固态发光器件包括第二n‑型区域和第二p‑型区域，
所述第三固态发光器件包括第三n‑型区域和第三p‑型区域，
所述第四固态发光器件包括第四n‑型区域和第四p‑型区域；
所述第五固态发光器件包括第五n‑型区域和第五p‑型区域，
所述第六固态发光器件包括第六n‑型区域和第六p‑型区域，
所述第一n‑型区域、第二n‑型区域、第三n‑型区域、第四n‑型区域、第五n‑型区域和第六n‑型区域中的每一个是单个单片集成电路n‑型层的隔离区域；
所述第一p‑型区域、第二p‑型区域、第三p‑型区域、第四p‑型区域、第五p‑型区域和第六p‑型区域中的每一个是单个单片集成电路p‑型层的隔离区域；
所述第一固态发光器件的阴极端电连接至所述第二固态发光器件的阴极端和所述第三固态发光器件的阴极端；
所述第四固态发光器件的阴极端电连接至所述第五固态发光器件的阴极端和所述第六固态发光器件的阴极端；
所述第一固态发光器件的阴极端电连接至所述第四固态发光器件的阳极端；
所述第一固态发光器件的阳极端电连接至所述第二固态发光器件的阳极端和所述第三固态发光器件的阳极端，
所述第一阵列和第二阵列以反并联的电连接关系配置。
在根据本发明的这个方面的某些实施例中，所述第二阵列包括至少第七、第八、第九、第十、第十一和第十二固态发光器件，
所述第七固态发光器件包括第七n‑型区域和第七p‑型区域，
所述第八固态发光器件包括第八n‑型区域和第八p‑型区域，
所述第九固态发光器件包括第九n‑型区域和第九p‑型区域，
所述第十固态发光器件包括第十n‑型区域和第十p‑型区域；
所述第十一固态发光器件包括第十一n‑型区域和第十一p‑型区域，
所述第十二固态发光器件包括第十二n‑型区域和第十二p‑型区域，
所述第七n‑型区域、第八n‑型区域、第九n‑型区域、第十n‑型区域、第十一n‑型区域和第十二n‑型区域中的每一个是单个单片集成电路n‑型层的隔离区域；
所述第七p‑型区域、第八p‑型区域、第九p‑型区域、第十p‑型区域、第十一p‑型区域和第十二p‑型区域中的每一个是单个单片集成电路p‑型层的隔离区域；
所述第七固态发光器件的阴极端电连接至所述第八固态发光器件的阴极端和所述第九固态发光器件的阴极端；
所述第十固态发光器件的阴极端电连接至所述第十一固态发光器件的阴极端和所述第十二固态发光器件的阴极端；
所述第七固态发光器件的阴极端电连接至所述第十固态发光器件的阳极端；
所述第七固态发光器件的阳极端电连接至所述第八固态发光器件的阳极端和所述第九固态发光器件的阳极端。
在根据本发明的这个方面的某些实施例中，至少所述第一阵列中的固态发光器件和第二阵列中的固态发光器件具有共用基底。
在根据本发明的这个方面的某些实施例中，至少第一n‑型区域、第二n‑型区域、第三n‑型区域、第四n‑型区域、第五n‑型区域、第六n‑型区域和所述第二阵列中的固态发光器件的n‑型区域都是同一整体n‑型元件的一部件。
在根据本发明的这个方面的某些实施例中，至少第一p‑型区域、第二p‑型区域、第三p‑型区域、第四p‑型区域、第五p‑型区域、第六p‑型区域和所述第二阵列中的固态发光器件的p‑型区域都是同一整体p‑型元件的一部件。
在本发明的另一方面中，提供了一种用于发光体的电路，所述电路包括：
整流桥；
至少第一、第二、第三、第四、第五和第六固态发光器件，
所述第一固态发光器件包括第一n‑型区域和第一p‑型区域，
所述第二固态发光器件包括第二n‑型区域和第二p‑型区域，
所述第三固态发光器件包括第三n‑型区域和第三p‑型区域，
所述第四固态发光器件包括第四n‑型区域和第四p‑型区域；
所述第五固态发光器件包括第五n‑型区域和第五p‑型区域，
所述第六固态发光器件包括第六n‑型区域和第六p‑型区域，
所述第一n‑型区域、第二n‑型区域、第三n‑型区域、第四n‑型区域、第五n‑型区域和第六n‑型区域中的每一个是单个单片集成电路n‑型层的隔离区域；
所述第一p‑型区域、第二p‑型区域、第三p‑型区域、第四p‑型区域、第五p‑型区域和第六p‑型区域中的每一个是单个单片集成电路p‑型层的隔离区域；
所述第一固态发光器件的阴极端电连接至所述第二固态发光器件的阴极端和所述第三固态发光器件的阴极端；
所述第四固态发光器件的阴极端电连接至所述第五固态发光器件的阴极端和所述第六固态发光器件的阴极端；
所述第一固态发光器件的阴极端电连接至所述第四固态发光器件的阳极端；
所述第一固态发光器件的阳极端电连接至所述第二固态发光器件的阳极端和所述第三固态发光器件的阳极端。
在根据本发明的这个方面的某些实施例中，所述整流桥包括至少一个固态发光器件。
本发明还提供了用于制造发光体的方法。这一方法可包括在基底上形成多个发光器件并电连接所述发光器件以提供发光器件阵列，在此如上所述，在所述阵列中的子组(或行)中的发光器件并联，且所述阵列中的子组是串联的。所述阵列中的每个子组包括至少三个发光器件，且所述阵列中的多个行为所述发光体提供至少18伏的正向电压(forward voltage)。
某些实施例提供了用于制造发光器件的方法，其包括在基底上形成多个发光器件层，将各个发光器件界定在所述发光器件层的各区域中，并电连接基底上的各个发光器件以提供串联的发光器件子组。每个所述子组包括至少三个并联电连接的发光器件。
在某些实施例中，界定各个发光器件包括围绕所述发光器件的外围灌注离子以提供界定出所述各个发光器件的外围的一个或多个绝缘或半绝缘区域。
在某些实施例中，每个所述发光器件包括具有第一表面和第二埋栅接触层(buried contact layer)的横向发光器件，在所述第一表面上，相应发光器件在第一接触层上设有第一欧姆触头。在这样的实施例中，电连接各个发光器件可包括：(a)对于每个发光器件，形成从所述发光器件的第一表面延伸通过所述绝缘或半绝缘区域以电连接至所述埋栅接触层的导电区域，(b)对于每个发光层，在所述导电区域形成欧姆触头以提供与所述埋栅接触层电连接的第二欧姆触头，以及(c)在各个第一表面形成电互连图案(electrical interconnectionpattern)以选择性互连所述第一欧姆触头和第二欧姆触头以提供发光器件的串联子组。
另外，可通过形成具有与埋栅接触层相同的导电类型的半导体材料的高参杂区域来形成导电区域。或，对于每个发光器件，可通过形成从所述第一表面延伸到埋栅接触层的导电通孔来形成导电区域。
在某些实施例中，每个所述发光器件包括在其相对面上具有相应欧姆触头的纵向发光二极管。在这样的例子中，可通过下列方式来电连接各个发光器件：(a)在所述发光器件的相对面上形成互连图案来将所述发光器件的相应欧姆触头电连接形成发光器件的子组，所述互连图案延伸到所述电绝缘或半绝缘区上，以及(b)形成穿过所述电绝缘或半绝缘区的导电通孔以选择性地电连接相应的互连图案以串联所述发光器件的子组。
在某些实施例中，在所述基底上形成出光特征(light extraction feature)。
在某些实施例中，界定各个发光器件包括围绕所述发光器件的外围形成一个或多个沟槽，其中所述沟槽界定了各个发光器件的外围。在这样的实施例中，所述发光器件包括第一欧姆触头，且所述沟槽延伸到所述发光器件的接触层，所述方法可进一步包括在所述接触层上形成第二欧姆触头，采用绝缘材料填充所述沟槽，以及形成穿过所述绝缘材料以接触所述欧姆触头的导电通孔。电连接所述各个发光器件可包括形成将第一子组发光器件的第一触头电连接到与所述第二子组发光器件的第二触头相关联的导电通孔的互联图案。
在本发明的某些实施例中，所述方法进一步包括测试至少一个所述发光器件。
在本发明的某些实施例中，所述方法进一步包括测试至少一个所述发光器件并将一个所述发光器件从所述发光器件中断开电连接。
在本发明的某些实施例中，所述将一个所述发光器件从所述发光器件中断开电连接的步骤通过蚀刻一个所述发光器件的阳极触头或阴极触头来实现。在某些这样的实施例中，所述将一个所述发光器件从所述发光器件中断开电连接的步骤通过在一个所述发光器件的阳极触头或阴极触头上涂覆绝缘材料来实现。
本发明提供了一种发光体，其中所述发光体的激活(也就是，向其供电)激活所述发光体中包含的不止一个发光器件，也就是，所述发光体不是单个寻址的发光器件的阵列(如显示器以及类似物的例子中示出的)。
【附图说明】
图1是发光体的俯视图，所述发光体由形成在共用基底上的一串串联发光二极管提供；
图2是图1的发光体的电路示意图；
图3是根据本发明的某些实施例的设置成串联的发光二极管并联子组的阵列发光二极管的电路示意图；
图4是根据本发明的某些实施例的发光体的俯视平面图；
图5A是沿图4的V‑V’线的截面图；
图5B是根据本发明的可选实施例的截面图；
图6A‑6G是根据本发明的某些实施例制造器件的截面图；
图7A‑7F是根据本发明的某些实施例制造器件的截面图；
图8A‑8D是根据本发明的某些实施例制造器件的截面图；
图9是根据本发明的某些实施例的发光体的俯视平面图；
图10是沿图9的X‑X’线的截面图；
图11A‑11G是根据本发明的某些实施例制造器件的截面图；
图12是根据本发明的某些实施例的包含发光体的照明系统的模块图；
图13是根据本发明的某些实施例的照明系统的示意图；
图14是根据本发明的某些实施例的照明系统的示意图。
【具体实施方式】
下面将参照附图更全面地描述本发明，附图中显示了本发明的实施例。然而，本发明不应当解释为受这里所阐述的实施例的限制。相反，提供这些实施例目的是使本发明公开透彻和完整，并且对于本领域的技术人员而言这些实施例将会更完整地表达出本发明的范围。通篇相同的标号表示相同的单元。如这里所述的术语“和/或”包括任何和所有一个或多个列出的相关项的组合。
这里所用的术语仅是为了描述特定实施例，而不用于限制本发明。如所用到的单数形式“一”、“该”，除非文中明确指出，还用于包括复数形式。还将明白术语“包括”和/或“包含”在用于本说明书时描述存在所述的特征、整数、步骤、运行、单元和/或部件，但不排除还存在或附加一个或多个其他特征、整数、步骤、运行、单元、部件和/或其组合。
如上所述，本发明的各个方面包括各种电子部件的组合(变压器、开关管、二极管、电容、晶体管等)。本领域技术人员熟悉并能够获得各种这样的部件，并且任何这样的部件均可用来制造根据本发明的器件。另外，本领域技术人员能够基于负载的需要和电路中其他部件的选择从众多的选择中选取合适的部件。
如上所述，装置中两个元件“电连接”，意指元件之间没有电连接本质上影响装置提供的功能的元件。例如，两个元件可看作是电连接的，即使它们之间可能存在很小的电阻，但其在本质上不影响装置提供的功能(实际上，连接两个元件的线可看作是一个小电阻)；同样，两个元件可看作是电连接的，即使它们之间可能具有使该装置完成附加功能但又不会实质上影响装置提供的功能的附加电子元件，所述装置与不包括附加元件以外的装置相同；同样，直接彼此相连接或直接连接到电路板或其他介质上的导线或迹线的相对端的两个元件是电连接的。
虽然术语“第一”、“第二”等这里可用来描述各种单元、元件、区域、层、部分和/或参数，但是这些单元、元件、区域、层、部分和/或参数不应当由这些术语来限制。这些术语仅用于将一个单元、元件、区域、层或部分与另一个区域、层或部分区分开。因此，在不背离本发明的示教情况下，以下讨论的第一单元、元件、区域、层或部分可称为第二单元、元件、区域、层或部分。
这里参照截面图(和/或平面图)来描述根据本发明的实施例，这些截面图是本发明的理想实施例的示意图。同样，可以预料到由例如制造技术和/或公差导致的示意图的形状上的变化。因此，本发明的实施例不应当视为受这里所示的区域的特定形状的限制，而是应当视为包括由例如制造引起的形状方面的偏差。例如，显示为或描述为矩形的模塑区域(molded region)一般还具有圆形的或曲线的特征。因此，图中所示的区域实质上是示意性的，它们的形状不用于说明装置的某区域的准确形状，并且也不用于限制本发明的范围。
除非另有定义，这里所用的所有术语(包括科学和技术术语)的含义与本发明所属领域的普通技术人员普遍理解的含义相同。还应进一步明白，如常规使用的词典里定义的那些术语将解释为其含义与它们在相关领域以及本发明的上下文环境中的含义相一致，除非本文明确定义外不会从理想或过度形式化(formal sense)的层面上理解。本领域的技术人员还应理解，参照“邻近(adjacent)”另一特征分布的结构或特征可具有与该邻近的特征重叠或在其之下的部分。
根据本发明，提供了一种高电压、低电流器件，这样所述系统可以受益。虽然这里的讨论常常涉及LED，但是本发明可应用到各种类型的发光器件，如固态发光器件，其中的各个都为本领域技术人员所熟悉。这些固态发光器件包括无机和有机发光体。这样的固态发光器件的类型的实施例包括多种发光二极管(有机或无机，包括聚合物发光二极管(PLED))、激光二极管、薄膜电致发光器件、发光聚合物(LED)，其中各种对本领域的技术人员来说也是熟知的。
根据本发明，取代使用单个P/N结，该器件被制造成多个区域，这样每个绝缘的区域可以串联以获得期望的排列，进而在器件中提供高电压运行和容错。在这种方法中，可使用大面积(单个部件)以获得放置(封装)较少芯片的益处，并且其仍然可以获得最佳的整体系统性能。
图1示出了代表性的发光体10，其具有多个互连区域12。图1的发光体10可提供具有相对较小面积的高电压发光体。然而，这样的发光体的可制造性取决于各个区域的组合，以及发光体的各个区域如何电互连。例如，如果这些区域是如图2所示的串联的各个发光二极管，这样的发光体难于制造，因为其中单个发光二极管的故障将作为发光二极管该串中的开路，导致整个发光二极管串的损耗。对于单串器件，这将导致从器件或用于多串器件中的一整个串的光输出的完全损耗。由于发光器件是位于共用基底上的，因此难于修复或替换该单个器件，一个器件的故障可能导致整个部件报废。这样，每单位面积晶圆生产这种发光体的总产率将小于制造构成所述发光体的各个器件的产率。
为了克服与器件的串联串相关的难题，根据本发明的所述“高电压”发光体配置成串联的并联子组(也就是，所述发光器件是作为多个串联子组电连接的，每个子组包括至少三个并联的发光器件)。这样的排列(也就是，串联的并联子组)在图3中示出。互连区域12包括并联的多个发光器件。这些发光器件的并联子组接着串联起来。如果发生故障(开路或短路)，这些并联子组可提供冗余。如果发生开路，对于整个构造来说，仅失去一个器件或像素。如果发生短路，该特定并联子组中的所有器件故障(在图3中示出的发光体中为3个)。这些故障可在t＝0(在制造和测试时)时发生或在工作时发生(在使用中)。这样的排列(也就是，串联的并联子组)允许增加晶圆产率(较高产率的晶圆)，这是非常重要的结果。
虽然图3示出了串联的16个器件子组，但是还可提供其他的串联的器件的数量。可基于使用的发光器件的正向压降和期望的工作电压来选择子组的数量。例如，可串联40或更多的子组。对于具有3.2伏的正向电压的器件来说，这样串联的电压将是128V。同样地，也可串联100或更多子组以提供工作电压为300伏或更高电压的发光体。例如，可将子组串联以提供325伏或325伏以上，甚至395伏或395以上的工作电压。例如，这样的发光体可由来自如下所示的230 VAC或277 VAC线电压的升压电源供电运行。
根据本发明的发光体可在“绝缘基底”(例如蓝宝石上的标准InGaN)上制造。对于导电SiC上的传统电源芯片，可使用绝缘或半绝缘SiC，或可使用绝缘“缓冲层”，这也可将活性层(和其后的器件)彼此隔离。
或，新芯片平台(例如，科锐研究公司的EZ芯片或欧司朗光电半导体有限公司的“thinGaN”)向着无基底芯片/晶粒(die)发展。这使得有源器件可以达到更薄的配置。在这样的器件中，由于厚度降低，因此亮度增加。在这些情况下，“薄LED”结构可装配到支撑基底上，该支撑基底具有可引导光射出器件(GaN)侧的镜面层。尽管如此，同样的“高电压配置”将提高整个系统的效率。
图1和3示出了基于保持器件电压小于60伏的配置(国家保险商实验室的1级：2级截止标准)。然而，也可设计成任何配置(电压)。图1是1mm×1mm芯片的概念图(conceptual view)，其具有串联排列的16个区域(4×4)。图3是具有串联的16个区域的晶粒的电路图，每个区域包括并联的3个子区域，也就是，每个区域包括一个子组的并联发光器件。
虽然图1示出了1mm×1mm芯片，也可提供其他的芯片尺寸，甚至更大的芯片尺寸。例如，可提供3mm×3mm或更大的芯片。另外，本发明也可使用不同尺寸的各个发光器件。通过构造冗余，对芯片/晶粒尺寸的限制不再是晶圆级上的“产率冲突”。大面积、高电压芯片(由于材料或制造问题具有少量像素故障)不再由于一个像素或片段不能工作而被报废。
在本发明的某些实施例中，来自共用半导体基底的多个机械连接的发光器件被电连接以提供高电压单片电路的大面积发光体。在特定的实施例中，所述发光器件是发光二极管(LED)。所述发光体结构包括一个阵列中电连接的多个发光器件，所述阵列具有至少三列发光器件的尺寸(也就是，每个子组包括至少三个并联发光器件)。所述阵列电互连用于将一行(也就是，子组)中的发光器件的阳极电连接到一起，并将一行中的阴极电连接到邻近行的发光器件的阳极。“列”数是指一行中发光器件的数量，也就是，那些阳极电连接在一起的发光器件的数量。通过电连接阵列中的发光器件，该阵列中任一行中的一个或多个发光器件发生故障时，可由该行中其他的器件进行补偿。同样地，通过电连接阵列中的发光器件，该阵列中任一列中的一个或多个发光器件发生故障时，可由该阵列中其他的器件进行补偿。所述大面积多发光器件发光体至少包括两行以形成高压器件，进而在用于产生光的整个系统中降低电阻损耗。
本发明的实施例可使用任何合适的发光器件结构。典型的实施例参照InGaN多量子阱发光器件结构进行描述，但是如果需要的话，也可采用任何其他合适的发光器件结构，例如，可使用ZnO、ZnTe或任何其他III族‑V族和/或II族‑VI族化合物，任何铝、铟、镓和磷的二价、三价或四价化合物，任何铝、铟、镓和氮的二价、三价或四价化合物，任何铝、铟、镓和砷的二价、三价或四价化合物，或其他类似物。这样，此处描述的任何可以提供共用基底的发光器件结构都适合在本发明的实施例中使用，在该共用基底上，可形成或更换多个发光器件，且这些器件是彼此互连的。
在特定实施例中，构成高电压发光体的多个发光器件可来自晶圆的邻近区域，其中该发光器件在该晶圆上形成的。此处使用的表述“发光器件可来自晶圆的邻近区域”意指在晶圆上形成多个层(例如，至少n‑型层和p‑型层)，对所述晶圆进行处理(例如，形成一个或多个沟槽和/或绝缘区域)以界定出多个单独的发光器件(优选彼此间隔非常小)，并且将该晶圆分成至少两个发光器件(一般是大量的发光器件)，所述至少两个发光器件中的每一个包括来自邻近区域的发光器件(或不将晶圆分割开，且该晶圆包括来自邻近区域的发光器件)。换句话说，“邻近区域”意指整个晶粒来自晶圆的一个完整区域，这样的话，在晶粒上彼此邻近的发光器件的各层(例如，n‑型或p‑型)的分隔开的隔离区域在晶圆上是彼此邻近的，且在晶粒上彼此间隔的距离与它们在晶圆上彼此间隔的距离相同或大致相同。与具有来自晶圆的不同部位甚至不同晶圆的发光器件的发光体相比，通过从晶圆的邻近区域提供器件，可以降低或甚至最小化各个器件在特性上的偏差。降低这一偏差也可增强器件特性的可预测性，进而可提高最终产品的产率和达到特殊特性的能力。
现在参照图4‑图6G来说明本发明的典型实施例，在此提供了具有绝缘基底或缓冲层的器件。在图4‑图6G示出的实施例中的器件具有两个“顶部(topside)”的触头，因而在此被称作“横向”器件，在该“横向”器件中，电流并不流经基底和/或缓冲层，而是经例如电流扩散层或接触层“横向”流自/向触头。相反地是，图7到图9G示出了使用“纵向”器件的实施例，其中，电流从一个触头垂直流向另一触头。虽然横向器件一般具有位于器件的同一侧的两个触头，而纵向器件一般具有位于器件的相对侧的两个触头，各个器件均可在器件的同一侧或相对侧具有触头。
图4是根据本发明的某些实施例的大面积高电压单片集成电路发光体100的俯视图。如图4所示，所述发光器件100包括位于共用基底200上的多个发光器件110。所述发光器件110由界定各个发光器件110的外围的隔离区域112界定的。每个发光器件110具有阳极触头116和阴极触头114。
如图4所示，在下一行中的发光器件110的阳极116通过互连图案118连接到前一行中的器件110的阴极114。在发光体100的第一行中的器件110的阳极116连接到一起以为所述单片集成电路发光体100提供阳极触头120。阵列中的最后一行器件110的阴极触头114连接到一起以为所述单片集成电路发光体100提供阴极触头122。这样，图4的结构提供了电连接成如图3所示的单片集成电路发光体100的发光器件110的阵列。
可在发光器件110的晶圆上形成一个或多个单片集成电路发光体100，接着将其分割成各个单片集成电路发光体100。这样，隔离开的发光器件110按照组从晶圆上分离，且在某些实施例中，从晶圆的邻近区域划分到不同的组中，这样每个邻近区域提供包含多个发光器件110的一个单片集成电路发光体100。该分离过程可以通过如锯切、蚀洞和折断或其他本领域已知的分离晶圆中的晶粒的技术来完成。
图5A是单片集成电路发光体100沿着V‑V’线的截面图。如图5A所示，在共用基底200上提供了多个发光器件。如上所述，基底200可包括任何合适的材料或材料的组合。例如，所述基底可包括蓝宝石、SiC、AlN、GaN、ZnO或其他合适的半导体基底。用于基底200的特定材料可基于将要在该基底上形成的发光器件来选择。本领域技术人员已知这些基底和可用来在基底上形成发光器件的技术。
此外，在某些实施例中，在将单片集成电路发光体100装配到用于为各个器件提供机械支撑的另一基底上以后，可以移除或削薄所述基底200。也可对所述基底200进行削薄、激光绘图、蚀刻或化学机械抛光(CMP)。例如，如图5A所示，可在基底上提供出光特征190以改进光经过所述基底的出光率。在特定实施例中，所述出光特征190接近“蛾眼(moth eye)”结构。在其他实施例中，也可提供其他的出光特征。本领域技术人员已知多种出光特征。本领域技术人员还已知图案化基底以用于出光的技术。
另外，所述发光器件可包括一种或多种磷光体(phosphor)或其他发光材料。这些发光材料可在期望的结构中或上提供，包括在基底上。例如，YAG磷光体可以水滴或投影的形式应用到基底200上，在另一实施例中，出光并不通过基底200，发光材料可提供到邻近出光表面的位置。本领域技术人员已知各种发光材料和用于应用所述发光材料的方法。
如图5A中进一步所示，还可在基底200上提供缓冲层202。例如，如果基底200是导电基底，接着可提供非导电缓冲层以将所述导电基底与发光器件隔离。可选择地或者此外，该缓冲层202可提供材料的过渡，例如将基底200与形成晶粒的活性区域的材料晶格匹配。例如，可在蓝宝石基底和GaN、AlGaN、InGaN或AlInGaN活性层(active layer)之间使用AlN缓冲层以改进这些活性层直接在蓝宝石基底上形成时的质量。可基于基底的材料和活性层的材料选择所述特定的缓冲层材料，本领域技术人员已知针对不同的基底/活性层组合的合适选择。本领域技术人员已知各种缓冲层和在发光器件的制造中使用这些缓冲层所需的技术，因此在此不再作进一步的描述。
图5A中示出的每个发光器件110还具有作为接触层的n‑型半导体层204、一个或多个量子阱层206和也可作为接触层的p‑型半导体层208。这些层可一并称作器件的“活性层”。所述活性层的特定结构、材料和配置可以是当电流流经p‑型层和n‑型层时能够产生光的任何合适的结构、材料或配置。本领域技术人员已知发光器件的活性层的各种结构、材料和配置。只要其能够允许具有如这里所述的典型结构、材料和配置的基底200上的各个器件导电互连，可用于所述活性层的任何结构、材料和配置都可在本发明的实施例中使用。在特定的实施例中，所述结构、材料和配置可允许位于晶圆的邻近区域的器件导电互连。
所述发光器件100的各个器件110由隔离区域112界定。在某些实施例中，所述隔离区域112可以离子灌注的形式提供，进而建立延伸穿过如图5A所示的活性层的绝缘或半绝缘区域。可选择地或者此外，可在器件110之间形成沟槽。沟槽中可填充绝缘体，如SiO
x或SiN，以在提供电互连118的表面上提供更平坦的表面。可同时采用沟槽和离子灌注。例如，可先形成沟槽，接着将离子灌注到沟槽的侧壁和/或底部以使得这些区域绝缘或半绝缘。
如图5A所示，n
+接触区域210从器件的顶部表面经隔离区域112延伸至n‑型层204。所述n
+接触区域210允许阴极114形成以提供更平坦的器件。例如，所述n
+接触区域210也可由穿过隔离区域到n‑型层204的离子灌注提供。
或者，所述到n‑型层204的触头可由通孔提供，再使用导电金属填充该通孔，就可提供导电通孔192。例如，可形成传统的双顶侧触头器件并通过沟槽将其与邻近器件隔离。可在n‑型层204上提供阴极触头。接着可采用绝缘体填充沟槽，并形成穿过所述绝缘体到达阴极触头204的接触孔。所述接触孔可由金属或其他导体填充以提供导电通孔192，所述导电通孔192与电互连结构118接触。图5B中示出了这一配置。或者，可通过如上所述的离子灌注隔离区域来形成通孔。用于形成通孔接着使用金属或其他导体填充该通孔的技术是本领域技术人员已知的。
参照图5A或5B，n‑型触头114为各个器件提供阴极触头，且p‑型触头116为各个器件提供阳极触头。可基于所述发光器件的材料体系来选择特定的n‑型触头114和p‑型触头116的特定配置和组合。本领域技术人员熟悉在不同的材料体系中制造n‑型和和p‑型欧姆触头的技术。本发明的实施例可采用能够电互连晶圆上的其他晶粒的欧姆触头的任何类型的欧姆触头。
图5A和5B还示出了可在器件的外露部分和/或器件间提供的可选绝缘层212。所述绝缘层212可用作器件保护和/或钝化层。这样一个层可以是互连结构制造产生的结果，或可以在器件的其余部分制造完成后作为单独的层提供。另外，还可提供多个层，例如可使用氧化物‑氮化物‑氧化物(ONO)或氮化物‑氧化物(NO)结构。
图6A到6G示出用于提供根据本发明的某些实施例的发光器件100的典型连续处理步骤。如图6A所示，在其上形成有n‑型活性层304、量子阱层306和p‑型活性层308的晶圆上沉积和图案化掩模310。如上所述，根据本发明可采用任何合适的活性层的已知特定配置和制造，并且可使用任何合适的技术和材料来形成所述活性层。该图案化掩模310在各个器件间开出对应隔离区域的窗口。用于图案化掩模的掩模材料和技术是本领域技术人员所熟悉的，因而无需在此详细描述。在图案化掩模310以后，将离子312灌注到活性层304、306和308中，通过损坏下部的半导体层的晶格进而使得位于掩模310中窗口下方的区域绝缘或半绝缘，从而形成隔离区域314。合适的离子和灌注能量取决于材料体系、下面的器件活性层的结构和这些层的尺寸。在本发明公开内容的教导下，本领域技术人员可根据现有技术确定合适的离子和灌注能量。
图6B示出了绝缘区域的形成，通过该绝缘区域可提供到n‑型层204的接触区域。可形成第二掩模层或进一步图案化所述掩模层210以提供第二图案化掩模层316，所述第二图案化掩模层316具有曝露出活性层306和308的某个区域的窗口，通过所述区域，可形成到n‑型层204的接触区域。然后可使用掩模层316来执行离子灌注以将离子312灌注到活性层306和308中，使位于掩模层316窗口下方的区域绝缘或半绝缘。
图6C示出了用于形成到n‑型层204的接触区域以为器件110提供大致平坦的触头的技术。在图6C中，掩模层316被移除，且第三掩模层318形成并图案化出来以提供对应接触区域210的窗口。使用掩模层318来执行离子灌注以将离子320灌注到活性层306和308的曝露区域，以提供延伸到和/或延伸入n‑型层204的n
+接触区域。在某些材料体系中，可对所述灌注离子执行退火以活化灌注离子。这一退火可作为单独的步骤执行，或可作为另一退火步骤(例如，形成到p‑型区域的欧姆触头的退火步骤)的一部分来执行。
此处使用到的符号″+ ″或″+″在n‑型或p‑型半导体材料的上下文中是指代这一区域的掺杂水平。这样的话，n
+接触区域210掺杂度高于n‑型层204。
图6D示出了到n‑型接触区域210的欧姆触头114的形成。可形成第四掩模层或进一步图案化所述第三掩模层318以提供第四图案化掩模层320，所述第四图案化掩模层320具有曝露n
+接触区域210的窗口。包层沉积(blanketdeposition)触头材料(在某些实施例中，触头金属)来提供接触层322。通过如CMP、剥离(lift‑off)或其他本领域技术人员知悉的技术移除接触层322在第四图案化掩模层320上形成的部分，进而提供到n
+接触区域210的欧姆触头114。
图6E示出了到P‑型区域308的欧姆触头116的形成。例如，形成第五掩模层并通过包层沉积和图案化技术图案化，进而得到具有曝露P‑型层308的窗口的第五图案化掩模层324。包层沉积(blanket deposition)触头材料(在某些实施例中，触头金属)来提供接触层326。通过如CMP、剥离(lift‑off)或其他本领域技术人员知悉的技术移除接触层326在第五图案化掩模层324上形成的部分，进而提供到P‑型区域308的欧姆触头116。
图6F示出了互连结构118的形成。可形成第六掩模层或进一步图案化所述第五掩模层324以提供具有对应互连结构118的位置的窗口的第六图案化掩模层328。所述第六图案化掩模层328中的窗口延伸以曝露欧姆触头114和116，以便选择性地电连接这里所述的各个器件110。执行互连材料(在某些实施例中，互连金属)的包层沉积(blanket deposition)来提供互连层330。通过如CMP、剥离(lift‑off)或其他本领域技术人员知悉的技术移除互连层330未在第四图案化掩模层322的窗口中形成的部分，从而得到选择性地电连接欧姆触头114和116的互连结构118，以提供图6G中示出的结构。
图7A到7F示出了用于制造发光体100的处理步骤，其中使用沟槽隔离和通孔连接阴极触头而不是如上所述的n
+区域210。
参见图7A，可通过形成沟槽348界定各个器件的外围来隔离发光器件的活性层。阴极触头114可形成在台式结构外围的n‑型层204上，该台式结构包括量子阱206和p‑型层208。图7A示出的结构创建可作为生产发光器件的传统工艺的一部分来实现。
图7B示出了包层沉积一种或多种绝缘材料350以填充沟槽348。这些绝缘材料可以是与发光器件110的材料体系兼容的任何合适的绝缘体。在某些实施例中，所述绝缘体可以是多层的，如ONO或NO结构。该包层沉积绝缘体350经平坦化以曝露所述p‑型层208以提供隔离区域112。例如，这一平坦化可由图7B中示出的结构的CMP来完成。
图7C示出了图案化掩模352的形成，所述图案化掩模352具有对应p‑型层208上的欧姆触头的位置的窗口。欧姆触头材料354被包层沉积在掩膜352上并沉积到开口中以与p‑型层208接触。所述触头材料被平坦化以曝露所述掩模352且从而在p‑型层208上提供欧姆触头116。在某些材料体系中，可对所获的结构进行退火以改进欧姆触头16的质量。
图7D示出了第二图案化掩模356的形成，所述第二图案化掩模356具有对应所述n‑型层204的欧姆触头的位置的窗口。例如，可将所述掩模356用作蚀刻掩模来形成曝露所述欧姆触头14的通孔开口。也可使用可用于打开到所述欧姆触头14的通孔的其他可选技术。例如，根据通孔的长径比，可使用剥落技术打开到欧姆触头14的通孔。
如图7E所示，在通孔形成以后，可重新图案化掩模356以提供对应互连 结构的窗口以提供第三图案化掩模360。或者，可移除掩模356，并形成和图案化新的掩模以提供第三图案化掩模360。在第三图案化掩模和由所述第三图案化掩模中的窗口曝露的区域包层沉积互连导电材料(如导电金属)。所述导电材料362延伸进入通孔以接触所述欧姆触头114。将所述导电材料362平坦坦化以至少曝露所述第三图案化掩模360，且在某些实施例中，曝露所述欧姆触头116，最终形成图7F中示出的结构。
在图7E中，导电材料362的包层沉积填充到欧姆触头114的通孔。然而，根据通孔的长径比，可能需要一个或多个单独的步骤来使用导电材料填充通孔。本领域技术人员已知可用于采用导电材料填充通孔的技术。在这样的情况下，所述导电材料362的包层沉积可接触被填充的通孔，并因此提供到欧姆触头114的电连接。
图8A到8D示出了在切割之前但是在界定了各个器件之后使用发光器件晶圆制造发光体100的处理步骤。如图8A中所示，使用绝缘材料370填充各个器件之间的沟槽隔离区域。所述绝缘材料可以是作为一个或多个层包层沉积以填充器件间的沟槽，接着该绝缘材料被平坦化以曝露欧姆触头116。前面已经对合适的绝缘体以及用于平坦化的技术进行了描述。
图8B示出了图案化掩模372的形成，所述图案化掩模372具有对应到欧姆触头114的通孔的位置的窗口。图8C示出了所述通孔的形成和采用导电材料376填充所述通孔。所述通孔外的导电材料376被移除以曝露欧姆触头116并提供所述导电通孔378，并且在器件间提供大致平坦的表面，在该表面上形成电互连。图8D示出了电连接此处所述的器件以提供发光体100的电互连结构380的形成和图案化。这样，使用图8A‑8D示出的步骤，可从传统的发光器件晶圆制造出发光体100。
图9是单片集成电路高电压发光体1400的俯视平面图，所述发光体1400包括由共用基底400机械连接的多个垂直发光器件410。在图9示出的发光体1400中，所述发光器件410是垂直发光二极管，每个垂直发光二极管具有位于器件一侧的阳极触头416和位于器件的另一侧的阴极触头414。隔离区域412界定了各个器件410的外围。顶侧和后侧电互连结构418和420通过通孔422彼此连接以提供如图3所示的器件410的电互连。
图10是沿图9的X‑X’线的发光体1400的一部分的截面图。如图9中所示，在共用基底400上提供了多个发光器件。如上所讨论的，所述基底400可以是任何合适的材料或材料的组合。然而，在图10的器件中，所述基底是导电的。这样，例如所述基底可以是SiC、GaN或任何合适的半导体基底。用于所述基底400的特定材料可以取决于将要在该基底上形成的发光器件结构。基底和可以在基底上形成发光器件的技术是本领域技术人员已知的。
此外，在某些实施例中，在将单片集成电路发光体1400装配到为各个器件提供机械支撑的另一基底上以后，可以将所述基底400移除或削薄。也可对所述基底400进行削薄、激光绘图、蚀刻或化学机械抛光(CMP)。所述发光器件可包括一种或多种磷光体(phosphor)或其他发光材料。这些发光材料可在基底400上提供。例如，YAG磷光体可以水滴或投影的形式应用到基底400上，在另一实施例中，在此出光并不通过基底400，所述发光材料可提供到邻近出光表面的位置。本领域技术人员已知各种发光材料和用于应用所述发光材料的方法。
如图10中进一步所示，还可在基底400上提供缓冲层402。例如，该缓冲层402可提供材料的过渡，例如将所述基底200晶格匹配到形成发光器件的活性区域的材料。例如，分级AlGaN缓冲层可用于SiC基底和GaN、AlGaN、InGaN或AlInGaN活性层之间，以改进这些活性层直接在SiC基底上形成时的质量。可基于基底的材料和活性层的材料选择所述特定的缓冲层材料，本领域技术人员已知针对不同的基底/活性层组合的合适选择。本领域技术人员已知各种缓冲层和在发光器件的制造中使用这些缓冲层所需的技术，因此在此不再作进一步的描述。
所述发光器件还可具有n‑型半导体层404、一个或多个量子阱层406和p‑型半导体层408。在垂直器件中，这些层和导电基底400以及导电缓冲层402一起被称为器件的“活性层”。所述活性层的特定结构、材料和配置可以是当电流流经p‑型层和n‑型层时能够产生光的任何合适的结构、材料或配置。本领域技术人员已知发光器件的活性层的各种结构、材料和配置。只要其能够允许具有如这里所述的典型结构、材料和配置的基底400上的各个器件导电互连，可用于所述活性层的任何结构、材料和配置都可在本发明的实施例中使用。在特定的实施例中，所述结构、材料和配置可允许位于晶圆的邻近区域的器件导电互连。
发光体1400的各个发光器件410由隔离区域412界定。在某些实施例中，所述隔离区域412可以离子灌注的形式提供，进而建立延伸穿过如图10所示的活性层的绝缘或半绝缘区域。可选择地或者此外，可在器件110之间形成一个或多个沟槽。所述沟槽可填充绝缘体，如SiO
x或SiN，以在提供电互连结构418的表面上提供更平坦的表面。还可以同时采用沟槽和灌注。例如，可先形成沟槽，接着将离子灌注到沟槽的侧壁和/或底部以使得这些区域绝缘或半绝缘。
基底400上的n‑型触头414可为各个晶粒提供阴极触头，且p‑型触头可为各个晶粒提供阳极触头。n‑型和p‑型触头414和416的特定配置和结合基于照明器件的材料体系选择。用于在不同材料体系中制造n‑型和p‑型欧姆触头的技术是本领域技术人员所熟悉的。本发明的实施例可使用能够电互连晶圆上其他发光器件的欧姆触头的任何类型的欧姆触头。
图10还示出了可在器件的曝露部分上和/或器件间提供的可选绝缘层424和/或426。所述绝缘层424和/或426可用作器件的保护和/或钝化层。这样的层可以是形成互连结构所产生的结果，或可以在器件的其余部分制造完成后作为单独的层提供。另外，例如，也可提供多个层，例如可使用氧化物‑氮化物‑氧化物(ONO)或氮化物‑氧化物(NO)结构。
如图10中进一步所示，导电通孔422延伸通过所述结构并连接在所述结构的相对侧形成的导电晶粒互连结构418和420。所述通孔422允许下一器件子组的阳极连接到前一器件子组的阴极以提供图3示出的器件的并联子组的串联阵列。另外，通孔还具有向器件的外表面导热的附加益处，因此便于从器件的结区域散热。
图11A到11G示出根据本发明的典型实施例的发光器件1400的制造的处理步骤。如图11A所示，用于形成发光二极管的具有传统层的晶圆可具有在晶圆的上表面上形成的图案化掩模510。所述图案化掩模510界定了用于形成发光二极管的晶圆的区域，而图案化掩模中的窗口对应于发光器件1400的隔离区域。通过灌注离子512通过图案化掩模510来执行离子灌注，从而创建图11A的结构中的绝缘或半绝缘区域412。虽然示出的离子灌注是从晶圆的顶侧开始的，可选择地或者此外，使用对应掩模的离子灌注也可从晶圆的底部或基底侧开始执行。此外，可在晶圆的一侧提供沟槽，例如，通过将掩模510用作蚀刻掩模，且接着使用同一蚀刻掩模执行离子灌注以提供自对齐的沟槽和灌注区域，进而一起提供隔离区域412。所述沟槽可由如上所述绝缘体填充以为下一制造过程提供更平坦的器件表面。
虽然如图11B所示，提供了隔离区域412，还可提供第二掩模层520，所述第二掩模层520的窗口界定了通过所述隔离区域412的通孔。使用所述第二掩模层520，可蚀刻出穿过隔离区并延伸出所述器件的通孔。所述通孔填充导电材料，如金属，以提供穿过所述器件的导电通孔422。
图11C示出了通过形成具有对应欧姆触头416位置的窗口的第三图形化掩模522来形成到p‑型层408的欧姆触头416的步骤。触头材料使用掩模层522沉积和图案化。同样地，图11D示出了使用第四图案化掩模524在所述器件的基底侧形成欧姆触头414。
图11E和图11F示出了在晶圆的前侧和后侧上形成器件互连结构418、420。这样，在晶圆的相对侧提供掩模层526和528，将导电材料(如导电金属)使用相应的掩模层沉积和图案化。接着，导电互连区域418和420的形成将产生图11G中示出的结构。
图6A到6G、图7A到7E、图8A‑8D和图11A到11G的处理步骤无需按照描述的顺序来执行，而是可以任何合适的顺序执行。例如，对于图6A到6G，如果需要高温度退火产生n
+接触区域210，则可优选在创建隔离区域112之前执行n
+接触区域210的灌注，因此退火无需修复隔离区域112中的晶格结构。同样的，如果到p‑型层208的欧姆触头的形成需要退火，可在隔离区域112的灌注之间形成所述欧姆触头116。这样，用于提供图中示出的结构的顺序和特定处理步骤可基于材料体系的特性和发光器件的结构来进行选择。这些变化都落入本发明的保护范围中。
同样的，虽然本发明的实施例是参照使用掩模层，在掩模上沉积材料，随后使用剥落或平坦化技术来移除不需要的材料进行描述的，本发明并不限于使用这一技术。例如，在可选实施例中，可在材料层上，对应将要保留的区域的掩模上和对应将要移除的区域的窗口上提供掩模。例如，接着可使用本领域技术人员已知的蚀刻或其他技术来移除不需要的材料。
现在参照图12描述结合本发明的实施例的系统。如图12中所示，如上所述的高电压LED 610由升压电源600驱动。所述升压电源600可接收交流(AC)输入，如100、120、220、230或277伏RMS AC电源线的交流输入，且所述升压电源600将AC电压转换成直流(DC)电压，所述直流电压具有高于AC输入电压的峰值电压。升压电源配置对于本领域技术人员来说是已知。
升压电源可以是高效的。此外，如上所述，通过提供高电压发光体，可降低I
2R损耗，因为与对应的低电压发光体相比，通过高电压发光体的电流可能得到降低。结合此处所述的高电压发光体和升压电源可提供非常高的系统效力。这样，在本发明的某些实施例中，提供的高电压发光体可在至少50伏、至少150伏、至少325伏或至少395伏的电压运行。所述高电压发光体的操作电压可由各个器件的正向电压降和串联的并联器件子组的数量来控制的。这样，例如，如果90伏器件是期望的，可以串联30子组器件，每个器件具有3伏的V
f。
包含升压组件的电路的典型示例在于2006年9月13日提交的、申请号为60/844325、题为“具有低压侧MOSFET电流控制的升压/行逆程高压电源技术”(发明人：Peter Jay Myers；代理备审案号931_020 PRO)的美国专利申请，以及2007年9月13日提交的、申请号为11/854744的美国专利申请中给出了描述，其全部内容通过引用结合于此。
如这里讨论的，通过串联连接并联连接的器件子组，可增加器件产率，这是因为发光器件的故障将不会导致发光体故障。另外，单片集成电路的电压越高，晶粒的短路会导致整个发光体失效的可能性越低。例如，如果将100子组的并联器件串联制成300V的发光体，而其中一个器件短路，那么所述发光体将具有297V的电压降或97％的期望电压。相反，如果由10个器件子组串联制成30V的发光体，一个器件因短路的故障将导致27V的器件，或10％的改变。因此，对于给定的正向电压，高电压单片集成发光体更能容错发光体中单个器件的故障。
另外，子组中器件的数量可依靠短路故障的可能性加以平衡。并联的器件越多，在短路情况下失去的器件的总量的百分比越高。然而，并联的器件越多，可具有开路故障而不会使得通过各个器件的电流升高到不能接受的水平的器件越多。在任何情况下，需要至少并联三个发光器件，这样通过剩余器件的电流在开路故障的情况下将不会增加到将基本缩短子组中剩余的发光器件的寿命(否则将导致连续的故障)的水平。
由于短路将导致器件子组旁路，在本发明的某些实施例，可提供短路容错设备。例如，当某发光器件短路时，基本所有的流经器件的电流都流过被短路的器件。这样的话，可采用熔断丝或其他这样的器件与每个发光器件串联，这样如果通过器件的总电流流过晶粒(是预期流经该晶粒的正常电流的至少3倍)，该熔断丝断开。这样，所述电流将回流到子组中剩余器件中，且所述短路电路将修复。该过程将继续，直到一个子组中的仅有两个剩余功能发光器件中的一个故障，在这种情况下，熔断丝断开且整个发光体故障。例如，可在形成器件子组的器件的阳极和互连镀金结构之间加入熔断丝。
除了如上所述的自修复以外，可在制造过程中通过测量器件以检测短路器件来提高产率。接着，这些器件能不与子组中的其他器件连接。例如，可使用可防止器件成为整个发光体的一部分的台阶掩模(stepper mask)来从所述发光体中蚀刻掉所述短路器件的阳极或阴极触头。
虽然本发明的实施例是参照在晶圆上形成的互连结构来进行描述的，也可使用用于电连接由共用基底机械连接的器件的其他互连技术。例如，可使用在于2007年9月9日提交的、申请号为60/986,795、题为“使用发光器件的外部互连阵列的照明设备及其制造方法”(发明人：Gerald H.Negley和Antony Paulvan de Ven；代理备审案号931_078PRO)的共同转让和同时申请的美国专利申请中描述的基底；其全部内容通过引用结合于此。
另外，本发明实施例可特别适合提供如专利号No.7,213,940的美国专利中公开的发光体，其全部内容通过引用结合于此。在结合有发光材料的实施例中，根据本发明的发光体可提供如于2006年11月7日提交的、申请号60/857305、题为“照明装置及照明方法”(发明人：Antony Paul van de Ven和Gerald H.Negley；代理备审案号931_027 PRO)的美国专利申请所描述的发光体，其全部内容通过引用结合于此。
虽然，以上参照使用DC电源运行的单片集成电路器件对发明的各个方面进行了说明，但是本发明的其它方面还可提供适合在AC和/或DC电源运行的单片集成电路器件。图13和14示出了这样的器件的实施例。
图13示出了AC单片集成电路器件1000。所述AC单片集成电路器件100包括多个发光二极管1010，提供为并联发光二极管1010的串联子组1012构成的两个或多个阵列1014、1016。所述二极管1010可以如本申请中所述的互连。所述二极管1010可具有共用基底和/或从共用n‑型或p‑型层形成。所述阵列1014和1016可以反并联关系电连接设置，这样当AC电源提供给两个阵列1014、1016时，在AC输入的交流周期上电流仅流经其中一个阵列。这样，所述单片集成电路器件1000可适合用作AC器件。此处使用到的表述“反并联(anti‑parallel)”是指这样一个电路，在所述电路中，二极管阵列并联设置，且至少一个阵列中的二极管定位(偏置)成其方向与至少另一阵列中的二极管的定位(偏置)方向是相反的(如图13中示出的电路)。
单片集成电路器件1000可使用此处所述的能够提供图13示出的互连的任何制造技术。发光二极管1010的串联子组1012的数量可基于期望的操作电压来进行选择。又，并联的发光二极管1010的数量可如上所述进行选择，且应包括至少三个并联器件。
图14示出了可接收AC或DC输入的单片集成电路器件2000。特别地，所述单片集成电路器件2000包括整流桥2020和并联二极管器件的串联子组2012构成的一个或多个阵列2010。所述整流桥2020可由发光器件2022构建。所述发光器件2022可像阵列2010中的发光器件一样形成在共用基底上，如共用n‑型或p型层或共用材料体系，如SiC、GaN等。二极管2022可以是不发光的。桥2020的各个臂中的二极管2022的数量可取决于二极管的反向击穿特性，且应该足以支持来自AC输入的交流周期的反向电压。虽然图中示出的二极管2022是两个串联的二极管，也可使用其他数量的二极管。此外，桥2020的二极管2022可以由此处所述的并联二极管子组串联提供。
桥2020的输出是全波整流电压，该电压被提供给阵列2010。如上所述，阵列2010中的串联器件的数量可基于桥2020提供的电压确定。
可使用如上所述的任何合适的制造和互连技术来提供所述单片集成电路器件2000。此外，当图14中示出的单片集成电路器件具有AC输入时，也可将DC输入应用到该器件。
虽然本发明的实施例参照在共用基底上互连多个器件的特定技术和/或方法来进行说明的，但是其他技术也可使用。例如，用于在共用基底上器件互连的微电子制造的技术，如在制造存储器件中使用的互连技术也可使用。因此，本发明的某些实施例不能看作限定用于互连多个器件的特定技术和/或方法。
在本发明的某些实施例中，可在单片集成电路发光体的所有器件上和器件之间的区域包层沉积绝缘层。可图案化和填充通孔以连接各个器件的触头。例如，通孔间的互连可使用波纹化方法来提供，其中，在绝缘层中形成沟槽，随后包层沉积互联金属。接着可执行平坦化(如通过CMP)以移除不在沟槽中的互连金属，从而在晶圆或在其含发光体的器件的部分上形成期望的互连图案。
本发明的发光体可以任何期望的方式供电。本领域技术人员熟悉各种供电装置，且任何这样的装置可在本发明中使用。本发明的发光体可电连接(或选择性电连接)到任何期望的电源。本领域技术人员熟悉各种这样的电源。
此外，虽然参照各个部件的特定组合来阐述本发明的特定实施例，但在不背离本发明的精神和范围的情况下可提供各种其他组合。因此，本发明不应解释为受这里所述以及附图所示的特定示范性实施例的限制，而是还可包含各种所述实施例的部件的组合。
例如，此处示出的实施例中各个发光器件的串联子组包括同样数量的发光器件(例如，在图3中示出的实施例中，在此其他示出的实施例中，每个子组包括三个发光器件)，但是本发明并不限于该例子中的发光体。换句话说，本发明包含其中各个子组具有同样数量的发光器件以及至少一个(多个)子组具有不同于至少一个其他子组中发光器件数量的发光器件的发光体。另外，一个子组和/或不同子组中的各个发光器件的大小可以是相同或大致相同的，也可是不同大小的。在根据本发明的某些实施例中，在第一子组与第二子组串联且第一和第二子组具有不同数量的发光器件的发光体中，例如通过选择各个发光器件具有不同的大小，流经第一和第二子组的电流强度是相同或大致相同的。
本发明的普通技术人员可在不背离本发明的精神和范围的情况下根据本发明的公开对其进行许多种变化和修改。因此，必须明白所述的实施例仅用于举例，不应当将其视为限制由所附权利要求定义的本发明。因此，所附的权利要求应理解为不仅包括并行陈述的部件的组合，还包括以基本相同的方式完成基本相同功能以获得基本相同结果的所有等效部件。这些权利要求在此理解为包括以上具体阐述和说明的内容、概念上等效的内容以及结合了本发明的实质思想的内容。
如这里所述的装置的任何两个或两个以上的结构部分可集成成一体。这里所述的装置的任何结构部分可设在两个或两个以上部分中(如果需要的话它们是结合在一起的)。