具有高K栅极电介质的CMOS电路 【技术领域】
本发明涉及电子器件。更具体而言，本发明涉及具有高k栅极电介质的CMOS结构以及通过将该栅极电介质暴露于氧气来调整阈值电压的方法。
背景技术
现今的集成电路包括极大数量的器件。较小的器件和缩减面积两原则是提高器件性能和降低成本的关键。随着FET(场效应晶体管)器件尺寸的按比例缩减，技术也变得更复杂，因此需要器件结构的改变以及新的制造方法，以从器件的一代到下一代维持预期的性能提高。微电子学的主要材料为硅(Si)，或更广泛地说，为硅基材料。一种对微电子学相当重要的这种硅基材料为硅锗(SiGe)合金。本公开的实施例中的器件典型地为单晶硅基材料器件技术的现有技术的一部分。
要持续改善深亚微米代器件的性能相当困难。因此，用于在不缩减器件尺寸的情况下改善性能的方法已引起关注。一种有前途的方法是在不必使栅极电介质实际变薄的情况下实现较高的栅极介电电容。该方法涉及使用所谓的高k材料。这种材料的介电常数明显高于SiO2的介电常数(其为约3.9)。高k材料实际上明显厚于氧化物，但仍具有较低的等效氧化厚度(EOT)值。本领域公知的概念EOT是指这样的SiO2层的厚度，该SiO2层具有与所关心的绝缘体层相同的每单位面积的电容。在现有技术的FET器件的现今状态下，目标是低于2nm，优选低于1nm的EOT。
也可通过使用金属栅极来提高器件性能。在提高栅极到沟道的电容(或相当于降低EOT值)的过程中，邻近栅极电介质的多晶Si中的耗尽区成为障碍。解决方案是使用金属栅极。金属栅极也确保沿着栅极的宽度方向具有良好的导电性，降低栅极可能出现RC延迟的风险。
高性能小型FET器件也需要能精确地控制阈值电压。随着操作电压下降到2V以下，阈值电压也必须降低，且可容许的阈值变化也变小。每一新的因素，例如不同的栅极电介质或不同的栅极材料，都会影响阈值电压。有时这种影响不利于实现所希望的阈值电压。任何可影响阈值电压但却不会对器件造成其它影响的技术都是有效的技术。一种这样的当栅极绝缘体中存在高k电介质时可用的技术是将栅极电介质暴露于氧气。经过暴露于氧气的高k材料可降低PFET阈值并增加NFET阈值。这种影响已公知且以前已被采用。但不幸的是，对于CMOS电路，同时改变PFET和NFET器件两者的阈值不易实现可接受的严格范围内的阈值电压。因此，非常需要可单独调整一种类型的器件的阈值但却不改变另一种类型地器件的阈值的结构与技术。而迄今为止，尚未提出这样的结构与技术。
【发明内容】
鉴于上述困难，本发明的实施例公开一种CMOS结构，其包含至少一个第一类型的FET器件和至少一个第二类型的FET器件。所述第一类型的FET包含具有第一高k电介质的第一栅极绝缘体。所述第一类型的FET还包含第一衬里(liner)，所述第一衬里具有氧化物和氮化物部分。所述氮化物部分形成所述第一衬里的多个边缘段，且所述氮化物部分能够防止氧气到达所述第一高k电介质。所述第二类型的FET器件包含具有第二高k电介质的第二栅极绝缘体和由氧化物形成且不含有氮化物部分的第二衬里。结果，氧气可到达所述第二高k电介质，并改变所述第二类型的FET器件的阈值电压。
本发明还公开一种制造CMOS结构的方法。该方法包括制造第一类型的FET器件，其包括包含第一高k电介质的第一栅极绝缘体和实质由氧化物组成的第一衬里。制造第二类型的FET器件，其具有包含第二高k电介质的第二栅极绝缘体和实质也由氧化物组成的第二衬里。该方法还包括蚀刻所述第一衬里，直到所述第一衬里的边缘部分被空凹槽取代为止。保形沉积氮化物，使得氮化物填满先前产生的空凹槽。这产生所述第一衬里的氮化物边缘段部分。该方法还包括将所述第一类型的FET器件和所述第二类型的FET器件暴露于氧气。氧气可穿过所述第二衬里到达所述第二栅极绝缘体的所述第二高k电介质，并引起所述第二类型的FET器件的阈值电压的预定改变量，同时，因为所述第一衬里的氮化物边缘段部分，使得氧气无法穿过所述第一栅极绝缘体的所述第一高k电介质，并且所述第一类型的FET器件的阈值电压保持不变。
【附图说明】
通过所附的详细说明和图示，本发明的这些和其他特征将变得显而易见，其中：
图1示出根据本发明实施例的CMOS结构的示意性截面图，其中一个器件的衬里具有形成衬里边缘段的氮化物部分；
图2示出根据本发明实施例在CMOS结构的处理中的最初阶段的示意性截面图；
图3示出根据本发明实施例在CMOS结构的处理中的随后阶段的示意性截面图；
图4示出根据本发明实施例在CMOS结构的处理中的其中已在衬里的边缘处产生空凹槽的阶段的示意性截面图；
图5示出根据本发明实施例在CMOS结构的处理中的其中已沉积氮化物来填充先前产生的凹槽的阶段的示意性截面图；
图6示出根据本发明实施例在CMOS结构的处理中的其中氧气暴露可使一种类型的器件的阈值改变的阶段的示意性截面图；以及
图7示出根据本发明实施例的包含至少一个CMOS电路的处理器的示意图。
【具体实施方式】
在电子学领域中，场效应晶体管(FET)被认为是公知的。FET的标准部件为源极、漏极、源极与漏极之间的主体、以及栅极。该主体通常是衬底的一部分且通常被称为衬底。栅极覆盖着主体且能够在源极与漏极之间的主体中诱发导电沟道。在一般的命名法中，沟道设在主体中。通过栅极绝缘体使栅极与主体隔离。存在两种类型的FET器件：空穴导电型，称为PFET；以及电子导电型，称为NFET。通常且排他性地，同一芯片上的PFET与NFET器件被布线为CMOS电路。CMOS电路包含至少一个PFET和至少一个NFET器件。制造或处理时，当PFET与NFET器件被一起制作在同一芯片上时，其实是在处理CMOS处理及制造CMOS结构。
在FET操作期间，电的贡献是阈值电压。当栅极与源极之间的电压超过阈值电压时，器件能够在源极与漏极之间运送电流。一般来说，NFET阈值电压为正的，且PFET阈值电压为负的。然而，本领域中通常仅以其绝对值来称呼这两种类型的阈值。对FET器件来说，阈值是其固有特性。
随着FET器件按比例缩小至较小尺寸，典型地栅极长度小于100nm，通过调整主体和沟道的掺杂来设定阈值电压的常规方式的有效性降低。栅极材料的有效功函数以及栅极绝缘体特性成为决定小型FET(通常在低于约2V的范围内操作)的阈值的重要因素。性能驱动的技术的方向朝向于使用金属栅极和高k电介质作为栅极绝缘体。然而，从性能或处理的观点，在栅极绝缘体中的具体金属栅极和具体高k电介质的最佳组合可能不会导致NFET和PFET器件两者的最佳阈值。
已知将包含有高k材料的栅极电介质暴露于氧气可使器件阈值朝向与将栅极功函数往p+硅功函数的同一方向移动。结果可降低PFET阈值，也就是，使其变成较小的负电压，并提高NFET阈值，也就是，使其变成较大的正电压。优选在相当低的温度下实施该氧气暴露。因此，这种阈值移动操作应在器件制造的后期发生，典型地在源极和漏极已被激活后发生。该要求意味着必须在制造工艺的基本上大多数处理都已施行之后(例如，该要求意味着必须在制造工艺的基本上大多数处理都已施行之后(例如，栅极和栅极侧壁都已就位且栅极绝缘体已被各种材料的多个层遮蔽之后)的时间点，暴露栅极电介质中的高k材料。然而，可能有一路径可让氧气从环境到达栅极绝缘体。该路径可能是在衬里内部。衬里的使用是CMOS处理中的标准做法，该衬里是保形沉积在实质上所有结构上方的薄绝缘层，特别是在栅极和源极/漏极区域上方的薄绝缘层。为了调整器件的阈值，所关注的特性在于，衬里应该可被氧气渗透。实际上，这种由氧气扩散穿过衬里而引起的阈值移动是本领域公知的技术，例如E.Cartier在2005Symposium on VLSI Technology Digest of Technical Papers的第230页中所报道的。然而，优选可单独调整不同类型器件的阈值。意思就是说，希望使用改变一种类型的器件的阈值而不影响另一种类型的器件的阈值电压的阈值调整技术(例如，暴露于氧气)。本发明实施例公开了这样的选择性调整器件阈值的技术，其使得衬里对于一种类型的FET可容许氧气扩散，同时使另一种类型的FET的衬里改性而变得不可被氧气渗透。
图1示出CMOS结构的示意性截面图，其中一种器件的衬里具有形成衬里边缘段的氮化物部分。在该制造阶段，CMOS结构适合被暴露在低温氧化环境下，引起一种类型的FET的阈值移动。该阈值移动取决于何种类型的器件容许氧气扩散到栅极绝缘体，PFET的阈值降低，而NFET的阈值升高。
图1示出两个器件，分别为可形成CMOS结构的至少一个NFET和PFET中的一个NFET和一个PFET。在图1中，并未规定两种器件中的哪一种为NFET，哪一种为PFET。本发明实施例涵盖可调整哪一类型(NFET或PFET)的器件的阈值的两种情况。因此，以下将讨论第一类型的器件和第二类型的器件，其中如果第一类型是NFET，则第二类型就是PFET，反之亦然，即如果第一类型是PFET，则第二类型就是NFET。
应理解，除了本发明实施例的要素之外，附图还示出多个其它要素，这是因为它们都是FET器件的标准部件，如本领域中所公知的。器件主体50典型地为单晶Si基材料。在本发明的代表性实施例中，该Si基材料主体50实质上是单晶Si。在本发明的示例性实施例中，该器件主体50为衬底的一部分。衬底可以是电子领域中任何类型的已知的衬底，例如，体材料或绝缘层上半导体(SOI)、完全耗尽或部分耗尽的、FIN型或任何其它种类。并且，衬底可具有各种导电类型的各种阱，设在包围该器件主体的各区域位置中。该图所示出的只是通常电子芯片中很小的部分，例如波浪式虚线所代表的处理器。这些器件可以任何本领域公知的方法彼此隔离，该图示出了浅沟槽99隔离方案，因为这是本领域中可利用的典型的先进隔离技术。这些器件具有源极/漏极延伸区40和硅化的源极/漏极41，以及具有位于栅极55、56的顶部上的硅化物42。如本领域技术人员所公知的，这些要素都具有其各自的性质。因此，当本公开的附图中使用共同的标号时，是因为从本发明实施例的角度来看，这些要素的各自的性质并不重要。图1示出器件的源极/漏极已经制成。在CMOS处理中，典型地在源极/漏极制造期间达到最高温预算(是指温度与时间暴露的组合)。对图1中的CMOS结构来说，因为源极/漏极已经制成，这种高温制造步骤已经执行完毕，因此将不需再度被暴露在高温处理下。对于本发明实施例的目的，暴露在高温预算下意味着可比得上在源极/漏极制造过程中所使用的热处理。
这些器件具有标准的侧壁隔离物60。对本发明实施例而言，隔离物材料的重要程度仅为：优选不可被氧气渗透。本领域中用于这些隔离物的典型材料是氮化物(SiN)，其为代表性的阻挡氧气的材料。第一类型的FET器件的栅极55和第二类型的FET器件的栅极56通常具有其自己的内部结构，典型地为多层。这两种类型的器件的栅极(也称为栅极叠层)55、56可被彼此独立地处理或一起处理，且典型地(但不必)具有不同的结构。
第一类型的FET器件具有第一栅极绝缘体10，且第二类型的FET器件具有第二栅极绝缘体11。两栅极绝缘体都包含高k电介质。这种高k电介质可以是Al2O3、ZrO2、HfO2、HfSiO或其它本领域已知的材料和/或其混合物。如本领域所公知的，这些物质的共同性质为具有比标准氧化物(SiO2)栅极绝缘体材料的介电常数(其值为约3.9)更高的介电常数。在本发明实施例中，第一类型的FET器件的栅极绝缘体10和第二类型的FET器件的栅极绝缘体11可包含相同的高k电介质，或可具有不同的高k材料。除了高k电介质之外，每一栅极绝缘体10、11还可具有其它组件。典型地，在本发明实施例中，在高k电介质层与器件主体50之间存在极薄的、小于约1nm的化学沉积氧化物。然而，对于第一或第二栅极绝缘体10、11而言，任何或所有内部结构、或除仅包含高k电介质以外的任何结构的缺乏，都在本发明实施例的范围之内。在本发明的示例性实施例中，可使用覆盖薄化学层SiO2的HfO2作为栅极绝缘体，其具有约在0.6nm至1.2nm之间的等效氧化物厚度。
第二类型的FET器件具有第二衬里21。衬里是本领域公知的且常被用于标准CMOS处理中。这种衬里的典型材料为氧化物，通常是二氧化硅(SiO2)。衬里的传统作用是在各种处理步骤期间(特别是在蚀刻期间)保护栅极。这种衬里典型地具有相对于氮化物和硅的选择性蚀刻特性。第二衬里21的材料，一般为SiO2，可容许氧气扩散穿过其中，并容许氧气到达栅极电介质。虽然衬里的大部分表面积被隔离物60(其可阻隔氧气)所覆盖，但在衬里21的边缘、隔离物下方和栅极顶部近旁，氧气可进入衬里21，到达栅极绝缘体11，并使第二FET的阈值电压移动希望的预定量。
应理解，如所有附图一样，图1只是示意性表示。如本领域技术人员公知的，可存在比附图所给出的结构中更多的要素，但这些要素并不影响本发明实施例的范围。例如，这种要素可以是任何介于衬里与栅极之间的其他层。这种常用的层中的一种称为补偿层(offset)或源极/漏极、隔离物，用于源极/漏极制造。
第一类型的FET器件具有第一衬里20。该第一衬里20包含多个部分。其具有氧化物部分，这些氧化物部分类似于第二衬里21，其可以但不必与第二衬里21相同。这些氧化物部分，一般为SiO2，可容许氧气扩散。第一衬里20也具有形成第一衬里20的边缘段的氮化物部分20’。氮化物SiN可防止氧气穿透。由于这些氮化物段20’被设置为边缘段，因此它们会阻挡住第二衬里21可供氧气进入衬里中的路径。由于氮化物部分的边缘段20’和氮化物隔离物60，第一栅极电介质10完全被氮化物材料所围绕。因此，透过暴露于氧气，可在不影响第一类型的FET器件的阈值的同时，使第二类型的FET器件的阈值移动。
在处理期间的一个时间点上，第一衬里20的氮化物部分20’被沉积为氮化物层30，且即使在该层被蚀刻的步骤之后，该层的多个部分仍然保留在隔离物60上方，如图1所示。
进一步的讨论和图示仅给出与产生图1的结构相关的处理步骤。NFET、PFET和CMOS的制造已是该领域中熟知的技术。应理解，这种处理中涉及大量步骤，且每个步骤实际上具有无穷变形，这些都是本领域技术人员所公知的。还应理解，对于制造所公开的器件结构，可使用公知的处理步骤的全部范围，仅仅详述与本发明实施例有关的那些处理步骤。
图2示出根据本发明实施例在CMOS结构的处理中的最初阶段的示意性截面图。在第一类型的FET器件中，已经以这样的方式形成第一栅极绝缘体10，即，第一栅极绝缘体包含第一高k电介质。该第一栅极绝缘体10本身可实质上由高k电介质所形成，或可以与其它电介质(例如，二氧化硅等等)组合而形成第一栅极绝缘体10。第一衬里20已实质上保形沉积在整个第一类型的FET器件上，特别是覆盖在栅极55和源极/漏极40区域上。第一衬里20实质上由氧化物材料组成，典型为SiO2。此外，图2示出在第二类型的FET器件中，已经以这样的方式形成第二栅极绝缘体11，即，该第二栅极绝缘体包含第二高k电介质。该第二栅极绝缘体11本身可实质上由高k电介质形成，或可以与其它电介质(例如，二氧化硅等等)组合后而形成第二栅极绝缘体。第二衬里21已实质上保形沉积在整个第二类型的FET器件上，特别是覆盖在栅极56和源极/漏极40区域上。第二衬里21实质上由氧化物材料组成，典型为SiO2。
本领域中公知可产生图2的结构的许多可能的制造路径。在此的描述中所给出的特定细节并不旨在解释为限定的方式。在本发明的代表性实施例中，第一和第二衬里20、21是在单一处理事件中被沉积，因此具有实质上相同的特性。也可在制造的不同步骤期间沉积这些衬里20、21，则它们可能不具有相同的特性，例如厚度或确切的组分。对于第一和第二栅极绝缘体10、11中的高k材料来说，也有相同的考虑。在本发明的代表性实施例中，第一和第二栅极绝缘体10、11可在不同的处理步骤期间被沉积，可能或可能不是由相同材料组成。然而，这些栅极绝缘体也可在相同的处理步骤中被沉积。在本发明的代表性实施例中，第一和第二栅极绝缘体10、11中的高k材料是由相同材料(例如HfO2)形成。
第一类型的FET器件的栅极55和第二类型的FET器件的栅极56本身可以为复合结构。由于已选定在氧气暴露期间不调整第一类型的FET器件的阈值，因此必须恰当地选择第一类型的FET器件的栅极55的组成，以便可获得具有希望值的第一类型的FET器件的阈值电压。因此，第一类型的FET器件的栅极55可包含仔细挑选出来的所谓的帽盖层55”。本领域中公知该帽盖层55”，例如由V.Narayanan等人在2006年IEEE VLSISymposium的第224页中所发表的一样。该帽盖层55”可包含镧(La)，其经适当处理可产生希望的阈值电压。在本发明的典型实施例中，第一类型的FET器件的栅极55也可包含金属55’，例如W、Ta、或本领域中已知的其它金属。类似地，第二类型的FET器件的栅极56也可具有内部结构，例如金属层56’。该金属层56’可与第二栅极绝缘体11直接接触。可用于第二类型的FET器件栅极56’的金属可选自W、Ta、或其它适合栅极制造的已知金属。除了W、Ta之外，典型适合作为栅极的部分的金属还包括Mo、Mn、TaN、TiN、WN、Ru、Cr、Ta、Nb、V、Mn、Re及其组合。第一和第二类型的FET器件栅极55、56的金属层55’、56’可由相同材料制成。在后续附图中，将不会指出栅极中可能的内部结构，但应理解，如果在图2所示的处理阶段存在这种结构，则这些栅极的内部结构不会改变，且在进一步的制造期间和完成的器件中也将一直存在。在本发明的典型实施例中，存在于栅极55、56中的其他材料可以为多晶硅和非晶硅。该图还示出到该阶段为止通常已经完成源极/漏极延伸区40的处理。
图3示出根据本发明实施例在CMOS结构的处理中的下一阶段的示意性截面图。在该阶段，两器件的隔离物60已经处理完成。从本发明实施例的观点来看，该隔离物60的所关注的特性在于，它们不应被氧气穿透，因为这些隔离物60旨在阻绝氧气的进入它们与衬里20、21的界面。通常用于隔离物60的材料是可有效阻隔氧气的氮化物(SiN)。
图4示出根据本发明实施例在CMOS结构的处理中的其中已在衬里之一的边缘处产生空凹槽的阶段的示意性截面图。在适当掩蔽(该掩蔽保护第二类型的FET器件)之后，通过选择性蚀刻来蚀刻第一类型的FET器件的第一衬里20。该选择性蚀刻去除衬里材料(其一般为氧化物)，但其不会侵蚀其它暴露的材料，例如隔离物60的材料(其一般为氮化物)或是栅极55的顶部材料(其一般为多晶硅)。在本发明的代表性实施例中，该蚀刻是湿法蚀刻，例如以稀释的或缓冲的氢氟酸(HF)。该选择性蚀刻可去除第一衬里20的基本上所有暴露的部分，并穿透隔离物60下方而进入位于隔离物60与栅极55之间，去除衬里20的边缘部分，使得空凹槽25取代第一衬里的边缘部分。
图5示出根据本发明实施例在CMOS结构的处理中的其中已沉积氮化物来填充先前产生的凹槽25的阶段的示意性截面图。典型地在所有结构上方以保形的方式沉积(表示与表面方向无关地沉积)氮化物层30。由于该沉积的保形性质，在第一衬里20的边缘部分处的凹槽25被氮化物所填充。氮化物层30沉积在大部分表面上，例如在隔离物60之上。在本发明的典型实施例中，该隔离物60与凹槽填充层30由相同材料形成，例如氮化物(SiN)。
在图5中所示的处理之后，接着进行本领域公知的一系列标准步骤。通过实施这些步骤，可回蚀刻该氮化物层，实质上将其从大部分暴露表面上去除，例如从隔离物60、隔离99、源极/漏极区域等等的表面上去除；制造并激活源极和漏极；在源极/漏极41和栅极42上方形成硅化物。完成这些步骤后，就可获得图1中所示的希望的结构，如先前参考图1所讨论的。
图6示出根据本发明实施例在CMOS结构的处理中的其中氧气暴露使得一种类型的器件的阈值移动的阶段的示意性截面图。氧气暴露101可通过炉或快速热退火而在约200℃至350℃的低温度下发生。氧气暴露101的持续时间可从约2分钟到约150分钟宽泛地变化。通过第一衬里20的氮化物部分20’可使氧气无法穿透第一栅极绝缘体10，但却能够穿透第二栅极绝缘体11。阈值移动量取决于氧气暴露参数，主要取决于该工序的温度和持续时间。在本发明实施例中，可实现高达250mV至300mV的范围的阈值移动。
氧气暴露并不必须影响给定芯片或处理器的所有第二类型的FET器件。可使用全局型氮化物掩蔽来阻隔氧气使其无法穿透到一部分的第二类型的FET器件。以这种方式，可以制造具有至少两种不同阈值的第二类型的FET器件的芯片或处理器。此外，也不必一定对给定芯片或处理器上的所有第一类型的FET器件上的衬里实现氮化物部分20’。因此，对于给定的芯片或处理器，第一类型的FET器件也可具有至少两种不同的阈值。这些阈值的差异也可高达约250mV至300mV，但通常对某些电路而言，约50mV至100mV的差异就已经是极大值了。具有多个可用的阈值器件的电路的实例包括在信号处理和通讯处理器等中的电路。
在氧气暴露之后，可使用本领域技术人员公知的标准步骤完成CMOS结构和布线为电路。
图7示出并入本发明实施例的含有至少一个CMOS结构的处理器的示意图。该处理器900具有至少一个芯片901，其含有至少一个CMOS结构100，该CMOS结构100具有带有衬里(其具有氮化物部分)的FET，其中这些氮化物部分形成该衬里的边缘段。该处理器900可以是任何可受益于本发明实施例的处理器。可以利用所公开的结构的实施例而制造的处理器的代表性实施例为数字处理器(一般常见于计算机的中央处理集合体中)；数字/模拟混合处理器(一般常见于信号处理和通讯设备中)；及其它处理器。
鉴于上述教导，可以对本发明进行许多修改和变化，且这些修改和变化是对本领域技术人员显而易见的。本发明的范围由所附的权利要求而限定。
权利要求书(按照条约第19条的修改)
1.一种处理CMOS结构的方法，包括：
在第一类型的FET器件中，制造第一栅极绝缘体和第一衬里，其中所述第一栅极绝缘体包括第一高k电介质，且所述第一衬里实质上由氧化物组成；
在第二类型的FET器件中，制造第二栅极绝缘体和第二衬里，其中所述第二栅极绝缘体包括第二高k电介质，且所述第二衬里实质上由氧化物组成；
在所述第一类型的FET器件中，蚀刻所述第一衬里，直到所述第一衬里的边缘部分被空凹槽取代为止；
保形沉积氮化物，其中所述氮化物填充所述凹槽且形成所述第一衬里的氮化物边缘段部分；以及
将所述第一类型的FET器件和所述第二类型的FET器件暴露于氧气，其中氧气穿过所述第二衬里到达所述第二栅极绝缘体的所述第二高k电介质，并引起所述第二类型的FET器件的阈值电压的预定的移动，同时，因为所述第一衬里的所述氮化物边缘段部分，氧气不能穿过所述第一栅极绝缘体的所述第一高k电介质，从而使得所述第一类型的FET器件的阈值电压保持不变。
2.根据权利要求1的方法，其中所述第一类型的FET器件被选定为PFET器件，且所述第二类型的FET器件被选定为NFET器件。
3.根据权利要求1的方法，其中所述第一类型的FET器件被选定为NFET器件，且所述第二类型的FET器件被选定为PFET器件。
4.根据权利要求1的方法，还包括：
在所述第一类型的FET器件和所述第二类型的FET器件之上沉积单层的氧化物，并由所述单层的氧化物来制造所述第一衬里和所述第二衬里。
5.根据权利要求1的方法，其中所述第一高k电介质和所述第二高k电介质被选定为具有相同的材料。
6.根据权利要求5的方法，其中所述相同材料被选定为HfO2。
7.根据权利要求1的方法，还包括：
在所述第一类型的FET器件中，制造包括第一金属的第一栅极；
在所述第二类型的FET器件中，制造包括第二金属的第二栅极。
8.根据权利要求7的方法，其中为所述第一栅极而处理帽盖层，所述帽盖层被夹在所述第一栅极绝缘体与所述第一金属之间。
9.根据权利要求7的方法，其中为所述第二栅极而处理所述第二金属，以使所述第二金属与所述第二绝缘体直接接触。