《半导体封装体工艺.pdf》由会员分享，可在线阅读，更多相关《半导体封装体工艺.pdf（10页珍藏版）》请在专利查询网上搜索。
1、10申请公布号CN102024713A43申请公布日20110420CN102024713ACN102024713A21申请号201010284368722申请日2010091061/242,14920090914US12/769,72520100429USH01L21/50200601H01L21/5620060171申请人台湾积体电路制造股份有限公司地址中国台湾新竹市72发明人邱文智吴文进眭晓林74专利代理机构隆天国际知识产权代理有限公司72003代理人姜燕陈晨54发明名称半导体封装体工艺57摘要本发明提供了一种半导体封装工艺，以粘着层在载板上贴附晶片，而在邻近晶片边缘处暴露出部分粘着层。。
2、在晶片薄化之后，提供保护层以覆盖粘着层暴露出的部分。在薄化晶片上接合数个裸片，而后以成型化合物MOLDINGCOMPOUND封装薄化晶片及裸片。本发明可不露出粘着层。30优先权数据51INTCL19中华人民共和国国家知识产权局12发明专利申请权利要求书1页说明书4页附图4页CN102024727A1/1页21一种半导体封装工艺，包括提供一晶片，该晶片具有相对的第一表面及第二表面；利用一粘着层将该晶片的第一表面贴附至一载板而暴露出邻近该晶片一边缘的部分该粘着层；自该第二表面薄化该晶片，以形成一薄化晶片；形成一保护层以覆盖该粘着层的该暴露部分；接合多个裸片在该薄化晶片上；以及利用一成型化合物封装该。
3、薄化晶片及所述多个裸片。2如权利要求1所述的半导体封装工艺，其中该保护层覆盖该晶片边缘。3如权利要求1所述的半导体封装工艺，其中该保护层覆盖邻近该晶片边缘的部分载板。4如权利要求1所述的半导体封装工艺，其中该保护层覆盖至少一部分该晶片的第二表面。5如权利要求1所述的半导体封装工艺，其中该保护层包括氧化膜、氮化膜、碳化膜、干膜、旋涂材料膜或前述的组合。6如权利要求1所述的半导体封装工艺，其中该晶片包括一半导体基板，具有一正面及一背面；一穿孔，填充有一导电材料，其至少通过一部分该半导体基板；以及一集成电路，形成在该半导体基板的正面上。7如权利要求6所述的半导体封装工艺，其中该晶片进行薄化后，该半导。
4、体基板的背面上暴露出该穿孔的一端。8如权利要求6所述的半导体封装工艺，其中该晶片进行薄化后，在该半导体基板的背面上形成该保护层。9如权利要求7所述的半导体封装工艺，还包括在该薄化晶片上接合所述多个裸片之前，在该穿孔的该暴露端形成一导电结构。10如权利要求9所述的半导体封装工艺，其中该导电结构包括一重分布层。权利要求书CN102024713ACN102024727A1/4页3半导体封装体工艺技术领域0001本发明涉及半导体装置的制作，尤其涉及一种三维3D集成电路ICS的制作。背景技术0002由于各种电子元件也即晶体管、二极管、电阻器、电容等的积极度的持续改良，半导体工业已经历持续快速的成长。大部。
5、分而言，积极度的改良来自不断缩减最小线宽，而使既定区域中可整合更多元件。三维集成电路可以解决当装置数量增加时，装置间内连线的数量与长度的限制。形成三维集成电路的一种方法是裸片对晶片堆叠接合，其晶片上接合一个或多个裸片，且裸片的尺寸可小于晶片上的芯片尺寸。为了减少半导体封装体的厚度、增加芯片速率及用于高密度制造，目前正努力减少半导体晶片厚度。厚度的减少可借由晶背研磨达成，晶背研磨是施行在形成电路图案的相反面，而具有电路图案的表面通常是以粘着材料贴附至一载板用为支撑。因为薄化晶片强度不足，容易受如弯曲及/或歪曲WARP的影响而形变，因在以切割工艺个别的芯片封装体之前，需以成型化合物如热固环氧树脂T。
6、HERMOCURINGEPOXYRESIN封装晶片的表面。然而，在晶片边缘附近露出的粘着材料，很容易受到蚀刻攻击，在暂时性载板接合及去接合TEMPORARYCARRIERBONDINGANDDEBONDING中会造成问题。传统在粘着材料的边缘提供边缘密封层，但接下来的晶片薄化工艺将暴露出邻近晶片边缘的粘着材料的另一部分。发明内容0003为了解决现有技术的问题，本发明提供一种半导体封装工艺，包括提供一晶片，该晶片具有相对的第一表面及第二表面；利用一粘着层将该晶片的第一表面贴附至一载板而暴露出邻近该晶片一边缘的部分该粘着层；自该第二表面薄化该晶片，以形成一薄化晶片；形成一保护层以覆盖该粘着层的该暴。
7、露部分；接合多个裸片在该薄化晶片上；以及利用一成型化合物封装该薄化晶片及所述多个裸片。如前述的半导体封装工艺，其中该晶片包括一半导体基板，具有一正面及一背面；一穿孔，填充有一导电材料，其至少通过一部分该半导体基板；以及一集成电路，形成在该半导体基板的正面上。0004一种半导体封装工艺，包括提供一晶片，具有相对的第一表面及第二表面；利用一粘着层将该晶片的第一表面贴附至一载板而暴露出邻近该晶片一边缘的部分该粘着层；自该第二表面薄化该晶片，以形成一薄化晶片；形成一保护层以覆盖该粘着层的该暴露部分以及该晶片的该边缘；在该薄化晶片上接合一裸片；利用一成型化合物封装该薄化晶片及该裸片；以及移除该载板。如前。
8、述的半导体封装工艺，其中该晶片包括一半导体基板，具有一正面及一背面；一穿孔，以一导电材料填入，其至少通过一部分该半导体基板；以及一集成电路，在该半导体基板的该正面上形成。说明书CN102024713ACN102024727A2/4页40005本发明可不露出粘着层。0006为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举出优选实施例，并配合所附附图，作详细说明如下附图说明0007图1A图1F为一系列剖面图，用以说明在晶片边缘形成粘着材料的保护层的一实施例。0008图2A图2C为一系列剖面图，用以说明处理包含穿孔THROUGHVIAS的晶片的方法的一实施例。0009图3A图3B为一系。
9、列剖面图，用以说明在晶片边缘形成粘着材料的保护层的另一实施例。0010其中，附图标记说明如下001110晶片10A晶片10的第一表面001210B晶片10的第二表面12载板001314粘着层11半导体基板001422成型化合物40穿孔001540A穿孔40的一端001610”薄化晶片11”薄化基板001718保护层12E载板12的边缘001820裸片44导电结构001910B”薄化晶片10”的第二表面002011B”薄化基板的背面002110E薄化晶片10”的边缘002214P粘着层14的暴露部分002311A半导体基板11的正面002411B半导体基板11的背面具体实施方式0025在本说明书。
10、中关于“一实施例”的描述指该实施例所叙述的特定的物件、结构或特性被包含在至少一实施例中。因此，本说明书中多处的“在一实施例中”不必然为相同实施例。另外，在一或多个实施例中于适当条件下，可为特定的物件、结构或特性的组合。应注意以下附图并非依比例绘制，而仅为说明使用。0026在此图1A至图1F为一系列剖面图，用以说明形成具有在晶片边缘的粘着材料的保护层的裸片对晶片堆叠的实施例。0027图1A为借由粘着层14在载板12贴附上晶片10的一实施例的剖面图。提供具有多个半导体芯片在其上的晶片10，该晶片10包含半导体基板如硅、砷化镓、水晶晶片、石墨、玻璃、石英、陶瓷、热固材料等。晶片10具有第一表面10A。
11、及与第一表面10A相对的第二表面10B。在第一表面10A上形成包括有源及无源装置的集成电路如晶体管、电阻器、电容等，以与接合垫BONDPAD及/或其他内连线结构接触。在第一表面10A上说明书CN102024713ACN102024727A3/4页5形成粘着层14，而后将载板12接合至粘着层14上以便在后续工艺处理晶片10时可更佳容易。在此同时，载板12可替代地或额外地配置上对应的粘着表面。载板12是以可移除或可溶材料构成如玻璃、金属、陶瓷、聚合物、硅等。0028在一实施例中，晶片10包括多个用于三维应用的硅通孔THROUGHSILICONVIAS，TSVS。如图2A所示，晶片10包含具有正面1。
12、1A及背面11B的半导体基板11，其中在正面11A上形成集成电路及内连线结构，而多个穿孔THROUGHVIAS40至少部分穿过半导体基板11。穿孔40由正面11A延伸至背面11B且具有所需深度的金属填充插塞。穿孔40可与在内连结构上形成的接合垫电性连接。穿孔40的制作是在“第一阶内连线FIRSTLEVELINTERCONNECTION”之前进行，其指在接触结构CONTACTSTRUCTURE及晶体管上的金属间介电层INTERMETALDIELECTRICSLAYER，IMDLAYER中图案化的最底层金属。此外也可在制造内连线结构之后执行金属填入孔洞的工艺METALFILLEDVIAPROCES。
13、S。0029图1B为进行晶片薄化工艺WAFERTHINNINGPROCESS的晶片剖面图。在接上载板12后，依半导体封装体的使用目的可在晶片10无结构STRUCTUREFREE区域第二表面10B中加工以得到所需的最后厚度，其可借磨光GRINDING、蚀刻及/或研磨POLISHING制得预定厚度的薄化晶片10”。在一实施例中，晶片10薄化至厚度约5M至50M。在另一实施例中，晶片10薄化至厚度约25M至250M。在提供包含穿孔40的晶片10的实施例中，经过如图2B所示的晶片薄化工艺后，穿孔40的一端40A自薄化基板11”的背面11B”露出及/或突出。0030为了避免在后续蚀刻工艺中破坏薄化晶片1。
14、0”的边缘10E及粘着层14的暴露部分14P，形成保护层18以至少覆盖边缘10E及暴露部分14P。保护层18也可延伸覆盖部分的载板12如载板12的边缘12E。因此在后续蚀刻工艺中可借由保护层18保护其下的粘着层14。如图1C所示在一实施例中，提供保护层18以覆盖薄化晶片10”的第二表面10B”及粘着层14的暴露部分14P，且其可延伸覆盖住载板12的边缘12E。保护层18的材料可为介电材料如氧化膜、氮化膜、碳化膜、以聚合物为主的材料、聚酰亚胺、环氧树脂、旋涂式玻璃SOG、旋涂SPINON材料或前述的组合，利用化学气相沉积CVD、物理气相沉积PVD、旋转式涂布法SPINONCOATING、射出、印。
15、刷或其他未来发展的沉积工艺形成。在提供穿孔40的晶片10的实施例中，保护层18是形成在薄化基板11”的背面11B”，如图2B所示，其可在后续工艺中部分移除。图2B为示出在背面11B”的保护层18，而在形成保护层18之前，可在背面11B”上执行任何其他的工艺。0031图1D及图1E为在薄化晶片10”上接合多个裸片20而形成裸片对晶片堆叠的剖面图。在薄化晶片10”的表面10B”上，形成包括电性连接ELECTRICALCONNECTIONS及/或其他结构所指为导电结构44的背侧金属化层，而后在薄化晶片10”上接合裸片20，其中其连接方法包括一般常用的方法如氧化物对氧化物接合、氧化物对硅接合、铜对铜接。
16、合、粘着接合或其他金属如焊锡接合等。在背侧金属化工艺中可移除部分保护层18以暴露出用于外部接点EXTERNALCONTACT的导电区域。裸片20可包含存储器芯片、无线电射频RF芯片、逻辑芯片等。各裸片含有第一表面及第二表面，而在第一表面上形成集成电路。在一实施例中，在裸片20的第一表面接合上薄化晶片10”。在一实施例中，在裸片20的第二表面接合上薄化晶片10”。在提供包含穿孔40的晶片10的实施例中，如图2C所示，在穿孔40的一端40A上形成导电结构44如焊料凸块或铜说明书CN102024713ACN102024727A4/4页6凸块以接合裸片20的第二表面或第一表面。导电结构44也包括重分布。
17、层REDISTRIBUTIONLAYERS，RDLS及接合垫，在形成焊料凸块或铜凸块之前，可在薄化晶片10的表面10B”上形成接合垫。在背面金属化工艺中，可部分移除保护层18，例如由穿孔40的一端40A移除。在一实施例中，保护层18仍在薄化基板11”的背面11B”上。0032图1F为在裸片到晶片堆叠上进行成型工艺的剖面图。在裸片到晶片堆叠上覆盖成型化合物22并填入相邻裸片20间的剩余空间，但可不覆盖薄化晶片10”的边缘区域。成型化合物22可为可固化材料如聚合物为主的材料、树脂为主的材料、聚酰亚胺、氧化硅、环氧树脂、苯并环丁烯BENZOCYCLOBUTENES，BCB、SILKTMDOWCHEM。
18、ICAL或前述的组合。成型工艺包括射出成型、压缩成型、模板印刷STENCILPRINTING、旋涂覆盖或其他未来发展的沉积工艺。在覆盖成型化合物22之后，进行固化或烘烤步骤固化保护材料。0033一般在晶片级WAFERLEVEL测试完成后，会在成型化合物顶部叠上胶带，而后将裸片到晶片堆叠从载板12分离以暴露薄化晶片10”的第一表面10A。分离工艺是借由如利用溶剂、利用紫外光照射或剥除PULLEDOFF。另外，在薄化晶片10”的第一表面10A上，形成各半导体芯片的外部接触也即焊料凸块、包含铜的凸块或其组合以与电性终端接合，接着按一般方式沿着分割线切割封装后的裸片到晶片堆叠以形成个别的半导体封装体。。
19、在切割之后，通过如各向异性导电膜ANISOTROPICALLYCONDUCTIVECONNECTIONFILM在IC卡上安装堆叠的一或多个芯片。0034图3A至图3B的剖面图说明在裸片到晶片堆叠形成粘着材料的保护层的实施例。与在图1A至图1F及图2A至图2C相同或类似的叙述在此省略。借粘着层14在载板12上贴附上晶片10，而后晶片10进行薄化工艺至所需的最终厚度。为了避免在后续蚀刻工艺中破坏粘着层14的暴露部分14P，如图3B所示，在晶片薄化工艺后，形成保护层18以覆盖邻近晶片边缘10E的粘着层14的暴露部分14P。保护层18也可延伸覆盖薄化晶片10”的边缘10E，但没有覆盖整个暴露表面10B。
20、”。保护层18可更进一步的延伸覆盖载板12的边缘12E。在后续蚀刻工艺中可借由保护层18保护暴露部分14P，而不露出粘着层14。而后，在薄化晶片10”的表面10B”上，形成包含电性连接及/或其他结构的背侧金属化层，而后在薄化晶片10”接合上裸片20。接下来，如图3B所示，在裸片到晶片堆叠上覆盖成型化合物22且填入相邻裸片20间的剩余空间。0035虽然本发明已以数个优选实施例揭示于上，然其并非用以限定本发明，任何本领域普通技术人员，在不脱离本发明的精神和范围内，当可作任意的更动与润饰，因此本发明的保护范围当视所附的权利要求所界定的范围为准。说明书CN102024713ACN102024727A1/4页7图1A图1B图1C说明书附图CN102024713ACN102024727A2/4页8图1D图1E图1F说明书附图CN102024713ACN102024727A3/4页9图2A图2B说明书附图CN102024713ACN102024727A4/4页10图2C图3A图3B说明书附图CN102024713A。