电子电路、半导体装置、电子装置及钟表 【技术领域】
本发明涉及电子电路、半导体装置、电子装置及钟表。
技术背景
迄今，已知一种包含输出恒定电压的恒定电压发生电路和由上述恒定电压驱动的石英振荡电路构成的电子电路。这样的电子电路被广泛地用于钟表、电话、计算机终端等。
特别是近年来伴随电子装置的小型化，大多将这样的电子电路作为小型且低消耗功率型的IC来形成。
可是，作为IC形成的电子电路存在这样的问题：从恒定电压发生电路输出的恒定电压受温度的影响而变化。
特别是在用恒定电压发生电路输出的恒定电压驱动的石英振荡电路中，如果上述恒定电压发生变化，则石英振荡电路的振荡频率也变化。因此，在根据该石英振荡电路的振荡频率生成工作用的基准时钟的电子电路中，产生不能进行准确的计时工作的问题。例如，以手表等为例，使用手表地环境包括从低温到高温的宽广的范围。因此，如果将现有的电子电路用于这种手表中，则恒定电压发生电路输出的恒定电压的变化表现在所显示的时刻的误差上。
另外，从恒定电压发生电路输出的恒定电压的绝对值经常要设定得比被其驱动的石英振荡电路的振荡停止电压的绝对值大。这是因为，如果振荡停止电压下降，石英振荡电路就不能工作。
可是，石英振荡电路的消耗功率与从恒定电压发生电路供给的恒定电压的二次方成正比。因此，从降低电子电路的消耗功率的观点来看，在满足提高上述石英振荡电路的振荡停止电压的条件的范围内，必须将从恒定电压发生电路输出的恒定电压值尽可能地设定得小些。
如果作为半导体电路来形成这样的电子电路，则由于杂质的注入误差等的影响，从恒定电压发生电路输出的恒定电压值、以及石英振荡电路的振荡停止电压值也会有微小变化。
可是，在现有的电子电路中不能对从恒定电压发生电路输出的恒定电压值进行微调，所以考虑到这种变化的危险，有必要将上述恒定电压值设定得比预计的振荡停止电压值足够大。因此，变成使用比所必要的电压高的电压驱动石英振荡电路，从这一方面来说存在难以谋求降低电子电路的消耗功率的问题。
本发明就是鉴于这样的课题而完成的，其第一个目的在于提供一种从恒定电压发生电路输出的恒定电压值随着温度的变化而变化小的电子电路、半导体装置、电子装置及钟表。
本发明的另一个目的在于提供一种能对从恒定电压发生电路输出的恒定电压值进行微调的电子电路、半导体装置、电子装置及钟表。
发明的公开
为了达到上述第一个目的，本发明是一种包括生成恒定电压的恒定电压发生电路的电子电路，其特征在于：
上述恒定电压发生电路包括：
生成基准电压的第一电压生成电路；以及
生成与上述基准电压之间有规定的相关性的上述恒定电压的第二电压生成电路，
上述第一电压生成电路包括：
供给恒定电流的第一恒定电流源；以及
使用使上述恒定电流流过并输出以规定的电位为基准的上述基准电压的第一电压控制用晶体管的电路，
上述恒定电流被设定为上述第一电压控制用晶体管的饱和工作区内的值。
这里，
上述第二电压生成电路包括：
对上述基准电压和参照电压进行差分放大的差分放大器；
供给恒定电流的第二恒定电流源；
使用供给上述恒定电流的第二电压控制用晶体管的电路；以及
与使用上述第二电压控制用晶体管的电路串联连接并供给上述恒定电流、同时利用上述差分放大器的输出控制电阻值的输出用晶体管，
以规定电位为基准，从使用上述第二电压控制用晶体管的电路的一端输出上述参照电压，从另一端输出上述恒定电压，
最好将上述恒定电流设定为上述第二电压控制用晶体管的饱和工作区内的值。
另外，本发明是一种包括生成恒定电压的恒定电压发生电路的电子电路，其特征在于：
上述恒定电压发生电路包括：
生成基准电压的第一电压生成电路；以及
生成与上述恒定电压之间有规定的相关性的上述参照电压及上述恒定电压的第二电压生成电路，
上述第二电压生成电路包括：
对上述基准电压和参照电压进行差分放大的差分放大器；
供给恒定电流的第二恒定电流源；
使用供给上述恒定电流的第二电压控制用晶体管的电路；以及
与使用上述第二电压控制用晶体管的电路串联连接并供给上述恒定电流、同时利用上述差分放大器的输出控制电阻值的输出用晶体管，
以规定电位为基准，从使用上述第二电压控制用晶体管的电路的一端输出上述参照电压，从另一端输出上述恒定电压，
将上述恒定电流设定为上述第二电压控制用晶体管的饱和工作区内的值。
如本发明所述，由于将恒定电流源供给的恒定电流值设定为电压控制用晶体管的饱和工作区内的值，所以即使电子电路的工作环境中温度多少发生变化，从恒定电流源供给的恒定电流值也多少发生变化，但电压控制用晶体管两端电压的变化量呈可以忽视的程度的值。因此，从第一电压生成电路及第二电压生成电路的至少一方输出的基准电压及参照电压的至少一方的值不受温度变化的影响而呈大致恒定的值，其结果，恒定电压发生电路能经常输出一定的恒定电压。
这样，如果采用本发明的电子电路，则即使周围的温度发生变化，从恒定电压发生电路也能生成并输出其值的变化小的恒定电压。
特别是由于使用从上述恒定电压发生电路输出的恒定电压作为驱动石英振荡电路用的电压，所以即使周围的温度发生变化，也能经常使从振荡电路输出的振荡频率保持一定，其结果，能根据振荡电路的振荡输出，生成准确的工作基准信号。
这里，作为上述电压控制用晶体管，最好使用场效应晶体管。另外最好使用将栅极和漏极短路的场效应晶体管。
另外，为了达到上述的另一个目的，本发明是一种包括生成恒定电压的恒定电压发生电路的电子电路，其特征在于：
上述恒定电压发生电路包括：
生成基准电压的第一电压生成电路；以及
生成与上述基准电压之间有规定的相关性的上述恒定电压的第二电压生成电路，
上述第一电压生成电路包括：
供给恒定电流的第一恒定电流源；以及
使用使上述恒定电流流过并输出以规定的电位为基准的上述基准电压的第一电压控制用晶体管的电路，
上述第一电压控制用晶体管是这样来形成的，从电流放大率各不相同的多个晶体管中选择并使用某一个晶体管作为上述第一电压控制用晶体管。
这里，上述第二电压生成电路包括：
对上述基准电压和参照电压差分放大的进行差分放大器；
供给恒定电流的第二恒定电流源；
使用供给上述恒定电流的第二电压控制用晶体管的电路；以及
与使用上述第二电压控制用晶体管的电路串联连接并供给上述恒定电流、同时利用上述差分放大器的输出控制电阻值的输出用晶体管，
从使用上述第二电压控制用晶体管的电路的一端及另一端输出以规定电位为基准的上述参照电压及上述恒定电压，
上述第二电压控制用晶体管是这样来形成的，从电流放大率各不相同的多个晶体管中选择并使用某一个晶体管作为上述第二电压控制用晶体管。
另外，本发明是一种包括生成恒定电压的恒定电压发生电路的电子电路，其特征在于：
上述恒定电压发生电路包括：
生成基准电压的第一电压生成电路；以及
生成与上述恒定电压之间有规定的相关性的参照电压及上述恒定电压的第二电压生成电路，
上述第二电压生成电路包括：
对上述基准电压和参照电压进行差分放大的差分放大器；
供给恒定电流的第二恒定电流源；
使用供给上述恒定电流的第二电压控制用晶体管的电路；以及
与使用上述第二电压控制用晶体管的电路串联连接并供给上述恒定电流、同时利用上述差分放大器的输出控制电阻值的输出用晶体管，
从使用上述第二电压控制用晶体管的电路的一端及另一端输出以规定电位为基准的上述参照电压及上述恒定电压，
上述第二电压控制用晶体管是这样来形成的，从电流放大率各不相同的多个晶体管中选择并使用某一个晶体管作为上述第二电压控制用晶体管。
本发明的电子电路中的电压控制用晶体管是这样来形成的，从电流放大率各不相同的多个晶体管中选择并使用某一个晶体管作为电压控制用晶体管。由此，对上述参照电压及恒定电压的至少一方的值进行微调，就能对从电压生成电路输出的恒定电压值进行微调。
因此，通过将从本发明的电压生成电路输出的恒定电压作为驱动石英振荡电路用的电压，能将上述驱动用的电压微调成必要的最低限度的值，使其与石英振荡电路的振荡停止电压相一致。因此，能用低消耗功率稳定地驱动电子电路、特别是石英振荡电路。
特别是如果采用本发明，能在电子电路的制造阶段形成为输出与石英振荡电路的振荡停止电压对应的最佳恒定电压。由于采用这样的结构，所以在半导体装置的制造工序中，即使恒定电压发生电路的特性或石英振荡电路的振荡停止电压等多少发生了离散时，也能将从恒定电压发生电路输出的恒定电压值微调成比上述振荡停止电压大、而且是必要的最小限度的值。这样，如果采用本发明，由于在电子电路的制造阶段、更具体地说在半导体装置的制造阶段能进行上述的微调，所以能以很高的合格率制造具有能稳定地驱动石英振荡电路，而且消耗功率小的电子电路的半导体装置。
这里，上述晶体管，最好使用场效应晶体管。另外最好使用将栅极和漏极短路的场效应晶体管。
本发明的电子电路的特征在于：
包括：
输出规定的恒定电压的恒定电压发生电路；以及
用上述恒定电压发生电路供给的恒定电压进行振荡并驱动的石英振荡电路，
将上述石英振荡电路的振荡停止电压和上述恒定电压发生电路输出的恒定电压的温度特性设定得相同。
因此，通过利用从该恒定电压发生电路输出的恒定电压来驱动石英振荡电路，能实现可用更小的消耗功率稳定地驱动石英振荡电路的电子电路。
这里，上述恒定电压发生电路包括至少一个电压控制用晶体管，它供给规定的恒定电流，输出用来控制所输出的恒定电压的基准电压及参照电压两者中的至少一者，
最好将上述恒定电流的电流值设定成使上述电压控制用晶体管的工作保证温度范围内的电压变化量的总和与工作保证温度范围内的上述振荡停止电压的变化量大致相同。
通过这样处理，在作为石英振荡电路的工作环境所要求的全部温度范围内，能将从恒定电压发生电路输出的恒定电压值设定为比石英振荡电路的振荡停止电压稍高的值，其结果，不管在什么样的温度环境下，都能长期稳定地且能用低消耗功率驱动石英振荡电路。
另外，最好将上述恒定电流的电流值设定成使上述第一及第二电压控制用晶体管的工作保证温度范围内的电压变化量为工作保证温度范围内的上述振荡停止电压的变化量的1/2。
因此，从恒定电压发生电路输出的恒定电压值被设定为振荡电路能振荡的最小电压。因此，能长期稳定地、且能用更低的消耗功率来驱动石英振荡电路。
另外，上述恒定电压的绝对值最好设定得比供给该恒定电压的振荡电路的振荡停止电压的绝对值大。
另外，恒定电压发生电路中使用的恒定电流源最好形成为供给具有负温度特性的恒定电流。因此，在周围温度上升的情况下，能防止恒定电流值过大而致使电路破坏的事态发生。
另外，本发明的半导体装置的特征在于：包括上述电子电路。
另外，本发明的电子装置的特征在于：包括上述电子电路或半导体装置，根据上述振荡电路的振荡输出来生成工作基准信号。
另外，本发明的钟表的特征在于：包括上述电子电路或半导体装置，根据上述振荡电路的振荡输出来形成钟表信号。
附图的简单说明
图1是应用了本发明的电子电路的优选的第一实施例的说明图。
图2是表示上述第一实施例的电子电路中使用的恒定电压发生电路之一例的说明图。
图3是表示上述恒定电压发生电路中使用的恒定电流源之一例的说明图。
图4是从恒定电流源供给的恒定电流ID的温度特性的说明图。
图5是表示从恒定电流源供给的恒定电流和作为电压控制用晶体管使用的FET的栅·源间电压VGS之间的关系的说明图。
图6是从恒定电压发生电路输出的恒定电压Vreg和振荡电路的振荡停止电压Vsto的温度特性的说明图。
图7是恒定电压Vreg和振荡停止电压Vsto的温度特性相同时的说明图。
图8是图1所示的电子电路中使用的恒定电压发生电路的变形例的说明图。
图9是本发明的电子电路中使用的恒定电压发生电路的优选的第二实施例的说明图。
图10是将各FET的电流放大率作为参数表示第二实施例的恒定电压发生电路中使用的电压控制用晶体管的栅·源间电压VGS和恒定电流ID的关系的特性曲线图。
图11是用来输出选择不同的电流放大率的FET用的信号的电路的说明图。
图12A是测定振荡电路的短路电流IS时的说明图，图12B是表示所测定的短路电流IS和振荡停止电压之间的关系的说明图。
图13是表示用与第一实施例不同的方法将恒定电压Vreg和振荡停止电压的温度特性设定得相同用的方法的说明图。
图14是使用了本实施例的电子电路的钟表电路的说明图。
图15是钟表电路的详细功能框图。
实施发明用的最佳形态
其次，根据附图详细说明本发明的优选实施形态。
第一实施例
图1中示出了应用了本发明的电子电路之一例。实施例的电子电路包括通过信号输出线200输出规定的恒定电压Vreg的恒定电压发生电路100、以及用上述恒定电压Vreg进行振荡并驱动的石英振荡电路10。
上述石英振荡电路10包括信号反相放大器14、以及反馈电路。上述反馈电路包括石英振子12、电阻20、以及相位补偿用的电容器CD、CG，将信号反相放大器14的漏极输出进行180度相位反相后反馈输入到信号反相放大器14的栅极。
上述信号反相放大器14包括一对P型场效应晶体管(以下记作PMOSFET)16、N型场效应晶体管(以下记作NMOSFET)18。
而且，信号反相放大器14分别与第一电位侧和电压比其低的第二电位侧连接，利用两电位的电位差接收电力供给而被驱动。这里，第一电位被设定为接地电位Vdd，第二电位被设定为负的恒定电压Vreg。
以上构成的石英振荡电路10在恒定电压Vreg被加在信号反相放大器14上时，便从上述信号反相放大器14输出信号，该输出信号被180度反相后反馈输入到栅极。因此，构成信号反相放大器14的PMOSFET16、NMOSFET18交替地被导通/截止地驱动，石英振荡电路10的振荡输出逐渐增大，石英振子12终于进行稳定的振荡工作。
因此，从该石英振荡电路10的输出端输出具有规定频率的振荡信号。
为了用低消耗功率驱动包括这样的石英振荡电路10的电子电路，有必要将石英振荡电路10的驱动电压Vreg的绝对值尽可能地设定得小些。根据测试结果已知石英振荡电路10的消耗功率与电源电压Vreg的绝对值的二次方成正比。
可是，在这样的石英振荡电路10中存在振荡停止电压Vsto，如果上述电源电压Vreg的绝对值小于该振荡停止电压Vsto的绝对值，则石英振荡电路10的振荡工作便停止。
因此，从石英振荡电路10供给的恒定电压Vreg有必要满足比该振荡停止电压的绝对值大的用下式表示的条件，而且尽可能地设定成小的值。
|Vreg|≥|Vsto| ……(1)
包括这些恒定电压发生电路100及石英振荡电路10的电子电路大多采用半导体制造技术作为半导体装置来形成。因此，上述恒定电压发生电路100能稳定地驱动石英振荡电路10，而且有必要输出使石英振荡电路10稳定振荡时的消耗功率尽可能小的低电压Vreg。
图2中示出了上述恒定电压发生电路100的具体的电路结构。
实施例的恒定电压发生电路100包括生成基准电压Vref1第一电压生成电路110、以及从输出线200输出与上述基准电压Vref1之间具有规定的相关性的恒定电压Vreg的第二电压生成电路130。而且该恒定电压发生电路100被连接在第一电位侧和比其低的第二电位侧之间，利用两电位的电位差接收电力供给而被驱动。这里，上述第一电位被设定为接地电位Vdd，第二电位被设定为电源电压Vss。这里，电源电压Vss采用其绝对值比上述恒定电压Vreg的绝对值大的电压。
上述第一电压生成电路110包括供给图中用箭头表示的恒定电流ID的第一恒定电流源150-1；以及与该恒定电流源150-1串联连接、具有第一电压控制用晶体管功能的P型场效应晶体管(以下记作PMOSFET)112。
上述电压控制用FET112的栅和漏被短路。而且，该FET112的源被连接在接地电位Vdd侧，漏侧通过恒定电流源150-1连接在电源Vss侧，同时连接在基准电压输出线210上。
因此，在该第一电压生成电路100中，通过从恒定电流源150-1流出恒定电流ID，在FET112的源·漏之间产生与该FET112的阈值电压有关的电压α|VTP|的电位差。因此，在输出线210中输出以接地电位Vdd为基准的用下式表示的基准电压Vref1。
Vref1=α|VTP| ……(2)
式中VTP表示FET112的阈值电压，α表示规定的常数。
另外，上述第二电压生成电路130包括串联连接在接地电位Vdd和电源Vss之间的第二恒定电流源150-2；具有第二电压控制用晶体管功能的N型场效应晶体管(以下记作NMOSFET)132；以及具有输出用晶体管功能的NMOSFET134。
上述恒定电流源150-2供给与上述第一恒定电流源150-1相同的恒定电流ID。
上述FET132的栅和漏被短路。而且该FET132的漏极通过第二恒定电流源150-2连接在接地电位Vdd侧，源侧连接在输出线200上。
具有输出用晶体管功能的FET134的漏侧连接在输出线200上，其源侧连接在电源Vss侧上。
另外，该第二电压生成电路130包括信号反相放大器140。该信号反相放大器140将从连接在上述FET132的漏侧的参照信号输出线200输出的参照信号Vref2输入到+输入端，将上述基准电压Vref1输入到-输入端，对两个电压Vref2及Vref1进行差分放大，将其输出信号反馈输入给上述输出用FET134的栅极。
利用这样的信号反相放大器140和输出用FET134的作用，参照电压输出线220的参照电压Vref2被反馈控制成与输出线210的基准电压Vref1相同的值。即，电压控制用FET132的漏极电压Vref2如下式所示而成α|VTP|的值。
Vref2=α|VTP| ……(3)
这时，由于从第二恒定电流源150-2供给的恒定电流ID流过FET132，所以在输出线220和200之间产生与FET132的阈值电压VTN有关的电压αVTP。
其结果，在输出线200和接地电位Vdd之间输出与|VTP|+VTN有关的如下式所示的恒定电压Vreg。
Vreg=α(|VTP|+VTN) ……(4)
式中VTN是FET132的阈值电压。
这样一来，实施例的恒定电压发生电路100能将规定的恒定电压Vreg输出给输出线200，驱动石英振荡电路10。
本实施例的恒定电压发生电路100的特征在于，将从第一、第二恒定电流源150-1、150-2供给的恒定电流ID的值设定为上述具有第一及第二控制用晶体管功能的FET112、132的饱和工作区的值。因此，能使从恒定电压发生电路100输出的恒定电压Vreg的值成为受温度变化的影响小的良好的值。
以下，具体地说明为此所要求的结构。
图3示出了实施例的恒定电压发生电路100中使用的第一、第二恒定电流源150-1、150-2之一例。另外，由于两个恒定电流源150-1、150-2的结构是相同的，所以这里以恒定电流源150-2的结构为例，另一恒定电流源150-1的结构的说明从略。
实施例的恒定电流源150包括耗尽型的PMOSFET152和电阻154。
上述FET152的栅和源被短路，其源侧连接在接地电压Vdd侧，其漏侧连接在电阻154侧。
如图4所示，这样构成的恒定电流源150的工作对于温度T的变化具有负的温度特性。
这里，ta、tb分别表示恒定电流源150及石英振荡电路10所要求的工作保证温度范围的上限及下限。另外，ΔI表示在该保证范围内变化的恒定电流源150的电流变化幅度。
在本实施例中，上述第一及第二恒定电流源150-1、150-2在各FET152的制造工序中设定了元件的布局和元件的制造条件，使得栅宽、栅长等尺寸以及杂质的注入浓度相同。因此，将两个恒定电流源150-1、150-2形成为具有如图4所示的相同的负温度特性。
图5示出了作为上述第一及第二电压控制用晶体管用的FET112、132的栅·源间电压VGS和通过的恒定电流ID之间的关系。
如该图所示，这些FET112、132如果所供给的ID的值变化，则栅·源间电压(即α|VTP|的值或α|VTN|的值)也变化。
如上述图3所示，从各恒定电流源150供给的恒定电流ID的值在工作保证温度范围内只变化ΔI。因此，如果使各FET112、132在其阈值电压Vth以下的非饱和工作区工作，则VGS的变化量为大到ΔV1的值。
与此不同，由于将从恒定电流源150供给的恒定电流ID的值设定为FET112、132的饱和工作区的值，所以即使恒定电流ID的值由于温度变化而变化ΔI，但VGS的变化量却为非常小的ΔV2的值。
因此，在本实施例的恒定电压发生电路100中，将从各恒定电流源150-1、150-2供给的恒定电流ID设定为各FET112、132的饱和工作区的值。因此，能输出受温度变化影响小的恒定电压Vreg，可稳定地驱动振荡电路10。
另外，在本实施例的恒定电压发生电路100中使用的恒定电流源100不限于图3所示的结构，根据需要也可以采用其它结构。
如上所述，从本实施例的恒定电压发生电路100供给受温度变化的影响小的恒定电压Vreg。因此，将该恒定电压Vreg的绝对值设定得比上述的振荡停止电压Vsto的绝对值大，而且即使是必要的最低限度的大小，也能有效地防止由于温度变化的影响，恒定电压Vreg的绝对值低于振荡停止电压Vsto的绝对值，从而振荡工作停止的事态发生。
其次，更具体地说明上述恒定电压和振荡停止电压之间的关系。
首先，用下式表示振荡电路10的振荡停止电压Vsto。
|Vsto|=K(|Vthp|+Vthn) ……(5)
式中，Vthp、Vthn是FET16、18的阈值电压，K取0.8～0.9的值。
这样，振荡停止电压Vsto被作为分别与FET16、18的各阈值电压的和成正比的值来供给。因此，该振荡停止电压Vsto受各FET16、18的阈值电压的温度特性的影响。
另外，如上所述，从恒定电压发生电路10输出的恒定电压Vreg也具有负的温度特性。
因此，使两个电压Vsto、Vreg的温度特性相同这一点，在用低功率稳定地驱动振荡电路10方面是重要的。
在本实施例的电子电路中，还能使从恒定电压发生电路100供给的恒定电压Vreg的温度测定与振荡电路10的振荡停止电压Vsto的温厚特性相同。以下详细说明其结构。
图6中示出了恒定电压Vreg和振荡停止电压Vsto的温度特性不同的时的一例。在该图中横轴表示温度，纵轴表示电压。
在这样的温度特性下，为了确保上述(1)式的条件，在工作保证温度的上限值ta中，必须满足Vreg＞Vsto的条件。
可是，如果进行这样的条件设定，则在保证范围内在温度最低的tb中，恒定电压Vreg的绝对值与振荡停止电压Vsto相比变成大到必要以上的值。其结果，振荡电路10产生电力浪费的问题。
与此不同，在本实施例的电路中，如图7所示，由于恒定电压Vreg和振荡停止电压Vsto能形成得呈同样的温度特性，所以能用低消耗功率驱动电路。
即，将实施例的石英振荡电路10形成为使构成信号反相放大器14的各FET16、18在饱和工作区进行工作。因此，上述各FET16、18的栅·源间电压VGS如图5所示，显示出与FET112、132在饱和工作区中的特性同样的特性。
即，在求上述(4)、(5)式所示的恒定电压Vreg、振荡停止电压Vsto的式中，能使各系数α、K的温度系数具有大致相等的值。其结果，如图7所示，恒定电压Vreg和振荡停止电压Vsto具有同样的负的温度系数。
这里，上述各FET16、18、112、132最好分别作为同样尺寸的晶体管来形成。
如上所述，如果采用本实施例，由于用饱和工作区的恒定电流ID驱动恒定电压发生电路100的各电压控制用晶体管112、132，所以能从恒定电压发生电路100输出稳定的恒定电压Vreg。
除此之外，如果采用本实施例，由于能在饱和工作区驱动构成振荡电路10的信号反相放大器14的各FETl6、18，所以能使振荡停止电压Vsto的温度特性和恒定电压发生电路100输出的恒定电压Vreg的温度特性相同。
因此，如图7所示，在电路的工作保证温度范围的全部范围内，能将恒定电压Vreg的值设定为满足上式(1)的最低限的值，其结果，在全部工作保证温度区中能用必要的最低限的电压良好地驱动振荡电路10。
变形例
其次，说明第一实施例的变形例。
在上述实施例中，用两个恒定电流源150-1、150-2形成恒定电压发生电路100，并以此情况为例进行了说明，但本发明不限于此，例如也可以如图8所示构成恒定电压发生电路100。
在该恒定电压发生电路100中，第二电压生成电路130包括信号反相放大器140、以及将该信号反相放大器140的输出直接作为参照电压Vref2反馈输入到其一端的线220。而且，信号反相放大器140的输出电压直接从输出线200作为恒定电压Vreg输出。
因此，从输出线200输出的恒定电压Vreg的值与输入到信号反相放大器140的+端的基准电压的Vref1的值相同。
为了生成该基准电压，第一电压生成电路110将多个电压控制用晶体管串联连接在基准电压Vdd和线210之间。这里，使用PMOSFET112和NMOSFET114。这些FET112、114中分别将栅和漏短路。另外，各FET112、114各自的漏端相连接。
由于如上构成，所以能从第一电压生成电路110输出下式所示的电压作为基准电压。
Vref1=α(|VTP|+VTN) ……(6)
因此，从恒定电压发生电路100输出具有与上述第一实施例相同的值的恒定电压Vreg。
这时，即使在图8所示的电路中，供给各FET112、114的恒定电流ID被设定为各FET112、114的饱和工作区的值。因此，能具有与上述实施例同样的作用效果。
第二实施例
图9中示出了应用了本发明的恒定电压发生电路100的第二实施例。另外与上述实施例对应的部件标以相同的符号，说明从略。
实施例的恒定电压发生电路100的第一个特征在于：准备了电流放大率β不同的多个晶体管作为上述第一电压控制用晶体管，从这些晶体管中选择使用某一个晶体管作为上述第一电压控制用晶体管112。
本实施例的另一个特征在于：准备了电流放大率β各不同的多个晶体管作为上述第二电压控制用晶体管132，从这些晶体管中选择使用某一个晶体管作为上述第二电压控制用晶体管132。
由此，能选择最佳电流放大率的组合的晶体管作为上述第一及第二电压控制用晶体管112、132。因此能对根据上述(4)式输出的恒定电压值进行更精细的微调。即，能在满足上述(1)式的范围内，将恒定电压Vreg的绝对值设定成尽可能小的值，因此更能降低电路总体的消耗功率。
以下详细地说明其结构。
实施例的恒定电压发生电路100有包括电流放大率β1、β2、β3各不相同的多个PMOSFET112-1、112-2、112-3的第一FET组160；以及包括可以从上述第一FET组160中选择使用任意的FET112的多个开关用FET164-1、164-2、164-3的第一选择电路162。
构成上述第一FET组160的各FET112的栅和漏被短路，其漏侧分别连接在恒定电流源150-1上。
另外，上述开关用的FET164-1、164-2、164-3分别串联连接在与其对应的FET112-1、112-2、112-3和接地电位Vdd之间。而且，各FET164-1、164-2、164-3利用加在其栅上的选择信号SEL，能使某一个导通，能选择使用与其对应的FET112。
这里，将上述各FET112-1、112-2、112-3的各电流放大率β设定为满足下式。
β1＜β2＜β3 ……(7)
图10示出了上述各FET112-1、112-2、112-3的栅·源间电压VGS和通过的电流ID之间的关系。
如该图所示，在通过同一电流ID的情况下，电流放大率β越大的FET，其栅·源间电压VGS越小。这里，FET112的栅·源间电压VGS用下式表示。
VGS=αVTP ……(8)
从上述(4)式可知，该栅·源间电压成为恒定电压Vreg的值的一部分。
因此，通过用选择电路160选择所希望的电流放大率β的FET112，能对从恒定电压发生电路100输出的恒定电压Vreg的值进行微调。
另外，上述第二FET组170包括电流放大率β11、β12、β13各不同的多个NMOSFET132-1、132-2、132-3。各FET132-1、132-2、132-3的栅和漏被短路，其漏侧被连接在第二恒定电流源150-2上。
另外，上述第二选择电路172包括多个开关用FET172-1、172-2、172-3，各FET172-1、172-2、172-3被连接在对应的FET132-1、132-2、132-3的源和输出线200之间。
上述多个FET132-1、132-2、132-3与上述第一FET组160相同，在通过同一电流ID的情况下，电流放大率β越大者，其栅·源间电压VGS越小。这里，如下式所示设定上述各FET172的电流放大率β。
β11＜β12＜β13 ……(9)
因此，通过用选择信号SEL11～SEL13，将某一个开关用的FET172导通，能设定成使与其对应的FET132具有第二电压控制用晶体管的功能。
这时，用下式给出所选择的FET132的栅·源间电压。
VGS=αVTN ……(10)
因此，从上述(4)式可知，通过用第二选择电路172选择所希望的电流放大率β的FET132，能对输出的恒定电压Vreg的值进行微调。
特别是由于本实施例的恒定电压发生电路100能从第一FET组160及第二FET组170选择分别具有所希望的电流放大率β的晶体管作为第一及第二电压控制用晶体管112、132，所以通过这些晶体管112、132电流放大率的组合，能更精细地微调所输出的恒定电压Vreg的值。
即，从上述(4)式可知，越是选择电流放大率β小的FET112、132，输出的恒定电压Vreg的绝对值就越大，越是选择电流放大率β大的FET112、132，输出的恒定电压Vreg的绝对值就越小，能象上述这样对恒定电压Vreg的值进行微调。
这里，根据电流放大率β，分别改变栅宽、栅长来进行元件的布局设计，根据该设计的布局，制造各FET112-1、112-2、112-3、132-1、132-2、132-3。
在本实施例中，电流放大率β1和β2的差、以及β2和β3的差分别被设定为2-5倍左右。另外，电流放大率β11和β12的差、以及β12和β13的差也被设定为2～5倍左右。
另外，如上所述，本实施例的电路采用这样的结构，即从电流放大率β不同的多个晶体管中选择任意的晶体管，将其作为第一、第二电压控制用晶体管112、132使用。因此，与准备阈值电压不同的多个晶体管，从中选择所希望的晶体管作为第一、第二电压控制用晶体管使用的电路相比，能更精细地微调所输出的恒定电压Vreg的值。
即，FET的阈值电压的调整在半导体工艺中以0.1伏左右为限。
与此不同，通过变更FET的栅宽W、栅长L的W/L的尺寸，能将FET的电流放大率β设定为任意的值。
因此，可以理解，如本实施例所述，通过准备电流放大率β不同的多个晶体管，将其中所希望的电流放大率β的FET作为电压控制用FET使用，能更精细地微调所输出的恒定电压Vreg的值。
另外，在图9所示的实施例中，以分别从电流放大率不相同的多个晶体管中选择第一电压控制用FET112和第二电压控制用FET132的情况为例进行了说明，但本发明不限于此，也可以采用从电流放大率不相同的多个晶体管中只选择某一个电压控制用FET的结构。例如，也可以这样来形成：准备第一FET组160或第二FET组170的某一组，从电流放大率不相同的多个晶体管中只选择FET112、132的某一个使用。
另外，在本实施例的恒定电压发生电路100中，第一及第二恒定电流源150-1、150-2是这样构成的：将供给的恒定电流ID的值设定为分别对应的电压控制用FET112、132的饱和工作区范围内的值。因此，除了上述第一实施例的作用效果以外，还能具有上述第二实施例的作用效果，所以能比上述第一实施例更精细地调整输出电压Vreg的值，能谋求电路总体的低消耗功率化。
另外，该第二实施例的特征性的结构也能适用于图8所示的恒定电压发生电路100中。在此情况下，可以这样来构成：从上述第一FET组160中选择使用上述FET112，从上述第二FET组170中选择使用上述FET114。通过这样来构成，也与第二实施例一样，能更精细地微调所输出的恒定电压Vreg的值。
选择信号SEL的生成方法
其次，详细说明选择信号的生成方法。
图11中示出了生成上述选择信号SEL用的电路，对应于上述各选择信号SEL1、2…SEL13设置了多个该电路。这里，为了说明简单起见，图中只示出了对应于三个选择信号SEL1～3设置的三个单元电路U1、U2、U3，其它电路的说明从略。另外，各单元电路U的结构基本上相同，所以标以同一符号，其说明从略。
该单元电路U有对应的焊区P，该焊区P通过熔丝f连接着接地电位Vdd侧，同时通过电阻R10连接到电源电位Vss侧。而且，焊区P的电位通过信号反相放大器308、309，作为选择信号SEL被输入对应的FET的栅极。
这时，为了输出将对应的FET164控制成导通状态用的选择信号，所以将高压电位加在焊区P上，将熔丝f切断，此后该电位被切断。因此，焊区P的电位从接地电位Vdd切换到Vss侧，所以从该单元电路U输出的选择信号起着将对应的FET164控制成导通状态的作用。
在图12A中示出了流过振荡电路10的信号反相放大器14的短路电流Is的测定方法，在图12B中示出了振荡停止电压Vsto和短路电流Is之间的关系。
如图12A所示，在使FET16、18的共用栅和共用漏呈短路状态下，将接地电位Vdd和从振荡电路10输出的电压Vreg加在信号反相放大器14上。然后，测定这时流过的Vdd-Vreg之间的电流作为短路电流Is。
前面说明过，从恒定电压发生电路100输出的恒定电压Vreg的绝对值比振荡停止电压Vsto的绝对值大，而且有必要设定成尽可能小的值。
因此，依次选择不同的晶体管112及时132的组合，测定这时流过的短路电流Is、以及从线200输出的电压值。然后，构成信号反相放大器14的FET16的电压能供给呈导通电流以上的值的短路电流Is，而且在该状态下，检测出确认振荡电路10维持振荡状态的电压Vreg。然后，确定供给该恒定电压Vreg用的FET112及132的组合。
而且，在这样的确定结束后，切断对应的单元电路U的熔丝f，设定成将确定的FET作为上述第一电压控制用晶体管112、第二电压控制用晶体管132来使用即可。
在IC检查工序中，在将石英振子12安装到基板上之前，进行这样的短路电流Is的测定、以及所使用的FET112、132的选择。而且，用图中未示出的测试电路及与上述测试电路连接的测试用焊区P进行上述的处理。
在晶片状态下进行这样的IC测试。使用在各IC芯片内设置的测试电路及测试用焊区，对各IC芯片进行上述短路电流的测定及输出线200的电压测定。这时只使信号反相放大器14及恒定电压发生电路100成为工作状态，而使其它元件成为非工作状态进行上述测试。
通过这样处理，在IC的制造阶段能形成这样的恒定电压发生电路100，它所输出的恒定电压Vreg的值在振荡电路10的振荡停止电压的绝对值以上、而且具有必要的最低限度的值。因此，能提高半导体装置的合格率。
另一实施例
另外，在上述各实施例中以下述情况为例进行了说明，通过将从恒定电流源150-1、150-2供给的恒定电流ID的值设定为具有作为电压控制用晶体管功能的FET112、132的饱和工作区内的值，如图7所示使恒定电压Vreg和振荡停止电压Vsto的温度特性相同。
本发明不限于此，除此以外还能采用下述的方法，使Vreg和Vsto的温度特性相同。
例如，如果以图2所示的恒定电压发生电路100为例，则由上述(4)式给出从该恒定电压发生电路100输出的恒定电压Vreg的值。
另外，可以理解，从上述(8)、(10)式给出该恒定电压Vreg的值作为各电压控制用FET112、132的各栅·源间电压VGS的值之和。
因此，如果图7所示的工作保证温度范围内的各FET112、132的栅·源间电压的变化量ΔVGS的和(ΔVreg)被设定成与该工作保证温度范围内的振荡停止电压Vsto的变化量ΔVsto一致，则如图7所示，能使Vreg和Vsto的温度系数相同。
在图13中示出了上述各电压控制用FET112、132的各栅·源间电压VGS和所供给的恒定电流ID之间的关系。从各恒定电流源150-1、150-2供给的恒定电流ID在上述工作保证温度范围内只变化ΔI。因此，对应于该ΔI的变化量，可将各FET112、132的栅·源间电压的变化量ΔVGS的值设定为上述振荡停止电压的变化量ΔVsto的1/2。即，通过使工作保证温度范围内的各FET112、132的栅·源间电压的变化量ΔVGS的值满足下式来设定恒定电流ID的值，能从恒定电压发生电路100输出具有与振荡停止电压相同的温度特性的恒定电压Vreg。
ΔVGS=(1/2)|ΔVsto| ……(11)
<应用例>
图14中示出了应用了本发明的手表中使用的电子电路之一例。
该手表中内置了图中未示出的发电机构。使用者戴上手表后如果活动手臂，发电机构的转锤便旋转，发电转子利用这时的动能而高速旋转，从设置在发电定子一侧的发电线圈400输出交流电压。
该交流电压用二极管整流后，使二次电池402充电。该二次电池402与升压电路406及辅助电容器408一起构成主电源。
当二次电池402的电压低而不满足钟表的驱动电压时，由升压电路406将二次电池402的电压变换成可驱动时钟的高电压，蓄积在辅助电容器408中。然后，时钟电路440将该辅助电容器408的电压作为电源而工作。
该时钟电路440作为包括上述任意一个实施例中记载的振荡电路10及恒定电压发生电路100的半导体装置而构成。该半导体装置利用通过端子连接的石英振子12，生成预先设定的振荡频率、这里为32768Hz的频率的振荡输出，对该振荡输出进行分频，每秒输出极性不同的驱动脉冲。该驱动脉冲被输入与时钟电路440连接的步进电机的驱动线圈422中。因此，图中未示出的步进电机在每次通过驱动脉冲时，都旋转驱动转子，驱动图中未示出的时钟的秒针、分针、时针，以模拟方式将时刻显示在显示盘上。
这里，本实施例的时钟电路440包括：由从上述的主电源供给的电压Vss驱动的电源电压电路部420；由该电源电压生成比其值低的规定的恒定电压Vreg的恒定电压发生电路100；以及用该恒定电压Vreg驱动的恒定电压工作电路部410。
图15是上述时钟电路440的更详细的功能块图。恒定电压工作电路部410包括：在其一部分中包含外部连接的石英振子12构成的石英振荡电路10；波形整形电路409；以及高频分频电路411。
上述电源电压电路部420包括电平移位器412；中低频分频电路414；以及另一电路416。另外，在本实施例的时钟电路440中，上述电源电压电路部420和恒定电压发生电路100构成电源电压工作电路部430，该电源电压工作电路部430由从主电源供给的电压驱动。
上述石英振荡电路10利用石英振子12将基准频率fs=32768Hz的正弦波输出信号输出给波形整形门电路409。
上述波形整形门电路409将该正弦波输出整形为矩形波后，输出给高频分频电路411。
上述高频分频电路411将基准频率32768Hz分频至2048Hz，通过电平移位器412将该分频输出信号输出给中低频分频电路414。
上述中低频分频电路414将分频至2048Hz的信号再分频至1Hz，输入到另一电路416中。
上述另一电路416包括与1Hz的分频信号同步通电驱动线圈的驱动电路，该另一电路416与1Hz的分频信号同步地驱动时钟驱动用步地进电机。
在本实施例的时钟电路中，之所以除了由从主电源供给的电源电压Vss驱动电路整体的电源电压工作电路部410以外，还设置用比它低的恒定电压Vreg驱动的恒定电压工作电路部430，其理由如下。
即，在这样的时钟电路中，为了确保长时间稳定地工作，需要降低其消耗功率。
通常，电路的消耗功率与信号的频率、电路的电容成正比、还与供给的电源电压的二次方成正比地增大。
这里，如果着眼于时钟电路，为了降低电路整体的消耗功率，则可以将供给电路各部分的电源电压设定成低的值、例如Vreg。该恒定电压发生电路100能在补偿上述石英振荡电路10的振荡工作的范围内形成最小的恒定电压Vreg。
其次，如果着眼于信号频率，则时钟电路大致能分为信号频率高的石英振荡电路10、波形整形电路409、高频分频电路411、以及除此以外的电路410。如前面所述，该信号的频率与电路的消耗功率成正比关系。
因此，本实施例的恒定电压发生电路100根据从主电源供给的电源电压Vss，生成比它低的恒定电压Vreg，将它供给处理高频信号的电路部410。这样，通过降低供给处理上述高频信号的电路410的驱动电压，不怎么增加恒定电压发生电路100的负担，就能有效地降低时钟电路整体的消耗功率。
如上所述，本实施例的时钟电路及包括它的电子电路包含上述任何一个实施例中记载的石英振荡电路10、以及与其连接的恒定电压发生电路100。因此，与制造方面的离散无关，既能确保信号反相放大器的工作容限，又能将最小的恒定电压供给上述石英振荡电路10，所以能谋求降低电子电路、时钟电路的的消耗功率。因此，在上述携带用的电子装置或时钟中，不仅能稳定地进行振荡工作，而且能谋求工作电池的长寿命化，能提高携带用的电子装置或时钟的方便性。
另外，由于上述的理由，即使在内部装有银电池的时钟或携带用电子装置中，即使产生了制造方面的MOSFET的离散，也能确保工作容限。另外，即使在将由锂离子构成的二次电池作为电源的充电式手表中，即使产生了制造方面的MOS的离散，也能确保工作容限，同时能缩短充电时间。