本发明涉及脉冲延迟测量技术。具体地说它涉及一种随机脉冲延迟时间锁定方法。 现有的脉冲延迟技术，其脉冲延迟方式是在一延迟系统的输入端输入一个随机脉冲，在两个输出端分别得到一个同步输出延迟脉冲和一个主输出延迟脉冲。同步输出脉冲的脉宽为固定值，主输出脉冲的脉宽为可调值。公知的脉冲延迟仪器以美国惠普公司的HP5359时间综合器最具代表性。根据美国惠普公司1993年样本资料，HP5359时间综合器外触发延迟工作方式的指标和波形如图二所示。图中可见，插入延迟量Tid是一个小于150ns或小于50ns的范围，为一不确定值。因而，主输出脉冲相对于随机外触发脉冲的延迟也是不确定的。也就是说随机外触发脉冲的延迟时间是不确定的。这就限制了仪器在某些需要作高精度的时间延迟或时间控制场合的使用。因此，必须寻求一种对随机外触发脉冲延迟时间进行锁定的方法。在锁定的基础上进而对随机外触发脉冲的任意延迟时间进行精确的设定。
本发明的目的就是提供一种随机脉冲延迟时间锁定方法，并根据锁定方法解决随机脉冲任意延迟时间的精确设定问题。
本发明的目的是通过以下方案来实现的。将一包含电压控制线性模拟延迟电路的延迟系统首尾相连，构成一环路电压控制延迟脉冲振荡器，用振荡启动脉冲触发以后，使其产生环路周期脉冲振荡信号，利用其振荡周期时间由延迟系统地延迟时间决定及振荡周期在数值上等于延迟系统首尾间的延迟量这一特征，将延迟系统延迟时间的锁定问题转换成振荡频率的频率锁定问题来处理。用一已知的周期为P的参考脉冲信号与振荡信号进行鉴频，鉴频误差电压送到电压控制线性模拟延迟电路的电压控制端，控制模拟延迟量的大小，使环路锁定，测定锁定电压，并用一锁相保持电压取代锁定电压，于是延迟系统的延迟时间就被锁定在参考信号的周期P数值上了，如图一所示。
根据以上锁定方法，通过以下步骤对随机脉冲需要的延迟时间进行精确设定。为了扩展延迟时间量程，将一延迟量为NO·PD的数字延迟电路包含在延迟系统中，其中NO为构成数字延迟电路的可予置减计数器的初始予置数，PD为数字延迟量的步进值，即计数器时钟脉冲周期。
将环路电压控制振荡信号与一周期为PO值的参考周期脉冲信号进行鉴频，环路锁定后，测定锁定电压值VO，然后又将环路电压控制振荡信号与一周期值为POT的参考周期脉冲信号进行鉴频，其中POT＞PD，环路锁定后，测定锁定电压值VOT
按公式：K= (POT-PO)/(VOT-VO)
计算模拟延迟步进值K，把VO作为电压控制线性模拟延迟设定值的零点值，根据已知的VO，K，PO和延迟系统需要延迟的时间T，按公式：
N=NO+ (△N)/(PD)
计算构成数字延迟电路的可予置减计数器的予置数N，按公式：
V＝VO+ (ΔT)/(K)
计算电压控制线性模拟延迟电路的控制电压设定值V，
上两式中，ΔN为 (T-PO)/(PD) 的整数倍部分
ΔT为 (T-PO)/(PD) 的余数部分
根据计算结果，分别设定数字延迟部分予置数和模拟延迟部分电压值。
完成设定工作后，如将环路从首尾处断开，那么首尾间便成一延迟系统。从首端输入脉冲，从尾端便得到被延迟了的输出脉冲，延迟时间为所设定的时间。如果环路不断开，在振荡启动脉冲触发以后，环路便形成一环路延迟脉冲振荡器，振荡周期为所设定的时间。振荡信号可以从环路上的任意点取出，也可以只从环路的首尾相连处即输入和输出端上取出。这里要指出的是，无论是开环状态下延迟系统的延迟时间或者是闭环状态下环路的振荡周期时间，都是以输入端为参考点的随机输入脉冲延迟时间，只不过闭环状态是开环状态中随机输入脉冲等于输出脉冲的一种特殊情况。
本发明将延迟系统首尾相连，构成闭环，将时间延迟锁定问题转换成频率锁定问题处理，可以方便而准确地对随机脉冲的延迟时间进行锁定。
构成环路后，由于将外触发脉冲包含在校准环路中，使校准状态符合实际使用情况，消除了插入延迟Tid的不确定性。例如应用本发明设计的《时间合成器》克服了Tid（插入延迟）的不确定性，使Ti＝140ns±0.3ns，为一确定值，如图三所示，从而解决了随机脉冲延迟时间的精确设定问题。
作为随机脉冲延迟的一个特例，构成环路后，外触发脉冲等于输出延迟脉冲，实际构成为一种新型的脉冲信号发生器-数字式高分辨率脉冲信号发生器。
本发明可广泛应用于精确时间控制、精确时间间隔测量，频率、时间合成等技术领域。
图一：随机脉冲延迟时间锁定方法图。
图二：HP5359时间综合器延迟工作方式指标及波形图。
图三：本发明实施例《时间合成器》指标及波形图。
图四、本发明实施例《时间合成器》原理方框图
现结合图四详细描述本发明实施例方案
输入端（1），输出端（2）、输出端（3）分别为外触发脉冲输入端，同步延迟脉冲输出端和主延迟脉冲输出端。工作方式是由输入端（1）输入一个外触发脉冲，在输出端（2）和输出端（3）分别得到一个同步延迟脉冲和一个主延迟脉冲。两个输出脉冲由三个延迟系统延迟产生。
一个同步延迟系统，它由以下各部分组成：
外触发输入端（1），输入电路（4），可启动振荡器（5），数字延迟电路（6），斜坡电压发生器（7），电压比较器（8），脉冲形成器（9）和输出端（2）。
一个主脉冲前沿延迟系统，它由以下各部分组成：
外触发输入端（1），输入电路（4），可启动振荡器（5），数字延迟电路（10），斜坡电压发生器（11），电压比较器（12），脉冲形成电路（16）和主脉冲输出端（3）。
一个主脉冲后沿延迟系统，它由以下各部分组成：
外触发输入端（1），输入电路（4），可启动振荡器（5），数字延迟电路（13），斜坡电压发生器（14），电压比较器（15），脉冲形成电路（16）和主脉冲输出端（3）组成。
同步输出脉冲的脉宽是固定的40ns，由组成脉冲形成电路（9）的单稳态触发器形成，故只需用一个延迟系统。主脉冲脉宽是可调的，需两个延迟系统产生，其中前沿系统产生脉冲的前沿，后沿系统产生脉冲的后沿。在脉冲形成器（16）中由一双稳态触发器合成一完整脉冲经输出端（3）输出。
输入电路（4）将由输入端（1）送来的外触发脉冲加以整形，相位变换后触发锁相触发振荡器（5）。
锁相触发振荡器（5）由一压控振荡器构成，在由输入电路（4）送来的控制脉冲触发以后开始振荡，振荡初相与外触发随机脉冲保持一致，精度被锁定在参考时基（37）的精度上，它的作用是为数字延迟电路（6）、（10）、（13）提供高精度的周期为PD的计数时钟脉冲。
数字延迟电路（6）、（10）、（13）由可予置减计数器构成，计数量由计算机（17）设定，它完成数字延迟量的延迟任务，即完成时钟周期PD整数倍的延迟量的延迟任务。计数器计数到零时，发出一个控制脉冲，触发下级电压控制线性模拟延迟电路工作。
电压控制线性模拟延迟电路，它由斜坡电压发生器（7）、（11）、（14）和电压比较器（8）、（12）、（15）构成。通过调节电压比较器（8）、（12）、（15），输入端（24）、（25）、（26）的电压来调节电压比较器（8）、（12）、（15）输出脉冲的延迟时间，它完成数字延迟电路计数时钟周期PD整数倍以下的延迟量的延迟，目的是为提高延迟步进值的分辨率。在进行模拟延迟的零点锁定和步进值的测定时，它的控制输入端（24）、（25）、（26）分别通过开关（33）、（34）、（35）、接鉴频/鉴相器（21），其余状态分别接DA转换器（18）、（19）、（20）。
鉴频/鉴相器（21）在进行模拟延迟的零点锁定和步进值的测定时才起作用，它将环路电压控制延迟脉冲振荡信号与参考脉冲信号进行鉴频。
DA转换器（18）、（19）、（20）受控于计算机，将直流电压分别送到电压比较器（8）、（12）、（15）的控制端（24）、（25）、（26）完成模拟延迟量的设定任务。
计算机系统（17），完成各种功能的控制，参数的测定和设定工作。
现以同步延迟系统为例具体描述环路锁定。
将开关（32）接通输入端（1）和输出端（2），开关（33）接通电压比较器（8）的输入端（24）和鉴频/鉴相器（21）的误差信号输出端（28），同步延迟系统构成环路压控振荡器，在振荡启动信号作用以后起振，其振荡周期脉冲经过连线（27）送入鉴频/鉴相器（21），与通过连线（29）送入鉴频/鉴相器（21）的周期为PO1的参考信号进行鉴频，环路锁定后计算机（17）读取锁定电压VO1，存储起来。开关（33）转接DA转换器（18），计算机（17）通过DA转换器（18）将VD1电压送到电压比较器（8）的输入端（24），断开输入端（1）和输出端（2），同步延迟系统的延迟时间被锁定在参考信号周期PO1的数字上了。
VO1值为模拟延迟部分的零点值，计算机（17）存储备用。
以下描述同步延迟系统延迟量的设定。
将参考信号周期由PO1增大至POT1，重复前述锁定过程，测得锁定电压VOT1。按公式
K1= (POT1-PO1)/(VOT1-VO1)
计算模拟延迟的步进值K1，根据VO1，K1，PO1和延迟系统需要延迟的时间T1，按公式
N1=NO1+ (△N1)/(PD1)
计算出构成数字延迟电路的可予置减计数器的予置数N1，其中NO1为减计数器的已予置数，
ΔN1为 (T1-PO1)/(PD) 的整数倍部分，
按公式
V1=VO1+ (△T1)/(K1)
计算电压控制线性模拟延迟电路的控制电压设定值V1，其中ΔT1为 (T1-PO1)/(PD) 的余数部分。
计算机将以上计算的N1数值通过连线（23）送到数字延迟电路（6），完成数字延迟的设定，通过DA转换器（18）将V1数值送到电压比较器（8）的输入端（24），完成模拟量延迟的设定。
完成设定工作后，如将环路从输入端（1），输出端（2）处断开，那么输入端（1），输出端（2）间便成一延迟系统，从输入端（1）输入脉冲，从输出端（2）便得到延迟了的输出脉冲，延迟时间为所设定的时间;如环路不断开，在振荡启动脉冲触发以后，环路便形成一环路延迟脉冲振荡器，振荡周期为所设定时间，振荡信号可以从环路上的任意点取出，也可以只从环路的输入端（1），输出端（2）相连处取出。
本实施例其余两个延迟系统其锁定和设定的方法和步骤与同步脉冲延迟系统完全相同。