图像显示装置 技术领域
本发明涉及搭载微处理器并在液晶等上显示图像的图像显示装置。
背景技术
近年来，以便携电话为代表的通信终端装置也从黑白图像向彩色图像、从小画面向大画面、从静止图像向运动图像变化，图像数据日益大容量化。
以往，通信终端装置采用在进行装置整体控制的MPU(微处理器单元)上搭载接口、从MPU向直接连接到总线上的液晶传送像素的方法。这里，一般从MPU向液晶写入图像数据的访问速度低于从MPU访问直接连接总线的存储器等设备的速度。因此，上述方法难以在液晶上高速绘制大容量的图像。此外，与PC(个人计算机)等相比，MPU和液晶的硬件结构简单的便携电话在传送大容量的图像时MPU的总线通信量增大，成为MPU的处理负担。
对此，通过提高MPU及存储器的访问速度来提高运算处理能力、处理大容量数据的结构公开于“A MPEG4 Programmable Codec DSP with anEmbedded Pre/Post-processing Engine(IEEE 1999 Custom Integrated CircuitsConference)(一种具有嵌入式预/后处理引擎的MPEG4可编程编解码数字信号处理器(IEEE 1999专用集成电路会议))”。
此外，在液晶画面等上显示运动图像的情况下，需要合成运动图像、文字、静止图像等的功能——图形合成功能。作为与图形合成功能有关的技术，用搭载了大容量存储器的运动图像处理专用处理器来进行图像的编解码处理或图形绘制处理、进行运动图像和图形的合成处理的技术公开于“(日本)信学技报TECHNICAL REPORT OF IEICE，ED99-61，SMD99-35，ICD-9943(1999-06)”。
然而，为了提高MPU及存储器地访问速度，需要提高时钟速度，所以电池的功耗上升，影响到装置的操作时间。此外，为了进行图形合成，需要用于保存合成前的各图像数据的存储器、和用于保存合成后的图像数据的存储器，具备运动图像处理专用的处理器会导致装置大型化，不适合于强烈要求装置小型化的便携电话。
发明内容
本发明的目的在于提供一种图像显示装置，能够用比较容易的功能添加，不降低显示的清晰度，同时减轻MPU的总线通信量，并且高速绘制运动图像等大容量的图像。
该目的是如下实现的：设置连接液晶和暂时保存该液晶上要显示的图像数据的缓冲器的专用总线，在从缓冲器向液晶输出图像数据时不经过MPU的总线，并且将液晶上的存储器用于图形合成。
附图说明
图1是本发明实施例1的图像显示装置的结构方框图；
图2是本发明实施例1的图像显示装置的工作时序图；
图3是本发明实施例2的图像显示装置的结构方框图；
图4是本发明实施例2的图像显示装置的工作时序图；
图5是本发明实施例3的图像显示装置的结构方框图；
图6是本发明实施例3的图像显示装置的工作时序图；
图7是本发明实施例4的图像显示装置的结构方框图；
图8是本发明实施例5的图像显示装置的结构方框图；
图9是本发明实施例6的图像显示装置的结构方框图；
图10是本发明实施例6的图像显示装置的显示画面的示例图；
图11是本发明实施例7的图像显示装置的结构方框图；
图12是本发明实施例7的图像显示装置的工作时序图；
图13是本发明实施例7的图像显示装置的显示画面的示例图；
图14是本发明实施例8的图像显示装置的结构方框图；
图15是本发明实施例8的图像显示装置的工作时序图；
图16是本发明实施例8的图像显示装置的显示画面的示例图；
图17是本发明实施例9的图像显示装置的结构方框图；
图18是本发明实施例10的图像显示装置的结构方框图；
图19是本发明实施例11的图像显示装置的结构方框图；
图20是本发明实施例11的图像显示装置的显示画面的示例图；
图21是本发明实施例12的图像显示装置的结构方框图；
图22是本发明实施例13的图像显示装置的结构方框图；
图23是本发明实施例14的图像显示装置的结构方框图；
图24是本发明实施例14的图像显示装置的工作时序图；
图25是本发明实施例14的图像显示装置的画面的示意图；
图26是本发明实施例14的图像显示装置的存储器的示意图；
图27是本发明实施例15的图像显示装置的结构方框图；
图28是本发明实施例15的图像显示装置的工作时序图；
图29是本发明实施例16的图像显示装置的结构方框图；
图30是现有图像显示装置的写入及绘制定时的时序图；
图31是本发明实施例17的图像显示装置的结构方框图；
图32是本发明实施例17的图像显示装置的写入及绘制定时的时序图；
图33是本发明实施例18的图像显示装置的结构方框图；
图34是本发明实施例18的图像显示装置的由总线宽度变换部进行的图像数据配置变换的说明图；
图35是本发明实施例19的图像显示装置的结构方框图；
图36是MPU保持图像数据和LCD输入图像数据之间的色数对应图；
图37是本发明实施例20的图像显示装置的结构方框图；以及
图38是本发明实施例21的图像显示装置的结构方框图。
具体实施方式
便携电话等为了降低功耗，在液晶上设有存储器，在等待时间中等不更新图像的情况下，从存储器中读出图像数据来进行显示。此外，在显示运动图像的情况下，为了削减数据量，对背景等相对于上次图像没有变化的部分不进行更新，只更新特定区域的图像数据并与上次图像数据进行合成。本案的发明人着眼于这些点而提出本发明。
即，本发明的关键在于，从暂时保存液晶上的图像数据的缓中器不经MPU的总线而通过其他路径向液晶输出图像数据，并且将液晶上的存储器用于图形合成。
以下，参照附图来详细说明本发明的实施例。
(实施例1)
图1是本发明实施例1的图像显示装置的结构方框图。图1所示的图像显示装置100主要包括：MPU 101，进行图像绘制的控制；ROM 102，保存MPU 101的工作程序；RAM 103，保存要显示的图像数据等；图像显示部104，显示MPU 101生成的图像；显示缓冲器105，暂时保存从RAM 103中读出的图像数据；以及译码器106，选择显示缓冲器105的地址。
图像显示部104具有：LCD屏幕111，显示图像；驱动器112，驱动LCD屏幕111；以及LCD控制器113，对LCD屏幕111进行图像显示的控制。
在图1所示的图像显示装置中，地址总线121连接在MPU 101、ROM102、RAM 103及译码器106上，传输表示写入指示的Write(写)信号、表示读出指示的Read(读)信号等。数据总线122连接在MPU 101、ROM 102、RAM103及显示缓冲器105上，传输图像数据等。以下，将地址总线121和数据总线122合称“MPU的总线”。
此外，图像地址总线123连接显示缓冲器105和LCD控制器113，传输Write信号等。图像数据总线124连接显示缓冲器105和LCD控制器113，传输图像数据。以下，将图像地址总线123和图像数据总线124合称“图像专用总线”。
接着，用图2的时序图来说明图1所示的图像显示装置100的工作。
MPU 101经地址总线121向ROM 102输出Read信号，经数据总线122从ROM 102中读出程序。然后，MPU 101根据读出的程序来生成图像数据，经数据总线122保存到RAM 103中。
在图像显示部104的LCD屏幕111上显示图像数据的情况下，MPU 101经地址总线121向RAM 103输出Read信号(ST201)，从RAM 103中读出图像数据A(ST202)。
然后，MPU 101经地址总线121向译码器106输出Read信号，译码器106将Read信号变换为Write信号来选择地址，输出到显示缓冲器105(ST203)。图像数据A经数据总线122被写入到显示缓冲器105的由译码器106选择出的地址中(ST204)。
显示缓冲器105在被写入以1个像素至几个像素为单位的图像数据A后，按LCD控制器113的访问定时，经图像地址总线123向LCD控制器113输出Write信号(ST205)，经图像数据总线124向LCD控制器113写入图像数据(ST206)。然后，显示缓冲器105在完成向LCD控制器113写入图像数据A时，将表示写入完成的信号(以下，称为“写入完成信号”)输出到MPU101(ST207)。
以下，图像显示装置100对下一图像数据B重复ST201～207的工作。
这样，通过设置连接暂时保存图像数据的缓冲器105及连接显示缓冲器105和液晶——LCD控制器113的图像专用总线，在从显示缓冲器105向LCD控制器113写入图像数据的期间，能够开放MPU 101的总线，能够减轻从MPU 101到LCD控制器113的通信量。因此，MPU 101在MPU 101的总线被开放的期间能够进行从ROM 102中读出程序来生成下一图像数据等处理。
通过将MPU 101、显示缓冲器105及译码器106单片化而成为带有显示接口(I/F)的MPU 131，能够实现装置的小型化。
此外，在图像显示部104中的数据宽度是数据总线122的宽度的一半以下的情况下，也可以在显示缓冲器105中将图像数据进行二分以上的分割后，写入到LCD控制器113中。由此，能够将地址总线121及数据总线122开放给其他处理，并且能够通过1次访问向LCD控制器113写入2个像素以上的数据。
(实施例2)
图3是本发明实施例2的图像显示装置的结构方框图。在图3所示的图像显示装置300中，对与图1所示的图像显示装置100相同的部分附以与图1相同的标号并省略说明。
图3所示的图像显示装置300采用下述结构：与图1所示的图像显示装置100相比，删除了显示缓冲器105及译码器106，添加了选择LCD控制器113的地址的译码器301。
地址总线121连接在MPU 101、ROM 102及RAM 103上，将从地址总线121到RAM 103的信号线进行分支并与译码器106相连。数据总线122连接在MPU 101、RAM 102及RAM 103上。此外，图像数据总线124连接数据总线122和LCD控制器113。
接着，用图4的时序图来说明图3所示的图像显示装置300的工作。
MPU 101经地址总线121向ROM 102输出Read信号，经数据总线122从ROM 102中读出程序。然后，MPU 101根据读出的程序来生成图像数据，经数据总线122保存到RAM 103中。
在图像显示部104的LCD屏幕111上显示图像数据的情况下，MPU 101经地址总线121向RAM 103及译码器301输出Read信号，从RAM 103中读出图像数据A(ST401、ST402)。译码器301将Read信号变换为Write信号并输出到LCD控制器113(ST403)。
从RAM 103中读出的图像数据A经图像数据总线124被写入到LCD控制器113的由译码器301选择出的地址中(ST404)。
以下，图像显示装置300对下一图像数据B重复ST401～404的工作。
这样，通过同时进行从RAM 103的读出和向LCD控制器113的写入，能够以以往的一半的访问次数来实现绘制，所以能够减轻从MPU 101到LCD控制器113的通信量。
通过将MPU 101及译码器301单片化而成为带有显示接口(I/F)的MPU311，能够实现装置的小型化。
(实施例3)
实施例3组合了上述实施例1和实施例2。
图5是本发明实施例3的图像显示装置的结构方框图。在图5所示的图像显示装置500中，对与图1所示的图像显示装置100相同的部分附以与图1相同的标号并省略说明。
图5所示的图像显示装置500与图1所示的图像显示装置100相比，不同点在于，配有译码器301来取代译码器106，从地址总线121到RAM 103的信号线进行分支并与译码器301相连。
接着，用图6的时序图来说明图5所示的图像显示装置500的工作。
MPU 101经地址总线121向ROM 102输出Read信号，经数据总线122从ROM 102中读出程序。然后，MPU 101根据读出的程序来生成图像数据，经数据总线122保存到RAM 103中。
在图像显示部104的LCD屏幕111上显示图像数据的情况下，MPU 101经地址总线121向RAM 103及译码器301输出Read信号(ST601)。同时，译码器301将Read信号变换为Write信号并输出到显示缓冲器105(ST602)。图像数据A经数据总线122被写入到显示缓冲器105的由译码器301选择出的地址中(ST603)。
显示缓冲器105在被写入以1个像素至几个像素为单位的图像数据A后，按LCD控制器113的访问定时向LCD控制器113输出Write信号(ST604)，经图像数据总线124将图像数据写入到LCD控制器113中(ST605)。
以下，图像显示装置500对下一图像数据B重复ST601～605的工作。
由此，在从显示缓冲器105向LCD控制器113写入图像数据的期间，能够将地址总线121及数据总线122开放给其他处理，并且能够以以往的一半的访问次数来实现绘制，所以能够减轻从MPU 101到LCD控制器113的通信量。
通过将MPU 101、显示缓冲器105及译码器301单片化而成为带有显示接口(I/F)的MPU 511，能够实现装置的小型化。
(实施例4)
图7是本发明实施例4的图像显示装置的结构方框图。在图7所示的图像显示装置700中，对与图1所示的图像显示装置100相同的部分附以与图1相同的标号并省略说明。
图7所示的图像显示装置700采用下述结构：与图1所示的图像显示装置100相比，删除了显示缓冲器105及译码器106，添加了显示控制部701。
地址总线121连接在MPU 101、ROM 102及RAM 103上，而数据总线122连接在MPU 101、ROM 102及RAM 103上。此外，图像数据总线124连接RAM 103和LCD控制器113。
MPU 101向显示控制部701输出开始写入图像数据的指示信号(以下，“写入开始指示信号”)。
显示控制部701接收到写入开始指示信号后，将Read信号输出到RAM103，将Write信号输出到LCD控制器113。然后，显示控制部701从RAM 103中读出1个画面的量等规定量的数据并写入到LCD控制器113后，向MPU101输出写入完成信号。
这样，通过具备显示控制部701，不用MPU 101来进行从RAM 103中读出数据并写入到LCD控制器113的控制，能够减轻花费在MPU 101的绘制上的总线通信量，并且能够减轻绘制处理中MPU 101的处理负担。
(实施例5)
图8是本发明实施例5的图像显示装置的结构方框图。在图8所示的图像显示装置中，对与图1所示的图像显示装置相同的部分附以与图1相同的标号并省略说明。
图8所示的图像显示装置800采用下述结构：与图1所示的图像显示装置相比，删除了显示缓冲器105及译码器106，添加了图像编解码单元801。图像编解码单元801具有存储器控制部811、图像编解码部812、以及帧RAM813。
地址总线121连接在MPU 101、ROM 102、RAM 103及存储器控制部811上，而数据总线122连接在MPU 101、ROM 102、RAM 103及存储器控制部811上。
此外，图像地址总线123及图像数据总线124连接存储器控制部811和LCD控制器113。
MPU 101经地址总线121向存储器控制部811输出开始解码处理的指示信号(以下，“解码开始指示信号”)。
存储器控制部811在内部具有帧存储器，暂时保存按JPEG或MPEG4等编码过的图像数据，保存例如1个画面的图像数据后，根据解码开始指示信号，将图像数据输出到图像编解码部812。此外，存储器控制部811与LCD控制器113的访问定时同步经图像数据总线124将帧RAM 813中保存的图像数据输出到LCD控制器113。
图像编解码部812对按JPEG或MPEG4等编码过的图像数据进行解码，写入到帧RAM 813中。帧RAM 813保存图像编解码部812解码过的图像数据，输出到存储器控制部811。
这样，通过具备图像编解码单元801，经图像数据总线124向LCD控制器113写入解码过的图像数据，特别是能够不占有数据总线121而在图像显示部104上对运动图像等编码过的数据进行绘制，能够减轻整个图像显示装置的处理负担。
通过用DSP(数字信号处理器)来构成图像编解码单元801，能够实现装置的小型化。
此外，也可以是存储器控制部811使1个画面的数据与垂直同步信号同步、使各像素与Write信号同步并将该数据和该各像素输出到图像显示部104，图像显示部104与垂直同步信号、水平同步信号及Write信号同步在LCD屏幕上进行绘制。在此情况下，对运动图像等连续输出的图像在显示之前都是同步工作的，所以能够进行看不到画面改写的绘制，能够提供高清晰度的图像。
(实施例6)
图9是本发明实施例6的图像显示装置的结构方框图。在图9所示的图像显示装置900中，对与图8所示的图像显示装置800相同的部分附以与图8相同的标号并省略说明。
图9所示的图像显示装置900与图8所示的图像显示装置800相比，图像显示部901的内部结构与图像显示部104不同。
图像显示部901采用下述结构：与图像显示部104相比，删除了LCD控制器113，添加了命令控制部911、R/W控制部912、写入部913、帧存储器914及读出部915。帧存储器914是用于在存储器等待时间中等保存要显示的图像数据的现有电路。
图像编解码单元801用存储器控制部811来把握MPU 101指示的要更新的特定区域，用帧RAM 813来保存比图像显示部901具有的像素数少的特定区域的图像数据。此外，存储器控制部811输出命令/数据选择信号，该命令/数据选择信号指定要写入到液晶模块中的数据是用于控制液晶的命令、还是用于显示在液晶上的图像数据。
命令控制部911解释输入的命令，按照该命令将控制信号设定到R/W控制部912中。例如，在指定特定区域的命令被发送来的情况下，解释该命令，将其后要绘制到液晶上的区域通知给R/W控制部912。
R/W控制部912例如根据命令控制部911指定的绘制范围，识别从数据总线122发送来的数据是否是该指定范围的数据，对写入部913及读出部915进行控制。此外，R/W控制部912也进行帧存储器的读出、写入的定时仲裁等。
写入部913根据从图像地址总线123输入的Write信号将从图像数据总线124输入的图像数据写入到帧存储器914中。
帧存储器914暂时贮存要写入到液晶模块中的图像数据。通常，液晶模块需要每隔某个恒定时间向液晶发送图像数据，刷新液晶屏幕的数据。另一方面，来自MPU 101的图像数据是不定期写入的，所以将写入的数据暂时写入到帧存储器914中，定期进行从帧存储器914中读出到液晶中的工作。
读出部915进行从帧存储器914中读出图像数据的读出控制、及将读出的图像数据写入到液晶模块中的写入控制。
图像显示装置900的显示画面的一例示于图10。在图10中，整个显示画面的区域A由N×M个像素构成，其左上坐标为(0，0)，右下坐标为(N，M)。在图10的区域B中新写入图像的情况下，图像显示部901解释指定光栅扫描上的始点坐标(Hs，Vs)、终点坐标(He，Ve)的命令，在LCD屏幕111的区域B上绘制图像数据。
这样，通过在现有电路——帧存储器914中存储图像数据，使图像编解码单元801生成的特定区域的图像和上次生成的图像重合，即将液晶上的存储器用于图形合成，能够用比较容易的功能添加来高速绘制运动图像等大容量的图像，能够削减成本。此外，能够削减数据总线122传输的数据量，所以能够减轻花费在MPU 101的绘制上的总线通信量。此外，能够削减帧RAM813的存储容量，能够实现装置的小型化。
此外，也可以是存储器控制部811使1个画面的数据与垂直同步信号同步、使各像素与Write信号同步而输出到图像显示部901，图像显示部901与垂直同步信号、水平同步信号及Write信号同步在LCD屏幕上进行绘制。在此情况下，对运动图像等连续输出的图像在显示之前都是同步工作的，所以能够进行看不到画面改写的绘制，能够提供高清晰度的图像。
(实施例7)
图11是本发明实施例7的图像显示装置的结构方框图。在图11所示的图像显示装置1100中，对与图9所示的图像显示装置900相同的部分附以与图9相同的标号并省略说明。
图11所示的图像显示装置1100与图9所示的图像显示装置900相比，不同点在于，在存储器控制部811的内部具有禁止比特生成部1101。
禁止比特生成部1101根据来自MPU 101的指示，对不进行画面更新的区域将禁止更新的禁止比特输出到图像显示部901。图像显示部901对禁止比特指定的区域显示上次显示过的图像数据。
图12是图11所示的图像显示装置1100的工作时序图。而图13是在图12的情况下图像显示装置1100的显示画面的示例图。
在图12中，An、Bn作为不进行更新的像素。在此情况下，存储器控制部811在将An、Bn输出到图像显示部901时将禁止比特设定为“允许”。图像显示部901如图13所示不进行禁止比特为“允许”的像素的更新。
这样，通过从存储器控制部811向图像显示部901输出禁止比特，除了能够将液晶上的存储器用于图形合成之外，还能够在图像显示部901中，虽然进行整个画面的输出，但是只更新一部分区域的图像。此外，能够削减数据总线122传输的数据量，所以能够减轻花费在MPU 101的绘制上的总线通信量。
此外，也可以是存储器控制部811使1个画面的数据与垂直同步信号同步、使各像素与Write信号同步而输出到图像显示部901，图像显示部901与垂直同步信号、水平同步信号及Write信号同步在LCD屏幕上进行绘制。在此情况下，对运动图像等连续输出的图像在显示之前都是同步工作的，所以能够进行看不到画面改写的绘制，能够提供高清晰度的图像。
(实施例8)
图14是本发明实施例8的图像显示装置的结构方框图。在图14所示的图像显示装置1400中，对与图11所示的图像显示装置1100相同的部分附以与图11相同的标号并省略说明。
图14所示的图像显示装置1400与图11所示的图像显示装置1100相比，不同点在于，在图像显示部901的内部添加了禁止比特保持存储器1401，在存储器控制部811的内部具有更新允许比特生成部1411。
更新允许比特生成部1411根据来自MPU 101的指示，向图像显示部901输出表示是否允许更新禁止比特的更新允许比特。图像显示部901在输入了表示不允许更新禁止比特的更新允许比特的情况下，对禁止比特保持存储器1401中保持的禁止比特指定的区域显示上次显示过的图像数据。
图15是图14所示的图像显示装置1400的工作时序图。而图16是在图15的情况下图像显示装置1400的显示画面的示例图。
在图15中，假设在第N帧中将An、Bn输出到图像显示部901时禁止比特被设定为“允许”，在第N+1帧中未设定禁止比特。在此情况下，由于在第N帧中在禁止比特保持存储器1401中保持有禁止比特，所以图像显示部901如图16所示不进行根据禁止比特而未更新的像素An、Bn的更新。
这样，通过使图像显示部901保持禁止比特，能够削减生成禁止比特的次数，所以除了实施例7的效果之外，还能够降低功耗。
此外，也可以是存储器控制部811使1个画面的数据与垂直同步信号同步、使各像素与Write信号同步而输出到图像显示部901，图像显示部901与垂直同步信号、水平同步信号及Write信号同步在LCD屏幕上进行绘制。在此情况下，对运动图像等连续输出的图像在显示之前都是同步工作的，所以能够进行看不到画面改写的绘制，能够提供高清晰度的图像。
(实施例9)
图17是本发明实施例9的图像显示装置的结构方框图。在图17所示的图像显示装置1700中，对与图9所示的图像显示装置900相同的部分附以与图9相同的标号并省略说明。
图17所示的图像显示装置1700采用下述结构：与图9所示的图像显示装置900相比，在图像显示部901的内部添加了禁止比特生成译码器1701。
在本实施例中，取代实施例7中说明过的禁止比特，例如将12比特的图像数据“000000000000”规定为禁止更新图像数据，禁止比特生成译码器1701在输入了禁止更新图像数据的情况下生成禁止比特，输出到R/W控制部912。
由此，能够得到与实施例7同样的效果。此外，通过在图17所示的图像显示装置1700中添加图14所示的保持存储器1401，从存储器控制部811向图像显示部901输出更新允许比特，能够得到与实施例8同样的效果。
此外，也可以是存储器控制部811使1个画面的数据与垂直同步信号同步、使各像素与Write信号同步而输出到图像显示部901，图像显示部901与垂直同步信号、水平同步信号及Write信号同步在LCD屏幕上进行绘制。在此情况下，对运动图像等连续输出的图像在显示之前都是同步工作的，所以能够进行看不到画面改写的绘制，能够提供高清晰度的图像。
(实施例10)
实施例10组合了上述实施例1和实施例5，按未编码的图像数据和编码过的图像数据来切换写入到LCD控制器的路径。
图18是本发明实施例10的图像显示装置的结构方框图。在图18所示的图像显示装置1900中，对与图1及图8所示的图像显示装置100、800相同的部分附以与图1及图8相同的标号并省略说明。
图18所示的图像显示装置1800采用下述结构：与图1所示的图像显示装置100相比，添加了图8所示的图像编解码单元801、图像数据切换部1801及试验状态缓冲器1802-1～5。
图像数据切换部1801通过控制试验状态缓冲器1802-1～5，使未编码的图像数据经显示缓冲器105显示在图像显示部104上，而使编码过的图像数据经图像编解码单元801显示在图像显示部104上。
这样，通过用图像数据切换部1801来切换写入路径，不占有数据总线121就能够将编码过的图像数据及未编码的图像数据两者都绘制在图像显示部104上，能够减轻整个图像显示装置的处理负担。
图像显示装置1800也可以使图像数据切换部1801内置在存储器控制部811中。
此外，与实施例1同样，可以将MPU 101、显示缓冲器105及译码器106单片化而成为带有显示接口(I/F)的MPU 131。
此外，在图像显示部104中的数据宽度是数据总线122的宽度的一半以下的情况下，也可以在显示缓冲器105中将图像数据进行二分以上的分割后，写入到LCD控制器113中。
此外，在图18所示的图像显示装置中，通过采用删除显示缓冲器105及译码器106、添加图3所示的译码器301的结构，能够在图形数据等未编码的图像数据的显示中得到与实施例2同样的效果。
此外，在图18所示的图像显示装置中，通过采用如图5所示从地址总线121到RAM 103的信号线分支并与译码器106相连的结构，能够在图形数据等未编码的图像数据的显示中得到与实施例3同样的效果。
此外，在图18所示的图像显示装置中，通过采用如图7所示删除显示缓冲器105及译码器106、添加显示控制部701的结构，能够在图形数据等未编码的图像数据的显示中得到与实施例4同样的效果。
此外，通过在不从图像编解码单元801输出图像数据时停止向图像编解码单元801供给的电源及时钟，能够降低功耗。作为实现停止电源及时钟的方法，可以在图像编解码单元801是1个LSI的情况下，从外部停止向LSI供给的电源及时钟，或者使LSI的内部具有停止电源及时钟的门机构，等等。
(实施例11)
实施例11组合了上述实施例6和实施例10，按未编码的图像数据和编码过的图像数据来切换写入到LCD控制器的路径，而且只更新特定区域。
图19是本发明实施例11的图像显示装置的结构方框图。在图19所示的图像显示装置1900中，对与图18所示的图像显示装置1800相同的部分附以与图18相同的标号并省略说明。
图19所示的图像显示装置1900采用下述结构：与图18所示的图像显示装置1800相比，添加了图9所示的图像显示部901来取代图像显示部104。图像数据切换部1801控制试验状态缓冲器1802-1～7。
图像显示装置1900的显示画面的一例示于图20。例如，首先，图像显示部901在第1帧中在(0，0)至(N，M)即LCD屏幕111的整个显示区域A上绘制从显示缓冲器105输出的图像数据。然后，图像显示部901解释表示在第2帧中要绘制的区域B是(Hs1，Vs1)至(He1，Ve1)的命令，在LCD屏幕111的区域B上绘制从图像编解码单元801输出的图像数据。然后，图像显示部901解释表示在第3帧中要绘制的区域C是(Hs2，Vs2)至(He2，Ve2)的命令，在LCD屏幕111的区域C上绘制从显示缓冲器105输出的图像数据。
这样，通过用图像数据切换部1801来切换写入路径，不占有数据总线121就能够将编码过的图像数据及未编码的图像数据两者都绘制在图像显示部901上，能够减轻整个图像显示装置的处理负担。此外，通过在现有电路——帧存储器914中存储图像数据，使显示缓冲器105及图像编解码单元801生成的特定区域的图像和上次生成的图像重合，能够将液晶上的存储器用于图形合成。因此，能够用比较容易的功能添加来高速绘制将编码过的图像数据及未编码的图像数据两者合成所得的图像，能够削减成本。
此外，也可以是存储器控制部811使1个画面的数据与垂直同步信号同步、使各像素与Write信号同步而输出到图像显示部901，图像显示部901与垂直同步信号、水平同步信号及Write信号同步在LCD屏幕上进行绘制。在此情况下，对运动图像等连续输出的图像在显示之前都是同步工作的，所以能够进行看不到画面改写的绘制，能够提供高清晰度的图像。
此外，通过在图19所示的图像显示装置1900中添加图11所示的禁止比特生成部1101，从存储器控制部811向图像显示部901输出禁止比特，还能够获得与实施例7同样的效果。
此外，通过向图19所示的图像显示装置1900添加图14所示的保持存储器1401及更新允许比特生成部1411，从存储器控制部811向图像显示部901输出更新允许比特，还能够得到与实施例8同样的效果。
此外，通过向图19所示的图像显示装置1900添加图17所示的禁止比特生成译码器1701，从存储器控制部811向图像显示部901输出禁止更新图像数据，还能够得到与实施例9同样的效果。
(实施例12)
图21是本发明实施例12的图像显示装置的结构方框图。在图21所示的图像显示装置2100中，对与图1所示的图像显示装置100相同的部分附以与图1相同的标号并省略说明。
图21所示的图像显示装置2100采用下述结构：与图1所示的图像显示装置100相比，添加了图像编解码单元2101。图像编解码单元2101具有存储器控制部2111、图像编解码部2112、以及减色部2113。
地址总线121连接在MPU 101、ROM 102、RAM 103、译码器106及存储器控制部2111上。数据总线122连接在MPU 101、ROM 102、RAM 103、显示缓冲器105及存储器控制部2111上。
存储器控制部2111将按JPEG或MPEG4等编码过的图像数据暂时保存到内部存储器中并输出到图像编解码部2112，暂时保存从减色部2113输出的图像数据，根据Read信号经数据总线122输出到MPU 101。
图像编解码部2112对按JPEG或MPEG4等编码过的图像数据进行解码，输出到减色部2113。
减色部2113对从图像编解码部2112输出的数据进行减色处理，以变为在图像显示部104上进行显示所需的比特宽度，输出到存储器控制部2111。
例如，设解码过的图像数据原来1个像素的比特数为RGB各8比特，合计24比特(全色)，设图像显示部104的比特数为8比特，则图像编解码单元2101在解码之后紧接着将解码过的24比特的图像减色为8比特，保存到存储器控制部2111的内部存储器中。然后，图像编解码单元2101经数据总线122用16比特总线向显示缓冲器105写入2个像素的数据。
这样，通过对解码过的图像数据进行减色，能够大幅度减轻MPU的总线通信量。
(实施例13)
图22是本发明实施例13的图像显示装置的结构方框图。在图22所示的图像显示装置2200中，对与图1所示的图像显示装置100相同的部分附以与图1相同的标号并省略说明。
图22所示的图像显示装置2200采用下述结构：与图1所示的图像显示装置100相比，添加了总线仲裁器2201及DMAC(显示用动态存储器访问控制器)2202。
地址总线121及数据总线122分别连接在MPU 101、ROM 102、RAM103、显示缓冲器105及DMAC 2202上。
在图22所示的图像显示装置2200中，可作为能够控制地址总线121及数据总线122的访问的主控器的是MPU 101和DMAC 2202两者。总线仲裁器2201按照条件对MPU 101及DMAC 2202进行总线使用权的仲裁。例如，使DMAC 2202的使用权的优先级高于MPU 101，在MPU 101及DMAC 2202同时向总线仲裁器2201发出总线使用请求的情况下，总线仲裁器2201进行仲裁，使得将总线使用权交给DMAC 2202。
DMAC 2202如果从总线仲裁器2201得到总线使用权，则自主地控制地址总线121及数据总线122，从RAM 103中读出图像数据并写入到显示缓冲器105中。
由此，能够通过DMAC 2202不经CPU而在输入输出装置和存储器间交换数据，所以能够提高数据的传送速度，减轻CPU的负担。
(实施例14)
图23是本发明实施例14的图像显示装置的结构方框图。在图23所示的图像显示装置2300中，对与图22所示的图像显示装置2200相同的部分附以与图22相同的标号并省略说明。
图23所示的图像显示装置2300采用下述结构：与图22所示的图像显示装置2200相比，删除了DMAC 2202，在显示缓冲器105内添加了DMAC2301。
地址总线121及数据总线122分别连接在MPU 101、ROM 102、RAM 103及显示缓冲器105上。
DMAC 2301被包含在显示缓冲器105中，如果从总线仲裁器2201得到总线使用权，则自主地控制地址总线121及数据总线122，从RAM 103中读出图像数据。
接着，用图24的时序图来说明图23所示的图像显示装置2300的工作。
MPU 101经地址总线121向ROM 102输出Read信号，经数据总线122从ROM 102中读出程序。然后，MPU 101根据读出的程序来生成图像数据，经数据总线122保存到RAM 103中。
在图像显示部104的LCD屏幕111上显示图像数据的情况下，DMAC2301经地址总线121向RAM 103输出Read信号，从RAM 103中读出图像数据A(ST2401、ST2402)。
从RAM 103读出的图像数据A经图像数据总线124被写入到显示缓冲器105的由DMAC 2301选择出的地址中(ST2403、ST2404)。
以下，图像显示装置2300对图像数据B重复ST2401～2404的工作。
这样，通过使DMAC 2301包含在显示缓冲器105中，能够用1个步骤来执行从RAM 103的读出和向显示缓冲器105的写入，所以与需要从RAM103的读出和向显示缓冲器105的写入这2个步骤的实施例13相比，能够高速进行图像数据的传送。
这里，在便携电话等的液晶中，有时无需每次对整个画面进行画面的更新，只更新一部分画面就够了。图25是该情况下的图像显示装置的画面的示意图，而图26是该情况下的图像显示装置的存储器的示意图。
一个画面的图像数据从图25的左上向右下按光栅扫描顺序被显示。光栅扫描上的数据按存储器的地址顺序被保存。例如，假设要被更新的矩形画面是图25的矩形剪切区域，则该矩形剪切区域的数据被间歇地写入到图26的存储器中。
DMAC 2301通过设定开始地址Z、VRAM水平方向比特数XX、矩形传送区域水平点数X、矩形区域行数Y，能够自主地算出与要被更新的矩形画面对应的存储器的地址，能够只传送要被更新的图像数据。由此，能够减轻MPU 101的处理负担。
(实施例15)
图27是本发明实施例15的图像显示装置的结构方框图。在图27所示的图像显示装置2700中，对与图23所示的图像显示装置2300相同的部分附以与图23相同的标号并省略说明。
图27所示的图像显示装置2700采用下述结构：与图23所示的图像显示装置2300相比，在显示缓冲器105内添加了多级的FIFO部2701。
FIFO部2701暂时保存从RAM 103读出的图像数据，用FIFO(First InFirst Out，先入先出)输出到LCD控制器113。
接着，用图28的时序图来说明图27所示的图像显示装置2700的工作。在图28中示出下述情况：显示缓冲器105写入到LCD控制器113的周期(t2)比MPU总线从RAM 103中读出图像数据的周期(t1)长。此外，在图28中，设FIFO部2701的级数为6级。
MPU 101经地址总线121向ROM 102输出Read信号，经数据总线122从ROM 102中读出程序。然后，MPU 101根据读出的程序来生成图像数据，经数据总线122保存到RAM 103中。
在图像显示部104的LCD屏幕111上显示图像数据的情况下，DMAC2301经地址总线121向RAM 103输出Read信号，按周期t1从RAM 103中读出图像数据A(ST2801、ST2802)。
从RAM 103中读出的图像数据A经图像数据总线124被写入到显示缓冲器105的FIFO部 2701中(ST2803)。
显示缓冲器105按周期t2将写入到FIFO部2701中的图像数据A写入到LCD控制器113中(ST2804、ST2805)。
以下，图像显示装置2700对图像数据B～F重复ST2801～2805的工作。
这样，通过使FIFO部2701包含在显示缓冲器105中，能够用FIFO部2701来吸收MPU总线从RAM 103中读出图像数据的周期、和显示缓冲器105写入到LCD控制器113的周期之间的时间差，所以能够不改变MPU总线的访问速度，而从RAM 103中读出到显示缓冲器105。因此，MPU总线将图像数据高速地读出到显示缓冲器105，在显示缓冲器105低速地写入到LCD控制器的期间，MPU 101可以进行别的处理，能够减轻MPU 101的处理负担。
这里，一般来说，图像数据总线124的访问速度比数据总线122的访问速度慢。因此，在图27中，间歇地进行DMAC 2301的工作，对LCD显示所用的全部数据，按恒定间隔分多次来传送DMA传送单位，从而间歇地进行数据总线122上的传送，在空闲的期间，MPU 101可以占有数据总线122来进行别的处理。由此，能够减轻MPU 101进行图像数据传送的处理负担及总线通信量。
(实施例16)
图29是本发明实施例16的图像显示装置的结构方框图。在图29所示的图像显示装置2900中，对与图23所示的图像显示装置2300相同的部分附以与图23相同的标号并省略说明。
图29所示的图像显示装置2900采用下述结构：与图23所示的图像显示装置2300相比，在地址总线121上添加了总线开关2901，在数据总线122上添加了总线开关2902，添加了内部RAM 2903。
总线仲裁器2201控制总线开关2901及总线开关2902来进行总线的分离。以下，以总线开关2901及总线开关2902为界，将图29的左侧称为内总线，将右侧称为为总线。用总线开关2901及总线开关2902来进行总线的分离，是下述情况：MPU 101和显示缓冲器105同时工作，而且MPU 101用内总线来进行处理，显示缓冲器105用外总线来进行处理。例如，是下述情况：MPU 101实施内部RAM 2903的工作，显示缓冲器105将从RAM 103中读入的图像数据输出到LCD控制器113。
这样，通过分离总线，不停止MPU 101的工作，就能够使显示缓冲器105工作来进行LCD屏幕上的显示，所以能够提高MPU 101的处理性能。
(实施例17)
这里，在一般的TFT(Thin Film Transistor，薄膜晶体管)-LCD中，与LCD的图像更新周期(50～70Hz)同步将数据写入到LCD控制器113中。与此相对，与LCD的图像更新周期异步按随机的定时来进行LCD屏幕的绘制。图30是以时间为横轴、以数据量为纵轴、被写入到LCD控制器113的数据(实线)的写入定时及被绘制在LCD屏幕111上的数据(虚线)的绘制定时的时序图。如图30所示，如果发生2个数据量逆转的交叉点，则具有在那里发生画面闪烁的问题。实施例17说明对付该问题的情况。
图31是本发明实施例17的图像显示装置的结构方框图。在图31所示的图像显示装置3100中，对与图23所示的图像显示装置2300相同的部分附以与图23相同的标号并省略说明。
图31所示的图像显示装置3100采用下述结构：与图23所示的图像显示装置2300相比，在显示缓冲器105内添加了定时器3101。
定时器3101按LCD的图像更新周期将脉冲信号输出到DMAC 2301及LCD控制器113。DMAC 2301按该脉冲信号的定时来起动，而LCD控制器113按LCD的图像更新周期来进行LCD屏幕111的图像的更新。
接着，用图32的时序图来说明图31所示的图像显示装置3100的工作。在图32中，脉冲信号Vsync按LCD的图像更新周期从定时器3101被输出到DMAC 2301及LCD控制器113。
DMAC 2301接收到脉冲信号Vsync后，将1个画面的图像数据传送到LCD控制器113。图32的虚线表示时间(横轴)和被写入到LCD控制器113中的图像数据的量(纵轴)之间的关系。此外，图32的实线表示时间(横轴)和LCD屏幕111上绘制的图像数据的量(纵轴)之间的关系。
如图32所示，通过与LCD的图像更新周期同步从显示缓冲器105向LCD控制器113传送图像数据，能够防止交叉点的发生，所以能够抑制画面闪烁的发生。在本实施例中，在显示缓冲器105内设置定时器3101，由图像显示部104内的LCD控制器113接收脉冲信号，但是也可以采用下述结构：在图像显示部104中设置定时器，由显示缓冲器105内的DMAC 2301接收脉冲信号。
(实施例18)
图33是本发明实施例18的图像显示装置的结构方框图。在图33所示的图像显示装置3300中，对与图23所示的图像显示装置2300相同的部分附以与图23相同的标号并省略说明。
图33所示的图像显示装置3300采用下述结构：与图23所示的图像显示装置2300相比，在显示缓冲器105内添加了总线宽度变换部3301。
在数据总线122的总线宽度和图像数据总线124的总线宽度不同的情况下，总线宽度变换部3301变换数据总线122传输来的图像数据的配置并输出到图像数据总线124。
图34是总线宽度变换部3301进行的图像数据配置变换的说明图。在图34中，设数据总线122的总线宽度为32比特，图像数据总线124的总线宽度为8比特，设1个像素用8比特(256色)的图像数据来表示。在此情况下，通过1次访问，4个像素(A～D、E～H)的图像数据从RAM 103经由数据总线122被传送到显示缓冲器105。总线宽度变换部3301对传送到显示缓冲器105的图像数据进行配置变换，将像素逐个经由图像数据总线124传送到LCD控制器113。
由此，能够使数据总线122的总线宽度大于图像数据总线124的总线宽度，将多个像素的图像数据1次传送到显示缓冲器105，所以能够减轻MPU101的处理负担。
(实施例19)
这里，一般来说，MPU 101的内部存储器的比特宽度为8比特/16比特/32比特等，是8×2n-1比特(n是自然数)，通过以该比特宽度为单位来形成图像数据，能够高效地使用存储器。但是，在此情况下，例如如果LCD具有18比特(RGB＝666)的显示能力，则必须使MPU 101的内部存储器的比特宽度为32比特，在32比特中，14比特为无用的区域。实施例19说明对付该问题的情况。
图35是本发明实施例19的图像显示装置的结构方框图。在图35所示的图像显示装置3500中，对与图23所示的图像显示装置2300相同的部分附以与图23相同的标号并省略说明。
图35所示的图像显示装置3500采用下述结构：与图23所示的图像显示装置2300相比，在显示缓冲器105内添加了色数扩展部3501。
色数扩展部3501对传送到显示缓冲器105的图像数据进行与LCD的显示能力对应的比特扩展处理。
图36是MPU保持图像数据和LCD输入图像数据之间的色数对应图。在图36中，设MPU 101的内部存储器保持的数据为16比特(RGB＝565)，设LCD具有18比特(RGB＝666)的显示能力。色数扩展部3101对传送到显示缓冲器105的图像数据进行与图36的LCD输入图像数据的“666”对应的比特扩展。在图36中，还示出LCD具有24比特(RGB＝888)的显示能力的情况下的扩展例。
由此，例如在LCD具有18比特(RGB＝666)的显示能力的情况下，能够从16比特来扩展、生成1个像素的数据，所以无需将MPU 101具有的图像数据区域扩展为32比特等，能够削减MPU 101的内部存储器的容量。而且，通过搭载本实施例的显示缓冲器，能够支持各种色数的LCD，所以装置的通用性提高。
(实施例20)
图37是本发明实施例20的图像显示装置的结构方框图。在图37所示的图像显示装置3700中，对与图23所示的图像显示装置2300相同的部分附以与图23相同的标号并省略说明。
图37所示的图像显示装置3700采用下述结构：与图23所示的图像显示装置2300相比，在显示缓冲器105内添加了禁止比特生成部3701。LCD控制器113是有禁止比特输入的类型，禁止比特生成部3701根据来自MPU 101的指示，对不进行画面更新的区域生成禁止更新的禁止比特，输出到LCD控制器113。
这里，如实施例19所述，一般来说，MPU 101的内部存储器的比特宽度为8比特/16比特/32比特等，是8×2n-1比特(n是自然数)。例如，在1个像素为16比特的图像数据中，如果能够用全部16比特来表现颜色，则能够表现65536色。然而，如果将1比特用作禁止比特，则能够用于表现颜色的为15比特，只能够表现32768色。
因此，为了避免该问题，禁止比特生成部3701将特定的1色设定为与禁止比特对应的颜色(以下，称为“特定色”)。LCD控制器113进行将检测出的特定色变换为禁止比特的处理，不进行相应区域的画面更新。
这样，能够通过只将1色用作特定色来生成禁止比特，并且能够表现与用全部比特来表现颜色的情况大体相同的色数。例如，如果1个像素为16比特的图像数据，则在能够表现用全部16比特来表现颜色的情况下的65536色减去1色所得的65535色。因此，能够不使显示画面的清晰度恶化来削减MPU101的内部存储器的容量。
(实施例21)
图38是本发明实施例21的图像显示装置的结构方框图。在图38所示的图像显示装置3800中，对与图23所示的图像显示装置2300相同的部分附以与图23相同的标号并省略说明。
图38所示的图像显示装置3800采用下述结构：与图23所示的图像显示装置2300相比，在显示缓冲器105内部添加了总线控制部3801。此外，使从显示缓冲器105输出的图像数据为试验状态(3个状态)形式，能够与外部显示装置进行总线连接。
通过使得能够与外部显示装置进行总线连接，能够连结多个向图像显示部104传送图像数据的模块。因此，例如能够并联连接处理及显示运动图像的模块，提高装置的扩展性。
但是，在来自显示缓冲器105的显示图像和来自外部显示装置的显示图像重合的情况下，有时其中的某个图像会欠缺。为了解决该课题，总线控制部3801在从显示缓冲器105及外部显示装置接收到图像输出请求信号的时刻，检测有无表示当前正在发送数据的valid信号，只在没有valid信号的情况下，即在未从别处向图像显示部104传送图像数据的情况下允许开放显示总线。
从以上说明可知，根据本发明，从暂时保存液晶上的图像数据的缓冲器不经MPU的总线而通过其他路径向液晶输出图像数据，能够通过缓冲器、译码器等比较容易的功能添加来减轻从MPU到液晶的通信量。此外，根据本发明，通过将液晶上的存储器用于图形合成，能够用比较容易的功能添加来高速绘制运动图像等大容量的图像。
本申请基于2000年10月26日申请的(日本)特愿2000-327261及2001年6月21日申请的特愿2001-188725。其内容包含于此。
产业上的可利用性
本发明适用于在液晶等上显示图像的无线通信终端装置或便携电话装置。