《参考电流产生电路.pdf》由会员分享，可在线阅读，更多相关《参考电流产生电路.pdf（9页珍藏版）》请在专利查询网上搜索。
1、10申请公布号CN102346497A43申请公布日20120208CN102346497ACN102346497A21申请号201110142063722申请日20110527G05F1/56520060171申请人上海宏力半导体制造有限公司地址201203上海市浦东新区张江高科技园区郭守敬路818号72发明人段新东陈杉74专利代理机构上海思微知识产权代理事务所普通合伙31237代理人郑玮54发明名称参考电流产生电路57摘要本发明公开一种参考电流产生电路，其利用正温度系数电流产生电路产生一正温度系数的参考电流，利用一负温度系数电流产生电路产生一负温度系数的参考电流，并将两者调整组合而获得一低。
2、温度系数的参考电流。51INTCL19中华人民共和国国家知识产权局12发明专利申请权利要求书1页说明书4页附图3页CN102346517A1/1页21一种参考电流产生电路，至少包括正温度系数电流产生电路，用以产生一正温度系数的电流；负温度系数电流产生电路，用以产生一负温度系数的电流；以及电流组合电路，以将该正温度系数的电流及该负温度系数的电流作比例组合，获得一低温度系数的参考电流。2如权利要求1所述的参考电流产生电路，其特征在于该正温度系数电流产生电路至少包括第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管、第一NMOS晶体管、第二NMOS晶体管以及第一电阻，其中，该第一PMOS晶体。
3、管栅漏互连且与该第二PMOS晶体管栅极相互藕接形成电流镜，该第一NMOS晶体管漏极连接至该第一PMOS晶体管漏极，源极通过该第一电阻接地，栅极与该第二NMOS晶体管栅极互连，该第二NMOS晶体管源极接地，栅漏互连接成电阻，该第三PMOS晶体管栅极接至该第一PMOS晶体管栅极形成电流镜，其漏极形成该正温度系数的电流输出至该电流组合电路。3如权利要求2所述的参考电流产生电路，其特征在于该负温度系数电流产生电路至少包括第四PMOS晶体管、第五PMOS晶体管、第六PMOS晶体管、第三NMOS晶体管、第四NMOS晶体管以及第二电阻，该第六PMOS晶体管栅漏互连且与该第五PMOS晶体管栅极相互藕接形成电流。
4、镜，该第四NMOS晶体管漏极连接至该第六PMOS晶体管漏极，栅极接至该第五PMOS晶体管漏极，源极通过该第二电阻接地，该第三NMOS晶体管漏极接该第五PMOS晶体管漏极与该第四NMOS晶体管栅极，栅极接该第四NMOS晶体管漏极，源极接地，该第四PMOS晶体管栅极接至该第六PMOS晶体管栅极形成电流镜，漏极形成该负温度系数的电流输出至该电流组合电路。4如权利要求3所述的参考电流产生电路，其特征在于该电流组合电路为一第五NMOS晶体管，其栅漏互连并分别与该第三PMOS晶体管漏极及该第四PMOS晶体管漏极相连，源极接地。5如权利要求4所述的参考电流产生电路，其特征在于该第一PMOS晶体管、该第二PM。
5、OS晶体管、该第三PMOS晶体管、该第四PMOS晶体管及该第五PMOS晶体管源极接电源电压。权利要求书CN102346497ACN102346517A1/4页3参考电流产生电路技术领域0001本发明涉及一种比较电路，特别是涉及一种用于对电荷泵的输出电压进行调节的比较电路。背景技术0002电流源电路在模拟集成电路中起着非常重要的作用，它为许多模拟模块提供电流偏置，如放大器等。在实际的工作过程中，由于外界的温度变化会导致偏置电流的变化，从而影响别的模块能否正常工作，或者不是工作在最佳状态，因此设计一个随温度变化影响很小的电流偏置电路具有非常重要的意义。0003图1为现有的一种参考电流产生电路的电路。
6、结构图。在图1中，晶体管MP1与MP2是P型金属氧化物半导体场效应晶体管，且互相藕接形成一电流镜，NMOS晶体管MN1与电阻R1构成电流镜电路的镜像分支，接成电阻的NMOS晶体管MN2构成电流镜的参考分支，P型MOS晶体管MP3栅极截至P型MOS晶体管MP1的栅极与其互相耦接形成电流镜，其漏极连接一接成负载之NMOS晶体管MN5。0004图2为现有技术参考电流产生电路的仿真示意图。一并参照图1，温度上升时使得各MOS晶体管的阀值电压VT下降下降速度约为2MY/摄氏度，由于MN2接成电阻，PMOS晶体管MP2之阀值电压VT下降，由于其漏极电流可根据如下公式计算0005IDSKVGSVT2；其中V。
7、GS为MP2栅源电压，VT为阀值电压0006可见PMOS晶体管MP2的漏极电流IDS将上升，从而NMOS晶体管MN2的漏极电压上升，亦即NMOS晶体管MN1的栅极电压上升，而同时NMOS晶体管NM1的阀值电压上升，故电阻R1上的压降上升，从而R1上的电流上升，由于PMOS晶体管MP3电流镜像形成偏置电流IBIAS，R1电流上升必然使偏置电流IBIAS随温度上升而上升，图2则示出了偏置电流IBIAS随温度上升而上升的情况，根据图2，可见当温度变化1624摄氏度时，电流IBIAS变化为2097UA，电流IBIAS随温度变化很大。0007综上所述，可知先前技术的参考电流产生电路存在电流易受温度影响、。
8、随温度上升而上升变化较大的问题，因此，实有必要提出改进的技术手段，来解决此一问题。发明内容0008为克服上述现有技术参考电流产生电路存在的电流随温度上升而上升变化较大的问题，本发明的主要目的在于提供一种参考电流产生电路，其可以达到获得一低温度系数参考电流的目的。0009为达上述及其它目的，本发明一种参考电流产生电路，至少包括0010正温度系数电流产生电路，用以产生一正温度系数的电流；0011负温度系数电流产生电路，用以产生一负温度系数的电流；以及0012电流组合电路，以将该正温度系数的电流及该负温度系数的电流作比例组合，获得一低温度系数的参考电流。说明书CN102346497ACN102346。
9、517A2/4页40013进一步地，该正温度系数电流产生电路至少包括第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管、第一NMOS晶体管、第二NMOS晶体管以及第一电阻，其中，该第一PMOS晶体管栅漏互连且与该第二PMOS晶体管栅极相互藕接形成电流镜，该第一NMOS晶体管漏极连接至该第一PMOS晶体管漏极，源极通过该第一电阻接地，栅极与该第二NMOS晶体管栅极互连，该第二NMOS晶体管源极接地，栅漏互连接成电阻，该第三PMOS晶体管栅极接至该第一PMOS晶体管栅极形成电流镜，其漏极形成该正温度系数的电流输出至该电流组合电路。0014进一步地，该负温度系数电流产生电路至少包括第四PMO。
10、S晶体管、第五PMOS晶体管、第六PMOS晶体管、第三NMOS晶体管、第四NMOS晶体管以及第二电阻，该第六PMOS晶体管栅漏互连且与该第五PMOS晶体管栅极相互藕接形成电流镜，该第四NMOS晶体管漏极连接至该第六PMOS晶体管漏极，栅极接至该第五PMOS晶体管漏极，源极通过该第二电阻接地，该第三NMOS晶体管漏极接该第五PMOS晶体管漏极与该第四NMOS晶体管栅极，栅极接该第四NMOS晶体管漏极，源极接地，该第四PMOS晶体管栅极接至该第六PMOS晶体管栅极形成电流镜，漏极形成该负温度系数的电流输出至该电流组合电路。0015进一步地，该电流组合电路为一第五NMOS晶体管，其栅漏互连并分别与该。
11、第三PMOS晶体管漏极及该第四PMOS晶体管漏极相连，源极接地。0016进一步地，该第一PMOS晶体管、该第二PMOS晶体管、该第三PMOS晶体管、该第四PMOS晶体管及该第五PMOS晶体管源极接电源电压。0017与现有技术相比，本发明一种参考电流产生电路通过一正温度系数电流产生电路与一负温度系数电流产生电路分别产生一正温度系数的电流和一负温度系数的电流，并通过电流组合电路对上述两种电流作比例组合，以使参考电流随温度变化较小，亦即获得低温度系数的参考电流。附图说明0018图1为现有的一种参考电流产生电路的电路结构图；0019图2为现有技术参考电流产生电路的仿真示意图；0020图3为本发明一种参。
12、考电流产生电路较佳实施例的详细电路图；0021图4为本发明较佳实施例中正温度系数参考电流与负温度系数参考电流随温度变化的仿真结果图；0022图5为本发明参考电流产生电路较佳实施例参考电流随温度变化的仿真结果图。具体实施方式0023以下通过特定的具体实例并结合附图说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。本发明亦可通过其它不同的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本发明的精神下进行各种修饰与变更。0024图3为本发明一种参考电流产生电路较佳实施例的详细电路图。根据图3，本发明一种参考电流产生电路包括正温度。
13、系数电流产生电路301、负温度系数电流产生电路302以及电流组合电路303。说明书CN102346497ACN102346517A3/4页50025正温度系数电流产生电路用以产生一正温度系数的电流，所谓正温度系数是指电流随温度上升而上升。在本发明较佳实施例中，正温度系数电流产生电路301包含第一PMOS晶体管MP1、第二PMOS晶体管MP2、第三PMOS晶体管MP3、第一NMOS晶体管MN1、第二NMOS晶体管MN2以及第一电阻R1，其中，第一PMOS晶体管MP1栅漏互连，并且与该第二PMOS晶体管MP2栅极相互藕接形成电流镜电路，其源极与第二PMOS晶体管MP2源极均接至电源电压VCC。第一。
14、NMOS晶体管MN1的漏极连接至第一PMOS晶体管MP1漏极，源极通过第一电阻R1接地，栅极与第二NMOS晶体管MN2栅极互连，第二NMOS晶体管MN2源极接地，其栅漏互连以接成电阻，第三PMOS晶体管MP3栅极接至第一PMOS晶体管MP1栅极形成一电流镜电路，源极接电源电压VCC，其漏极将第一PMOS晶体管MP1的漏极电流镜像形成一正温度系数的电流IBIAS1输出至电流组合电路303。0026负温度系数电流产生电路302用以产生一负温度系数的电流，所谓负温度系数是指电流随温度上升而下降，在本发明较佳实施例中，负温度系数电流产生电路302包含第四PMOS晶体管MP4、第五PMOS晶体管MP5、。
15、第六PMOS晶体管MP6、第三NMOS晶体管MN3、第四NMOS晶体管MN4以及第二电阻R2，第六PMOS晶体管MP6的栅漏互连，并与第五PMOS晶体管MP5栅极相互藕接形成电流镜电路，源极与第五PMOS晶体管MP5源极均接至电源电压VCC。第四NMOS晶体管MN4漏极连接至第六PMOS晶体管MP6漏极，栅极接至第五PMOS晶体管MP5漏极，源极通过R2第二电阻接地，第三NMOS晶体管MN3漏极接至第五PMOS晶体管MP5漏极与第四NMOS晶体管MN4栅极，其栅极接至第四NMOS晶体管MN4漏极，源极接地，第四PMOS晶体管MP4栅极与第六PMOS晶体管MP6栅极互相耦接形成电流镜电路，源极接。
16、电源电压VCC，漏极形成将第六PMOS晶体管MP6的漏极电流镜像形成一负温度系数的电流IBIAS2输出至电流组合电路303。0027在本发明较佳实施例中，电流组合电路303为第五NMOS晶体管MN5，其源极接地，栅漏互连后并分别与第三PMOS晶体管MP3及第四PMOS晶体管MP4漏极，以将正温度系数的电流IBIAS1与负温度系数的电流IBIAS2组合后输出最终的低温度系数的参考电流IBIAS。0028以下将继续参考图3进一步说明本发明的工作原理当温度上升时，温度的上升会使各MOS晶体管的阀值电压VT下降，由于第二NMOS晶体管MN2接成电阻，而第二PMOS晶体管MP2之阀值电压VT下降，那么第。
17、二PMOS晶体管MP2的漏极电流IDS将上升，从而第二NMOS晶体管MN2的漏极电压上升，亦即第一NMOS晶体管MN1的栅极电压上升，而同时第一NMOS晶体管MN1的阀值电压VT下降，故第一电阻R1上的压降上升，从而第一电阻R1上的电流上升，由于第三PMOS晶体管MP3电流镜像形成偏置电流IBIAS1，第一电阻R1电流上升必然使偏置电流IBIAS1随温度上升而上升；同时当温度上升时，由于第三NMOS晶体管MN3的阀值电压VT下降，则第二电阻R2上压降下降，从而第二电阻R2上电流下降，亦即第六PMOS晶体管MP6/第四NMOS晶体管MN4的漏极电流下降，根据镜像恒流源的特点，第四PMOS晶体管M。
18、P4的漏极电流IBIAS2下降，这样随着温度的上升，第三PMOS晶体管MP3漏极电流即IBIAS1上升，第四PMOS晶体管MP4漏极电流即IBIAS2下降，那么通过调整第一电阻R1与第二电阻R2的比例，完全可以使组合后的参考电流随温度不变或变化很小，即获得低温度系数的参考电流IBIAS。0029图4为本发明较佳实施例中正温度系数参考电流与负温度系数参考电流随温度变化的仿真结果图，图5为本发明参考电流产生电路较佳实施例参考电流随温度变化说明书CN102346497ACN102346517A4/4页6的仿真结果图。通过图4及图5的仿真结果，正温度系数的参考电流IBIAS1的变化范围是M01624，。
19、2097UA，负温度系数参考电流IBIAS2的变化范围为M21628，9924NA图4，而经过调整R1和R2的比例后，参考电流IBIAS的变化范围为M09202，4249NA，图5，可见通过本发明，参考电流IBIAS能控制在60NA量极，与现有技术的约2UA相比，确有很大的改善。0030上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应如权利要求书所列。说明书CN102346497ACN102346517A1/3页7图1图2说明书附图CN102346497ACN102346517A2/3页8图3说明书附图CN102346497ACN102346517A3/3页9图4图5说明书附图CN102346497A。