《可配置的乘法累加运算的存内计算电路.pdf》由会员分享，可在线阅读，更多相关《可配置的乘法累加运算的存内计算电路.pdf（8页珍藏版）》请在专利查询网上搜索。
1、(19)国家知识产权局(12)发明专利申请(10)申请公布号 (43)申请公布日 (21)申请号 202310652122.8(22)申请日 2023.06.05(71)申请人 北京苹芯科技有限公司地址 100084 北京市海淀区成府路150号3层311号(72)发明人 杨越燕博南范安骏逸(74)专利代理机构 北京鼎德宝专利代理事务所(特殊普通合伙)11823专利代理师 甘伟(51)Int.Cl.G06F 7/544(2006.01)G06N 3/063(2023.01)(54)发明名称一种可配置的乘法累加运算的存内计算电路(57)摘要本发明涉及存内计算电路领域，尤其涉及一种可配置的乘法累加运。
2、算的存内计算电路，包括PIM Array A和PIM Array B，所述PIM Array A包括加法树一，所述PIM Array B包括移位寄存器和加法树二，所述移位寄存器和加法树二之间可相互切换配置，所述PIM Array A和PIM Array B之间具有整型PIM MAC计算电路模式和浮点PIM MAC计算电路模式两种计算状态，所述整型PIM MAC计算电路模式和浮点PIM MAC计算电路模式之间能够相互切换，本发明既可利用于存内计算的外围电路提高计算能力的可扩展性，实现高精度运算，也可以实现传统存内计算加速，减少因电路结构带来的冗余数据传输，一定程度上能降低计算功耗、增加数据吞吐量。
3、。权利要求书1页 说明书4页 附图2页CN 116610286 A2023.08.18CN 116610286 A1.一种可配置的乘法累加运算的存内计算电路，包括PIM Array A(1)和PIM Array B(2)，其特征在于：所述PIM Array A(1)包括加法树一(101)，所述PIM Array B(2)包括移位寄存器(201)和加法树二(202)，所述移位寄存器(201)和加法树二(202)之间可相互切换配置。2.根据权利要求1所述的一种可配置的乘法累加运算的存内计算电路，其特征在于：所述PIM Array A(1)和PIM Array B(2)之间具有整型PIM MAC计算。
4、电路模式(3)和浮点PIM MAC计算电路模式(4)两种计算状态。3.根据权利要求2所述的一种可配置的乘法累加运算的存内计算电路，其特征在于：所述整型PIM MAC计算电路模式(3)包括PIM Array A(1)和PIM Array B(2)，所述PIM Array A(1)包括加法树一(101)，所述PIM Array B(2)包括加法树二(202)。4.根据权利要求2所述的一种可配置的乘法累加运算的存内计算电路，其特征在于：所述浮点PIM MAC计算电路模式(4)包括PIM Array A(1)和PIM Array B(2)，所述PIM Array A(1)包括加法树一(101)，所述P。
5、IM Array B(2)包括移位寄存器(201)。5.根据权利要求2所述的一种可配置的乘法累加运算的存内计算电路，其特征在于：所述整型PIM MAC计算电路模式(3)和浮点PIM MAC计算电路模式(4)之间能够相互切换。6.根据权利要求15任一条所述的一种可配置的乘法累加运算的存内计算电路的计算方法，其特征在于：包括以下计算方式：S1、在利用PIM Array A(1)和PIM Array B(2)进行计算时，能够根据实际需求进行整型PIM MAC计算电路和浮点PIM MAC计算电路的计算工作；S2、当需要进行利用整型PIM MAC计算电路进行计算工作时，人们能够对PIM Array B(。
6、2)进行配置调整，通过调整PIM Array B(2)内的移位寄存器(201)与加法树二(202)，使加法树二(202)参与计算，使得PIM Array A(1)与PIM Array B(2)形成整型PIM MAC计算电路模式(3)状态，在计算时采用整型PIM MAC计算电路模式(3)作为计算模型；S3、当需要进行利用整型PIM MAC计算电路进行计算工作时，人们能够对PIM Array B(2)进行配置调整，通过调整PIM Array B(2)内的移位寄存器(201)与加法树二(202)，使移位寄存器(201)参与计算，使得PIM Array A(1)与PIM Array B(2)形成浮点P。
7、IM MAC计算电路模式(4)状态，在计算时采用整型PIM MAC计算电路模式(3)作为计算模型。权利要求书1/1 页2CN 116610286 A2一种可配置的乘法累加运算的存内计算电路技术领域0001本发明涉及存内计算电路领域，尤其涉及一种可配置的乘法累加运算的存内计算电路。背景技术0002为了克服传统冯诺依曼架构造成的计算瓶颈，存内计算作为一种新型计算架构被提出，存内计算技术的核心是将存储与计算融合，在存储器中完成密集型数据处理任务，可有效降低数据迁移带来的功耗和延迟，现有的存内计算技术处于不断优化阶段，技术的发展对计算效率、功耗，或者面积开销，都有着更高标准的需求，因此，为了体现存内计。
8、算电路设计的优势，随着存内计算电路设计的逐渐完善，存内计算芯片广泛应用于高效能、高精度和低功耗的计算场景。0003中国专利文献CN115964014A提供了一种浮点运算单元，包括：存内计算电路，被配置为对输入数据和/或存储数据进行逻辑运算，以形成第一计算结果，其中所述输入数据和存储数据表征浮点数；以及浮点计算电路，被配置为对输入数据和/或第一计算结果进行浮点运算，以形成第二计算结果，该专利的核心是在存内计算电路中，被配置为对输入数据和/或存储数据进行逻辑运算，以形成第一计算结果，其中输入数据和存储数据表征浮点数；在浮点计算电路中，被配置为对输入数据和/或第一计算结果进行浮点运算，以形成第二计算。
9、结果，计算过程需要分别经过两套电路，本发明依据该专利，提出一种新型可配置乘法累加(MAC)存内计算电路。0004专利文献CN115964014A中存内计算电路和浮点运算单元的设计，虽然一定程度上提升了计算结果精度、扩大了计算范围，但从电路设计结构的本身上来看，设计的面积、功耗以及计算效率都有一定的待优化空间，本发明在此基础上，提出一种可配置的乘法累加运算的PIM电路设计，在浮点运算外围电路增加一组加法树，根据不同的计算需求，切换加法树或移位寄存器，以解决已有存内计算不支持浮点运算、计算精度受限的问题。发明内容0005本发明的目的是为了解决背景技术中存在的缺点，而提出的一种可配置的乘法累加运算的。
10、存内计算电路。0006为达到以上目的，本发明采用的技术方案为：一种可配置的乘法累加运算的存内计算电路，包括PIM Array A和PIM Array B，所述PIM Array A包括加法树一，所述PIM Array B包括移位寄存器和加法树二，所述移位寄存器和加法树二之间可相互切换配置。0007优选的，所述PIM Array A和PIM Array B之间具有整型PIM MAC计算电路模式和浮点PIM MAC计算电路模式两种计算状态。0008优选的，所述整型PIM MAC计算电路模式包括PIM Array A和PIM Array B，所述PIM Array A包括加法树一，所述PIM Arr。
11、ay B包括加法树二。0009优选的，所述浮点PIM MAC计算电路模式包括PIM Array A和PIM Array B，所述说明书1/4 页3CN 116610286 A3PIM Array A包括加法树一，所述PIM Array B包括移位寄存器。0010优选的，所述整型PIM MAC计算电路模式和浮点PIM MAC计算电路模式之间能够相互切换。0011优选的，一种可配置的乘法累加运算的存内计算电路的计算方法，包括以下计算方式：0012S1、在利用PIM Array A和PIM Array B进行计算时，能够根据实际需求进行整型PIM MAC计算电路和浮点PIM MAC计算电路的计算工作。
12、；0013S2、当需要进行利用整型PIM MAC计算电路进行计算工作时，人们能够对PIM Array B进行配置调整，通过调整PIM Array B内的移位寄存器与加法树二，使加法树二参与计算，使得PIM Array A与PIM Array B形成整型PIM MAC计算电路模式状态，在计算时采用整型PIM MAC计算电路模式作为计算模型；0014S3、当需要进行利用整型PIM MAC计算电路进行计算工作时，人们能够对PIM Array B进行配置调整，通过调整PIM Array B内的移位寄存器与加法树二，使移位寄存器参与计算，使得PIM Array A与PIM Array B形成浮点PIM 。
13、MAC计算电路模式状态，在计算时采用整型PIM MAC计算电路模式作为计算模型。0015与现有技术相比，本发明具有以下有益效果：00161、本发明在原有的可实现整型(INT)向量与浮点运算单元的设计基础上，新增一组加法树，通过切换配置加法树(Adder Tree)和移位寄存器(Shifter Register)，使乘法累加的存内计算电路拥有多样选择性，利用存内计算和浮点运算电路设计的可配置特性，高效实现整型和浮点运算。00172、本发明既可利用于存内计算的外围电路提高计算能力的可扩展性，实现高精度运算，也可以实现传统存内计算加速，减少因电路结构带来的冗余数据传输，一定程度上能降低计算功耗、增加。
14、数据吞吐量。附图说明0018图1为本发明一种可配置的乘法累加运算的存内计算电路的可配置PIM MAC计算电路结构示意图；0019图2为本发明一种可配置的乘法累加运算的存内计算电路的整型PIM MAC计算电路模式结构示意图；0020图3为本发明一种可配置的乘法累加运算的存内计算电路的浮点PIM MAC计算电路模式结构示意图。00211、PIM Array A；101、加法树一；2、PIM Array B；201、移位寄存器；202、加法树二；3、整型PIM MAC计算电路模式；4、浮点PIM MAC计算电路模式。具体实施方式0022以下描述用于揭露本发明以使本领域技术人员能够实现本发明。以下描述。
15、中的优选实施例只作为举例，本领域技术人员可以想到其他显而易见的变型。0023实施例一：0024如图1和图2所示的一种可配置的乘法累加运算的存内计算电路，包括PIM Array 说明书2/4 页4CN 116610286 A4A1和PIM Array B2，PIM Array A1包括加法树一101，PIM Array B2包括移位寄存器201和加法树二202，移位寄存器201和加法树二202之间可相互切换配置，通过在原有的可实现整型(INT)向量与浮点运算单元的设计基础上，新增一组加法树。0025PIM Array A1和PIM Array B2之间具有整型PIM MAC计算电路模式3和浮点P。
16、IM MAC计算电路模式4两种计算状态，通过切换配置加法树(Adder Tree)和移位寄存器(Shifter Register)，使乘法累加的存内计算电路拥有多样选择性，利用存内计算和浮点运算电路设计的可配置特性，高效实现整型和浮点运算。0026整型PIM MAC计算电路模式3包括PIM Array A1和PIM Array B2，PIM Array A1包括加法树一101，PIM Array B2包括加法树二202，通过整型PIM MAC计算电路模式3能够实现整形计算工作。0027整型PIM MAC计算电路模式3和浮点PIM MAC计算电路模式4之间能够相互切换，当需要进行利用整型PIM 。
17、MAC计算电路进行计算工作时，人们能够对PIM Array B2进行配置调整，通过调整PIM Array B2内的移位寄存器201与加法树二202，使加法树二202参与计算，使得PIM Array A1与PIM Array B2形成整型PIM MAC计算电路模式3状态，在计算时采用整型PIM MAC计算电路模式3作为计算模型。0028一种可配置的乘法累加运算的存内计算电路的计算方法，包括以下计算方式：0029S1、在利用PIM Array A1和PIM Array B2进行计算时，能够根据实际需求进行整型PIM MAC计算电路和浮点PIM MAC计算电路的计算工作；0030S2、当需要进行利用。
18、整型PIM MAC计算电路进行计算工作时，人们能够对PIM Array B2进行配置调整，通过调整PIM Array B2内的移位寄存器201与加法树二202，使加法树二202参与计算，使得PIM Array A1与PIM Array B2形成整型PIM MAC计算电路模式3状态，在计算时采用整型PIM MAC计算电路模式3作为计算模型。0031实施例二：0032如图1和图2所示的一种可配置的乘法累加运算的存内计算电路，包括PIM Array A1和PIM Array B2，PIM Array A1包括加法树一101，PIM Array B2包括移位寄存器201和加法树二202，移位寄存器20。
19、1和加法树二202之间可相互切换配置。0033PIM Array A1和PIM Array B2之间具有整型PIM MAC计算电路模式3和浮点PIM MAC计算电路模式4两种计算状态。0034浮点PIM MAC计算电路模式4包括PIM Array A1和PIM Array B2，PIM Array A1包括加法树一101，PIM Array B2包括移位寄存器201，通过浮点PIM MAC计算电路模式4能够实现浮点计算工作。0035整型PIM MAC计算电路模式3和浮点PIM MAC计算电路模式4之间能够相互切换，当需要进行利用整型PIM MAC计算电路进行计算工作时，人们能够对PIM Arr。
20、ay B2进行配置调整，通过调整PIM Array B2内的移位寄存器201与加法树二202，使移位寄存器201参与计算，使得PIM Array A1与PIM Array B2形成浮点PIM MAC计算电路模式4状态，在计算时采用浮点PIM MAC计算电路模式4状态作为计算模型。0036一种可配置的乘法累加运算的存内计算电路的计算方法，包括以下计算方式：0037S1、在利用PIM Array A1和PIM Array B2进行计算时，能够根据实际需求进行整型PIM MAC计算电路和浮点PIM MAC计算电路的计算工作；说明书3/4 页5CN 116610286 A50038S2、当需要进行利用。
21、整型PIM MAC计算电路进行计算工作时，人们能够对PIM Array B2进行配置调整，通过调整PIM Array B2内的移位寄存器201与加法树二202，使移位寄存器201参与计算，使得PIM Array A1与PIM Array B2形成浮点PIM MAC计算电路模式4状态，在计算时采用浮点PIM MAC计算电路模式4状态作为计算模型。0039工作原理：0040首先，本发明更改了传统运算电路中整型PIM的计算电路和浮点PIM的小数计算电路各自独立的结构，如图1所示，在浮点PIM MAC计算电路的PIM Array B的外围增加一组Adder Tree，如图2和图3所示，然后，通过切换A。
22、dder Tree和Shifter Register，可分别实现整型PIM MAC计算电路和浮点PIM MAC计算电路的计算需求，以一套存内计算电路结构，同时实现整型和浮点两种计算方案，使乘法累加的存内计算电路拥有多样选择性，利用存内计算和浮点运算电路设计的可配置特性，高效实现整型和浮点运算，使其既可利用于存内计算的外围电路提高计算能力的可扩展性，实现高精度运算，也可以实现传统存内计算加速，减少因电路结构带来的冗余数据传输，一定程度上能降低计算功耗、增加数据吞吐量。0041以上显示和描述了本发明的基本原理、主要特征和本发明的优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是本发明的原理，在不脱离本发明精神和范围的前提下本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明的范围内。本发明要求的保护范围由所附的权利要求书及其等同物界定。说明书4/4 页6CN 116610286 A6图1图2说明书附图1/2 页7CN 116610286 A7图3说明书附图2/2 页8CN 116610286 A8。