像素结构 【技术领域】
本发明是有关于一种像素结构，且特别是有关于一种将同一像素中的不同子像素的储存电容设计于同一区域的像素结构。
背景技术
随着电脑性能的大幅进步以及网际网路、多媒体技术的高度发展，视频或影像装置的体积日渐趋于轻薄。在显示器的发展上，随着光电技术与半导体制造技术的进步，具有高画质、空间利用效率佳、低消耗功率、无辐射等优越特性的液晶显示器已逐渐成为市场的主流。
随着显示面板的发展，近年来一种被称为半源极驱动(half source driving，以下简称为HSD)架构的液晶显示面板被提出。半源极驱动架构可以使得数据线的数目减半，所以源极驱动器(source driver)的价格也会相对地降低。
图1为现有一种液晶显示面板的像素结构的示意图，其中像素结构100是以半源极驱动的架构来布局。请参照图1，像素结构100是与对应的扫描线120以及数据线130电性连接，并且像素结构100主要由一个与扫描线120以及数据线130连接的薄膜晶体管140、一个与薄膜晶体管140对应配置的像素电极150、以及一个储存电容160所组成。薄膜晶体管140用来作为像素结构100的开关元件，而储存电容160用以在像素结构100的关闭时间内，用以保持像素电极150上的数据电压，使其较不易受周围电场的影响而波动，以维持液晶显示面板的显示品质。
一般而言，为了提高液晶显示面板上的像素结构的电压保持率，通常藉由增加电容电极的面积来提高储存电容的电容值。然而，增加电容电极面积的方式虽可提升像素结构中储存电容的电容值，但却会降低此像素结构的开口率，导致显示亮度降低。因此，如何在像素结构的储存电容与开口率之间取得平衡，实为目前像素结构亟待克服的课题之一。
【发明内容】
本发明提供一种像素结构，其可将储存电容单位面积的储存电容量提升，如此可缩小储存电容器所占用的面积，进而增加像素结构的开口率。
本发明提出一种像素结构，设置于一基板上，以于基板上定义出复数个像素区，每一像素区具有一第一子像素区以及一第二子像素区，且第二子像素区具有一第一共用电容区。此像素结构包括一第一扫描线、一第二扫描线、一第一数据线以及一第二数据线、一共用配线、一第一像素单元以及一第二像素单元。共用配线越过第一子像素区与第二子像素区，且共用配线具有一设置于第一共用电容区的第一共用电极部。第一像素单元包括一第一主动元件、一第一电容电极以及一第一像素电极，其中第一主动元件电性连接于第一扫描线以及第一数据线，第一像素电极位于第一子像素区内，并与第一主动元件电性连接，第一电容电极配置于共用配线的下方，并与第一主动元件电性连接，且第一电容电极包括第一电容电极部以及第一延伸电极部，其中第一像素电极经由第一电容电极部而与第一主动元件连接，且第一延伸电极部自第一电容电极部延伸至第一共用电容区，使得第一延伸电极部与第一共用电极部重迭构成一第一延伸电容。另外，第二像素单元包括一第二主动元件以及一第二像素电极，其中第二主动元件电性连接于第二扫描线以及第二数据线，第二像素电极位于第二子像素区内，并与第二主动元件电性连接，第二像素电极与第一共用电极部重迭构成一第二储存电容，且第二储存电容与第一延伸电容堆迭地设置于第二子像素区的第一共用电容区中。
在本发明的一实施例中，上述的第一电容电极部例如更设置于第一子像素区与第二子像素区之间，使得第一电容电极部与共用配线之间构成一第三储存电容。
在本发明的一实施例中，在上述的第一共用电容区中，第一共用电极部例如位于第二像素电极与第一延伸电极部之间。
在本发明的一实施例中，上述的像素结构更包括一电性连接于共同配线的第一辅助电极，第一辅助电极位于第一共用电容区中，且位于第一电容电极下方，第一辅助电极与第一延伸电极部之间构成一第一辅助电容。
在本发明的一实施例中，上述的像素结构还可以进一步包括一第二共用电容区，其中第二共用电容区位于第一子像素区中。此时，共用配线例如具有一延伸至第二共用电容区的第二共用电极部，并且第二像素单元具有一第二电容电极，其中第二电容电极与第一电容电极为同一膜层。具体而言，第二电容电极包括一第二电容电极部以及一第二延伸电极部，其中第二像素电极经由第二电容电极部而与第二主动元件连接，第二延伸电极部自第二电容电极部延伸至第二共用电容区，使得第二延伸电极部与第二共用电极部之间构成一第四延伸电容。
在本发明的一实施例中，于上述的第二共用电容区中，第二共用电极部也可以与第一像素电极之间构成第一像素单元的一第五储存电容。并且，第一像素单元的第五储存电容例如是堆迭于第二像素单元的第四延伸电容上。或者，上述的第二电容电极亦可以设置于第一子像素区与第二子像素区之间，使得第二电容电极部与共用配线之间构成一第六储存电容。
另外，在本发明的一实施例中，于上述的第二共用电容区中，第二共用电极部位于第一像素电极与第二延伸电极部之间。
另一方面，在本发明的一实施例中，上述的像素结构更可以包括一第二辅助电极，其中第二辅助电极电性连接共同配线，并位于第二共用电容区中，且位于第二电容电极下方，使得第二辅助电极与第二延伸电极部之间构成一第二辅助电容。
在本发明的一实施例中，上述的第一主动元件与第二主动元件分设于像素区的对角线处。
本发明另提出一种像素结构。此像素结构设置于一基板上，以于基板上定义出复数个像素区，且每一像素区具有一第一子像素区以及一第二子像素区，第二子像素区具有一第一共用电容区。此像素结构包括一第一扫描线、一第二扫描线、一第一数据线以及一第二数据线、一共用配线、一第一像素单元以及一第二像素单元。共用配线越过第一子像素区与第二子像素区，并延伸至第一共用电容区。第一像素单元包括一第一主动元件，一第一像素电极、以及一第一电容电极，其中第一主动元件电性连接于第一扫描线以及第一数据线，第一像素电极位于第一子像素区内，且电性连接第一主动元件。第一电容电极延伸至第一共用电容区，使得第一电容电极与共用配线于第一共用电容区重迭构成一第一延伸电容。此外，第二像素单元包括一第二主动元件以及一第二像素电极，其中第二主动元件电性连接于第二扫描线以及第二数据线，第二像素电极位于第二子像素区内，并与第二主动元件电性连接，第二像素电极与共用配线于第一共用电容区重迭构成一第二储存电容，第一像素单元的第一延伸电容与第二像素单元的第二储存电容堆迭地设置于第二子像素区的第一共用电容区中。
在本发明的一实施例中，上述的延伸至第一共用电容区的共用配线构成一第一共用电极部，第一共用电极部与第二像素电极之间构成第二储存电容，且第一电容电极包括一第一电容电极部以及一第一延伸电极部。第一像素电极经由第一电容电极部而与第一主动元件连接。第一延伸电极部自第一电容电极部延伸至第一共用电容区，使得第一延伸电极部与第一共用电极部之间构成第一延伸电容。
在本发明地一实施例中，上述的第一电容电极设置于第一子像素区与第二子像素区之间，且第一电容电极部与共用配线之间构成一第三储存电容。
在本发明的一实施例中，在上述的第一共用电极区中，第一共用电极部位于第二像素电极与第一延伸电极部之间。
在本发明的一实施例中，上述的像素结构还可以包括一第一辅助电极，其中第一辅助电极电性连接共同配线，并位于第一共用电容区中，且位于第一电容电极下方，使得第一辅助电极与第一延伸电极部之间构成一第一辅助电容。
在本发明的一实施例中，上述的像素结构进一步于第一子像素区中布局一第二共用电容区，且共用配线具有一延伸至第二共用电容区的第二共用电极部。此外，第二像素单元具有一第二电容电极，且第二电容电极与第一电容电极为同一膜层，使得第二电容电极包括一第二电容电极部以及一第二延伸电极部。详细而言，第二像素电极经由第二电容电极部而与第二主动元件连接，第二延伸电极部自第二电容电极部延伸至第二共用电容区，使得第二延伸电极部与第二共用电极部之间构成一第四延伸电容。
在本发明的一实施例中，于第二共用电容区中，第二共用电极部也可以与第一像素电极之间构成第一像素单元的一第五储存电容。并且，第一像素单元的第五储存电容例如是堆迭于第二像素单元的第四延伸电容上。或者，上述的第二电容电极亦可以设置于第一子像素区与第二子像素区之间，使得第二电容电极部与共用配线之间构成一第六储存电容。
另外，在本发明的一实施例中，于上述的第二共用电容区中，第二共用电极部位于第一像素电极与第二延伸电极部之间。
另一方面，在本发明的一实施例中，上述的像素结构还可以进一步包括一第二辅助电极，其中第二辅助电极电性连接共同配线，并位于第二共用电容区中，且第二辅助电极位于第二电容电极下方，使得第二辅助电极与第二延伸电极部之间构成一第二辅助电容。
在本发明的一实施例中，上述的第一主动元件与第二主动元件分设于像素区的对角线处。
基于上述，本发明的像素结构将两个子像素单元的储存电容堆迭地形成于同一区域上，因此本发明的像素结构可以充分地利用有限的布局空间，提升储存电容单位面积的储存电容量，如此一来，可缩小储存电容器所占用的面积，进而增加像素结构的开口率。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
【附图说明】
图1为现有一种像素结构的示意图；
图2为本发明一实施例的像素结构的示意图；
图3为图2的像素结构沿着AA’剖面线的剖面示意图；
图4为本发明一实施例中沿图2的AA’剖面线的另一种剖面示意图；
图5为本发明的一实施例中一种像素结构的俯视示意图；
图6为图5的像素结构沿着BB’剖面线的剖面示意图；
图7为本发明一实施例中沿图5的BB’剖面线的另一种剖面示意图。
附图标号
100、200、300：像素结构
120：扫描线
130：数据线
140：薄膜晶体管
150：像素电极
210：基板
212：像素区
212A：第一子像素区
212B：第二子像素区
214A：第一共用电容区
214B：第二共用电容区
220A：第一扫描线
220B：第二扫描线
230A：第一数据线
230B：第二数据线
232：第一介电层
234：第二介电层
236：栅绝缘层
240：共用配线
242A：第一共用电极部
242B：第二共用电极部
250A：第一像素单元
250B：第二像素单元
260A：第一主动元件
260B：第二主动元件
270A：第一像素电极
270B：第二像素电极
280A：第一电容电极
280B：第二电容电极
282A：第一电容电极部
282B：第二电容电极部
284A：第一延伸电极部
284B：第二延伸电极部
290A：第一辅助电极
290B：第二辅助电极
C1：第一延伸电容
C2：第二储存电容
C3：第三储存电容
C4：第四延伸电容
C5：第五储存电容
C6：第六储存电容
C1’：第一辅助电容
C2’：第二辅助电容
G：栅极
【具体实施方式】
本发明提出一种像素结构，适用于液晶显示面板的像素结构，将其中的一像素单元的电容电极延伸至相邻像素单元的储存电容结构中，透过彼此堆迭的多层导体架构，以将多个像素单元的储存电容形成于相同的共用电容区域内。具体而言，在彼此堆迭的多层导线中，例如是以电性连接共用电压的导体作为中间层，而上层导电层与下层导电层则分别电性连接于不同像素单元的不同像素电极，如此一来，可大幅地提升单位面积储存电容的电容值。以下将列举些许实施例搭配图式详细说明本发明的像素结构。
图2为本发明一实施例的像素结构的示意图。请参照图2，像素结构200设置于一基板210上，以于基板210上定义出复数个像素区212，其中为了清楚说明像素结构200中的相关构件，在图2中仅示意性地绘示出位于一个像素区212中的像素结构200作为代表进行说明。
请参照图2，每一像素区212具有一第一子像素区212A以及一第二子像素区212B，并且第二子像素区212B具有一第一共用电容区214A。如图2所示，像素结构200包括第一扫描线220A、第二扫描线220B以及与扫描线220A、220B垂直的第一数据线230A以及第二数据线230B、共用配线240、第一像素单元250A以及第二像素单元250B。进一步而言，第一像素单元250A主要配置于第一子像素区212A中，而第二像素单元250B主要配置于第二子像素区212B。特别的是，第一像素单元250A的第一延伸电容C1(或称为第一储存电容)与第二像素单元250B的第二储存电容C2彼此堆迭地形成于第一共用电容区214A中。
为了清楚说明第一像素单元250A的第一延伸电容C1与第二像素单元250B的第二储存电容C2如何在第一共用电容区214A中彼此堆迭，以下将以图2所示的像素结构200为例，搭配一沿着图2的AA’剖面线的剖面图，下文将一并说明。
图3为图2的像素结构沿着AA’剖面线的剖面示意图。请参照图2与图3，共用配线240越过第一子像素区212A与第二子像素区212B，并延伸至第一共用电容区214A。另一方面，第一像素单元250A包括第一主动元件260A，第一像素电极270A以及第一电容电极280A，其中第一主动元件260A电性连接于第一扫描线220A以及第一数据线230A，第一像素电极270A位于第一子像素区212A内，并且电性连接于第一主动元件260A。第一像素单元250A的储存电容用以在第一主动元件260A关闭后提供维持第一像素电极270A的像素电压的效果。值得注意的是，如图2与图3所示，第一电容电极280A更自第一子像素区212A中向外延伸至位于第二子像素区212B的第一共用电容区214A中，使得第一电容电极280A与共用配线240于第一共用电容区214A重迭构成第一延伸电容C1，由于第一电容电极280A是以延伸至第二子像素区212B的部分作为电极而构成储存电容，因此下文又称为第一延伸电容C1进行说明。
在实际的运作过程中，共用配线240被施加一共用电压，而第一电容电极280A则电性连接第一像素电极270A，因此第一电容电极280A的电位实质上等于第一像素电极270A的第一像素电压，藉此，第一延伸电容C1主要是由具有共用电压的共用配线240、具有第一像素电压的第一电容电极280A以及位于二者之间的第一介电层232所构成。
请继续参考图3为图2，第二像素单元250B包括第二主动元件260B以及第二像素电极270B，其中第二主动元件260B电性连接于第二扫描线220B以及第二数据线230B，第二像素电极270B位于第二子像素区212B内，并与第二主动元件260B电性连接。并且，在本实施例中，第一主动元件260A与第二主动元件260B分设于像素区212的对角线处，因此与第一主动元件260A的汲极连接的第一电容电极280A可以沿着像素结构200的同一侧直接往旁边延伸至第一共用电容区214A，减少绕线可能损失的开口率，并增大第一共用电容区214A的面积。
值得一提的是，第二像素电极270B与第一共用配线240于第一共用电容区214A中彼此重迭而构成第二储存电容C2，特别的是，第一像素单元250A的第一延伸电容C1与第二像素单元250B的第二储存电容C2是彼此堆迭地设置于第二子像素区212B的第一共用电容区214A中。
藉此，由于第一像素单元250A的第一延伸电容C1并非设置于第一子像素区212A中，因此在维持原有储存电容的电容设计值的考量下，第一子像素区212A的开口率可以有效地被提升。另一方面，由于第一延伸电容C1是设置于第二子像素区212B的第一共用电容区214A中，而该区域亦为原有第二储存电容C2的设计区域，因此第二像素单元250B可维持原有的开口率。在实际的应用层面上，具有较大开口率的第一像素单元250A可作为主显示单元，而第二像素单元250B则可作为次显示单元。
更具体而言，如图2与图3所示，延伸至第一共用电容区214A的共用配线240构成第一共用电极部242A，而第一电容电极280A包括第一电容电极部282A以及第一延伸电极部284A。如图2与图3所示，第一像素电极270A经由第一电容电极部282A而与第一主动元件260A连接，而第一延伸电极部284A则自第一电容电极部282A延伸至第一共用电容区214A，使得第一延伸电极部284A与第一共用电极部242A之间构成第一延伸电容C1。另一方面，第一共用电极部242A与第二像素电极270B之间构成第二储存电容C2。换句话说，第一共用电极部242A例如位于第二像素电极270B与第一延伸电极部284A之间，申言之，第一共用电极部242A同时作为第一延伸电容C1的上电极以及第二储存电容C2的下电极。并且，在本实施例中，第一像素单元250A整体的储存电容可视为第一延伸电容C1以及第三储存电容C3的总和。
基于进一步提升储存电容的电容值的考量，设计者亦可以将第一电容电极部282A进一步布局(layout)至第一子像素区212A与第二子像素区212B之间，使得第一电容电极部282A与共用配线240之间构成一第三储存电容C3，如图2所示。当然，基于上述的概念，设计者亦可以进一步改良共用电容区中堆迭的多层导体架构。举例而言，图4为本发明一实施例中沿图2的AA’剖面线的另一种剖面示意图。
请参照图4，可进一步在第一共用电容区214A中，多层导体的堆迭处的第一电容电极280A下方增设第一辅助电极290A，而第一辅助电极290A的形成方法例如是与第一主动元件260A的栅极G同时形成，换言的第一辅助电极290A与第一主动元件260A的栅极为G同一膜层。在实际的运作过程中，第一辅助电极290A是电性连接至共用配线240，因此第一辅助电极290A、第一延伸电极部284A以及位于二者之间的栅绝缘层236则构成一第一辅助电容C1’，如此一来，第一辅助电容C1’可以进一步提升第一延伸电容C1的电容值。申言之，在本实施例中，第一像素单元250A整体的储存电容可视为第一延伸电容C1、第一辅助电容C1’以及第三储存电容C3的总和，值得注意的是，在本实施例中，第一辅助电极290A更自第一延伸电极部284A延伸至第一电容电极部282A下方，如此可在不降低开口率的情况下，进一步增加第一像素单元250A整体的储存电容。
图5为本发明的一实施例中一种像素结构的俯视示意图。请参照图5，在本实施例中，像素结构300与前述实施例类似，惟，本实施例的像素结构300的各子像素单元中分别地设置一共用电容区，换言之，本实施例的像素结构300相较于前述实施例的像素结构200更进一步在第一像素单元250A中增设一第二共用电容区214B，并且延续前述的设计精神，在第二共用电容区214B中同时堆迭了多层导线结构，以使得第二像素单元250B的第四延伸电容C4(或称为第四储存电容)与第一像素单元250A的第五储存电容C5同时堆迭地形成于共用电容区中，藉以提高单位布局面积的储存电容值，进而缩小储存电容的布局面积，增加像素结构300开口率。
为了清楚说明第二像素单元250B的第四延伸电容C4与第二像素单元250B的第五储存电容C5如何在第二共用电容区214B中彼此堆迭，以下将以图5所示的像素结构300为例，搭配一沿着图5的BB’剖面线的剖面图，下文将一并说明，其中图5中沿AA’剖面线的剖面图可参照图3，不再赘述。
图6为图5的像素结构沿着BB’剖面线的剖面示意图。请参照图5与图6，进一步来说，在本实施例中，像素结构300除了具有与前述像素结构200中类似的第一延伸电容C1、第二储存电容C2以及第三储存电容C3之外，如图5所示，共用配线240更具有一延伸至第二共用电容区214B的第二共用电极部242B。此外，第二像素单元250B具有一第二电容电极280B，其中第二电容电极280B与第一电容电极280A属于同一膜层，并可藉由同一道掩膜制程进行制作。
更具体而言，第二电容电极280B包括一第二电容电极部282B以及一第二延伸电极部284B，其中第二像素电极270B经由第二电容电极部282B而与第二主动元件260B连接，因此，第二电容电极部282B与第二像素电极270B实质上等电位。第二延伸电极部284B自第二电容电极部282B延伸至第二共用电容区214B，使得第二延伸电极部284B与第二共用电极部242B之间构成第四延伸电容C4，由于第二电容电极280B是以延伸至第一子像素区212A的部分作为电极而构成储存电容，因此以下又称为第四延伸电容C4。此外，如图5，在第二共用电容区214B中，第二共用电极部242B与第一像素电极270A之间构成第一像素单元250A的第五储存电容C5。并且，第一像素单元250A的第五储存电容C5例如是堆迭于第二像素单元250B的第四延伸电容C4上。
进一步而言，在第二共用电容区214B中，第二共用电极部242B位于第一像素电极270A与第二延伸电极部284B之间，因此，第二共用电极部242B作为第四延伸电容的上电极，并同时作为第五储存电容C5的下电极。
总括而言，请同时参照图6与图3，在实际的运作过程中，共用配线240被施加一共用电压，而第一电容电极280A、第二电容电极280B则分别电性连接第一像素电极270A、第二像素电极270B。因此，如图3所示，在第一共用电容区214A中，第一延伸电容C1主要是由具有共用电压的第一共用电极部242A、具有第一像素电压的第一电容电极280A以及位于二者之间的第一介电层232所构成，而第二储存电容C2主要是由具有共用电压的第一共用电极部242A、具有第二像素电压的第二像素电极270B以及位于二者之间的第二介电层234所构成。另一方面，如图6所示，在第二共用电容区214B中，第四延伸电容C4主要是由具有共用电压的第二共用电极部242B、具有第二像素电压的第二电容电极280B以及位于二者之间的第一介电层232所构成，而第五储存电容C5主要是由具有共用电压的第二共用电极部242B、具有第一像素电压的第一像素电极270A以及位于二者之间的第一介电层234所构成。
藉此，请参照图5与图6，第二像素单元250B藉由将其所需的储存电容设置于相邻第一像素单元250A的第一子像素区212A中，因此在保有原储存电容的电容设计值时，第二像素单元250B的开口率亦可进一步被提升。如此一来，在本实施例中，由于第一像素单元250A与第二像素单元250B皆可大幅地提升单位面积储存电容的电容值，因此像素结构300整体的开口率可以大幅地被提升。在实际的应用层面上，第一像素单元250A与第二像素单元250B可分别作为一子显示单元，构成一像素结构300。
当然，基于进一步提高第二像素单元250B的储存电容的考量，设计者亦可以将第二电容电极部282B进一步布局(layout)至第一子像素区212A与第二子像素区212B之间，使得第一电容电极部282A与共用配线240之间构成一第六储存电容C6，如图5所示。在本实施例中，第一像素单元250A的储存电容的整体电容值可视为第一延伸电容C1、第三储存电容C3以及第五储存电容C5的总和，而第二像素单元250B的储存电容的整体电容值可视为第二储存电容C2、第四延伸电容C4以及第六储存电容C6的总和。
当然，基于上述的概念，设计者亦可以进一步改良共用电容区中堆迭的多层导体架构。举例而言，图7为本发明一实施例中沿图5的BB’剖面线的另一种剖面示意图。请参照图7，可进一步在第二共用电容区214B中，多层导体的堆迭处的第二电容电极280B下方增设第二辅助电极290B，而第二辅助电极290B的形成方法与前述的第一辅助电极290A类似，即其可与第二主动元件260B的栅极G为同一膜层。在实际的运作过程中，第二辅助电极290B与第一辅助电极290A是电性连接至共用配线240上，因此第二辅助电极290B、第二延伸电极部284B以及位于二者之间的栅绝缘层236之间则构成一第二辅助电容C2’，如此一来，第二辅助电容C2’可以进一步提升第四延伸电容C4的电容值。总括来说，在本实施例中，第二像素单元250B的储存电容的整体电容值为第二储存电容C2、第四延伸电容C4、第二辅助电容C2’以及第六储存电容C6的总和。值得注意的是，在本实施例中，第二辅助电极290B更自第二延伸电极部284B延伸至第二电容电极部282B下方，如此可进一步增加第二像素单元250B整体的储存电容。
综上所述，本发明的像素结构利用将两个子像素单元的储存电容堆迭地形成于同一区域上，因此本发明的像素结构可以充分地利用有限的布局空间，提升储存电容单位面积的储存电容量，如此一来，可缩小储存电容器所占用的面积，进而增加像素结构的开口率。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视权利要求所界定的为准。