本发明是个人计算机中的一种改进措施，能使个人计算机带有多个CRT显示器，而每个显示器能显示出ASCII字符、例如东方语言中的表意文字、或ASCII字符和表意文字两者的混合。 近年来，办公室内广泛使用了个人计算机，用来做例如文字处理等许多工作。这种应用造成了对多站的需要，每站包括一台键盘和一台CRT显示器，使多个操作者能同时利用这台个人计算机的文字处理能力。这种需要已经部分地由软件来实现。然而，软件的方法加重了个人计算机的负担。依照本发明的一个方面，提供了一些显示控制插件，每块插件可以插到个人计算机母板上的一个槽内，并且每块插件上带有接插件，可以和一台键盘和一台显示器相联。当系统内需要加入另一站时，要做的事情祇是把另一块显示控制插件插到个人计算机母板中的一个空槽内，和把组成这个新站的键盘和CRT显示器接至这片插件上。
处理东方语言的文字会产生某些问题，因为语言中有大量的字符。例如，汉语有几千个表意文字。一个有文化的人必须知道2000个字符，一个受良好教育的人，他的写作字汇约有5000个字符。为了处理这个问题，对于某些语言已经采用了某种标准代码。例如对于汉语，广泛地采用了事实上的标准GB2312-80代码。GB2312标准可看成为字符的行与列的矩阵。活字中的每个字符被指定为一个16位代码，其中第一字即代表该字符在矩阵中列的位置，第二字即代表行的位置。利用16位代码，有可能定义出216或65，536个字符。然而，这个标准把16位代码祇赋给约7600个字符，并且所赋代码点的值不组成一个连续数序列。换言之，这套代码是很稀疏的，矩阵中某些位置并不代表任何字符。因此，为了读出一个字符的数字视象表达，如果用这16位代码作为地址直接访问一个ROM，如同通常所做的那样，那么将需要一个非常大容量的ROM，然而这ROM中，真正用来存储这些字符的数字视象表达的，还不到八分之一。对于日文交换标准（JIS），除了矩阵中不代表任何字符的位置与汉字情况不同外，其它亦有类似的情况。本发明的一个方面就是提供一种翻译ROM，它用给定代码中代表某特定字符的一个数值作为地址来取数，产生出一个落于连续数范围内的地址值，然后用这地址值从活字ROM中读出数字视象信号，再把这个信号送至CRT，于是显示出该字符。
在东方语言中，代表某些名称的字符往往是怪僻的。再有，有时希望提供一套能用于某特定系统中的特殊字符。要对所有这种特殊的或怪僻的字符提供存储其数字视象表达的ROM是不可行的。因此，本发明的另一方面是提供一种可存入活字存储器，该存储器的内容可根据用户的希望进行更改，以便给出特定应用中所需特殊字符的表达。
本发明的一个目的是提供若干块显示控制插件，每块插件可插到个人计算机的母板中，并且每块插件都有接插件，可以和一台键盘和一台显示监视器联接，依靠它们可把一台个人计算机从单用户单任务系统变成多用户多任务系统。
本发明的一个目的是提供一块显示控制插件，它可插到个人计算机的母板中，并且这块插件上有接插件，用来联接一台显示器和一台键盘，靠此只要加一块显示控制插件、一台键盘和一台显示器，不需要改变计算机的程序，就能在这系统上附加一个工作站。
本发明还有一个目的是提供一块以上所述的显示控制插件，它能与许多型号的个人计算机兼容，并在其上包括补充的和从属的控制电路，而个人计算机只需供出被显示的数据。
本发明的另一目的是提供一块显示控制插件，用来控制表意文字、ASCII字符或表意文字和ASCII字符两者混合的目视显示，这块插件具有一个存有语言中常用字符的数字视象表达的活字存储器，还有一个能存储特殊字符的数字视象表达的可存入活字存储器。
本发明的另一目的是提供一块如上所述的并且有可存入活字存储器的显示控制插件，可存入活字存储器包括一个能由该计算机访址的随机存取存储器，用来在其中存储特殊的怪僻的或“非标准”、字符的数字视象表达。当这插件上的字符存储器存有表达特殊字符的代码时，这可存入活字存储器就能被坊址而把这字符的数字视象表达读至显示器。
本发明还有一个目的是提供一块显示控制插件，它还有能把非连续数集合转变成连续数集合的装置，然后把连续数送至存储装置，由此读出代表非连续数字符的数字视象表达。
当字符用数值代表且活字中的字符不是被连续数值代表时，本发明还有一个目的是减少活字存储器存入这些字符的数字视象表达所需的存储量。被显示的字符从计算机转移到语言显示插件上的字符存储器中。存入字符存储器去的字符都用计算机的内部代码来代表。在这种内部代码中，所有可能的代码值并不代表一个字符。字符存储器的输出被送至一个翻译ROM，后者把内部代码的非连续数代码值变换成连续代码值。然后利用翻译ROM的输出去访问存有活字中所有字符的数字视象表达的活字ROM。结果是，活字存储器把存在字符存储器内那些字符的数字视象表达读出到视象显示器。由于活字存储器是用数值来访址，而这些数值又是在连续数值集合中，所以其中就没有空的存储器位置。
本发明还有一目的是提供一块具有一个字符存储器、存有不同标准代码字符的数字视象表达的若干个存储器以及一个控制存储器的显示控制插件，字符存储器用来存储将在显示器上显示的字符，控制存储器和存储数字视象表达的若干个存储器是被由字符存储器读出的字符并行地访址，控制存储器被每个字符访址且读出一些控制信号，这些控制信号决定出那个存储器去把数字视象表达送与视象显示器。
考虑了下列的说明及其附图，将会清楚本发明的其它一些目的和它的工作模式。
附图的简单说明
图1是典型个人计算机的透视图，图中还表明了一台打印机和两个工作站与该计算机的联接;
图2～4是按图2A次序排列时单块显示控制插件的方框图，图中说明了经过该插件的数据流的主要途径;
图5～8是图2的定时和控制电路的逻辑图;
图9表明了键盘接口电路的细节;以及
图10是说明由定时和控制电路产生的某些定时信号序列的波形图。
多用户个人计算机系统
图1画出一台依照本发明原理修改的典型个人计算机（PC）。这里祇为了说明的目的而假定PC机是Sperry公司40型或50型个人计算机。这台PC机包括软盘单元100、硬盘单元102以及一块有7个槽的母板，用来接插7块电路插件，包括软盘附属插件106、硬盘附属插件108、绘图插件110和控制打印机114的打印机附属插件112。这台PC机通常包括一块控制单个CRT显示监视器的单色显示附属插件，但根据本发明的原理，这块显示附属插件被汉字显示插件116所代替。此外，汉字显示插件118及120都插在母板104的其它空槽内。由于图示的模型只有7个槽，所以至多能插入三块语言显示插件。
插件116上有接插件（图1内未画）用来通过电缆122把该插件联接到单色显示器124和键盘126。以同样方式，插件120通过电缆128联接到显示器130和键盘132。插件118通过电缆134联接到第三台显示器和第三台键盘（图中未画）。
因为所述的实施例是专为显示汉字设计的，所以插件116、118和120在这里都是汉字显示插件（简写为CLDC）。但在下面讲到这些插件上的电路时将会知道，每块插件能控制任何语言的表意文字的显示、标准ASCII字符的显示或表意文字中夹杂ASCII字符的显示。
CLDC插件能直接替换PC机中通常所用的单色显示插件。据此理由，并因该PC机的操作已印成文件（见Sperry PC机技术参考手册 UP10136），所以这里不讲PC机的操作。但应注意，PC机绘图仪必须改成能处理16位字而不是8位字。
图1表明了本发明的一个特点，这个特点是它有联接多个附加的显示器和键盘的能力，其中只要对每台显示器及其相随的键盘加一块CLDC插件。这是可能的，因为每块CLDC插件上有接插件，可以接电缆至相应的显示器和键盘。从下面的叙述将能理解，这样就能使单任务、单用户的PC机改变成一个多用户、多任务的系统。
汉字显示插件-一般考虑
在下面的说明中，一个数字的第一位代表该元件所在位置的图号，或对于输入信号而言，就是这信号源所在的图号。另外我们约定，说明中一个信号名称前的斜线（/）相当于逻辑“非”，而在图中，这逻辑“非”用信号名称上的水平线来表示。
按图2A所示的次序排列时，图2-4是单块CLDC插件详细到寄存器水平的方框图，用来说明数据流的主要途径。汉字显示插件包括第一接插件200、第二接插件202以及第三接插件400。接插件200插到母板104的一个槽内，使信号能在PC机和这块CLDC插件之间通过。接插件202把CLDC插件联至键盘，使引线204和206上的数据和时钟信号能从键盘流至CLDC上的键盘接口电路208。接插件400把CLDC的数字显示输出接至CRT显示器。
在Sperry公司40型或50型PC机中或与Sperry公司PC机兼容的其它PC机中，CLDC插件和单色显示控制插件是完全兼容的，并能代替单色显示控制插件。通过接插件200，PC机供给一个20位的地址，但在CLDC中，祇使用低位SA0-SA11及高位SA15-SA19，12到14位都是零。PC机还供给8位字节数据SD0-SD7以及几个控制信号，包括地址赋能信号（AEN）、重新设置驱动信号（RDVR）、系统存储器写入信号（/SMEMW）、系统存储器读出信号（/SMEMR）、输入输出写入信号（/IOW）、输入输出读出信号（/IOR）以及I/O时钟信号（I/O CLK）。AEN、数据、地址、时钟以及驱动器重新设置信号都在高电位时动作，而其它信号则在低电位时动作。这些信号都通过接插件200经CLDC上的PC总线210供至各个CLDC电路。
键盘接口电路208把键盘数据经过数据线SD0-SD7和接插件200送至PC机。此外，键盘接口电路208还产生三个中断请求优先信号IRQ3、IRQ4和IRQ7，它们经过引线900、PC总线和接插件200送至PC机。
由于通过接插件200的各种信号的性质已在以前文件中讲过，所以这些信号的性质和定时关系就不作说明了。通过接插件200进入CLDC的大多数控制信号以及定址信号都经PC总线加至定时和控制电路212，而后者控制着CLDC电路的时序。此外，定址信号SA0-SA3以及控制信号RDVR、/SMEMR、/IOW及/IOR都送至一套驱动器214内，驱动器214的输出接至控制电路212。
定时和控制电路212画于图5-8中，它包括10个可编程序逻辑阵列（PLA）500、502、504、602、604、606、700、702、800和804，一个MC68B45P型视象控制器600以及一个16.257MHZ振荡器632。
PLA504、602、604、和605都是寄存器式的与一或阵列。亦即它们包括有触发器，能寄存或存储由输入信号经过逻辑组合后的结果信号，触发器的输出就是该PLA的输出。其余的PLA都是与一或阵列，没有寄存器，所以这些阵列产生的输出信号总是加入信号的逻辑组合结果。在图5-8内，每个PLA的输入和输出端脚都标有名称，它们标在代表该PLA的方框内。附录内载有定义每个PLA操作的逻辑方程。在这些方程内，为了使输出端脚处方程左边的条件为真，方程右边的条件必须为真。寄存器式PLA504、602、604和605的逻辑方程不包括时钟信号，但在这些PLA内触发器需要时钟信号的。应该理解到，在这些PLA方程内，输出信号祇在出现时钟信号时才改变其状态。
在附录的逻辑方程内，当有三态信号时在某些方程中采用了“IF”（若）的叙述。在这些方程中，祇当“IF”条件被满足时，才出现这输出。当“IF”条件不存在时，会产生高阻抗的输出，而不是输出的补信号。在所有方程中，星号（＊）代表逻辑“与”，加号（+）代表逻辑“或”，斜线（/）代表逻辑“非”。
当PC机通电后，它产生信号RDVR，使所有的CLDC插件重新设置。RDVR从PC总线218经过一套驱动器214中的一个驱动器传送。这个驱动器在引线236上产生信号RST，重新设置所有的计数器、触发器和寄存器，引线236则与CLDC内有关的电路相联接。信号RST亦经过倒相器640，产生出/RST，后者用来启动CLDC电路。
当PC机通电后，它的电源通过图中未画的联线亦供电至CLDC电路。振荡器632开始在引线636上产生信号Dot Clock并通过倒相器634在引线630上产生信号/Dot Clock。这个振荡器的输出接至PLA604的定时输入端，这个PLA被烧制得具有九相计数器的作用，依次产生出图10所示的信号C0-C3。该计数器的一个循环定义为一个字符循环。PLA604亦反复地产生信号Q5和/SL，如果引线604和210上的信号XCLK及/SMEMW都是高电位，还产生出信号WE。信号/SMEMW是由PC机产生，并且只当数据写入到PC存储器时才加到PC总线210上，对于本发明的目的，可以假定这个信号是高电位。
PLA604的C0-C3输出被送至PLA606，后者在计数器的每个循环内在引线626上产生信号CCLK，而在引线627上产生它的补信号/CCLK，/CCLK是字符钟信号，它加至视象控制器600，使在更新显示时，增加总线602上所产生的字符地址。这个地址被送至字符存储器，正如下面要讲的，使存储器内的字符显示在CRT上。然而，在视象控制器600控制字符显示之前，这个控制器按程序产生出所需的信号序列。控制器的操作按通常方式进行，完成这种操作的电路虽然已经画在图内，但这里不作说明了。但应注意，视象控制器按程序产生一系列点行定址信号RA0-RA4和一系列字符定址信号MA0-MA11。这个控制器在引线602上产生80个接连的字符地址，此后，它增加点行地址RA0-RA4，并重复产生80个接连的字符地址。当点行定址达到计数为19时，它从零重新开始，并且定址信号MA0-MA11访问另外80个字符序列。地址计数达到2K以后，控制器在引线650上产生出屏幕终止（EOS）信号，且重新开始整个序列。因此这个控制器控制着CRT上25行每行80个字符的显示。
点行定址信号RA0-RA3都加至MUX670的A输入端，并经过MUX成为引线604上的信号RA0-RA3。控制器600的输出RA4接至MUX670的选择输入端SEL。这些点行地址通过MUX670，直到地址RA0-RA4达到15为止。在此时刻，RA4选取MUX的B端，所以引线604上的信号全为1，而由控制器产生的定址信号RA0-RA4的计数是从16至19。这样做的原因是，CLDC控制的汉字显示是18点宽19点高的双重单元。在这单元中的汉字显示成由16水平行16点高组成的点位置的矩阵。MUX670的输出定义出水平行的一些点，这些点将显示在CRT的一条扫描线上，而MUX的B输入端，如下面所讲的，被选择来使一字符作垂直的延伸。
控制器600还产生垂直和水平同步信号、显示赋能信号和光点控制信号。这些信号都送至PLA602，后者由PLA606来的信号CCLK进行定时。PLA602产生出信号VSYNC DLY、HSYNC DLY、DISPEN DLY、CURSOR DLY、/D1和/CLRVIDEO信号。信号VSYNC DLY通过引线652和驱动器434中一个驱动器加至CRT，供出CRT的垂直同步信号。信号HSYNC DLY加至PLA804，当CLDC插件在视象赋能模式时在引线810上产生信号LHDR，使触发器806设置。信号LHDR加至驱动器434中第二个驱动器，这个驱动器的输出被加至CRT上，作为显示器的水平驱动。DISPEN DLY信号加至其输出接到PLA800的寄存器820和触发器818。当DISPEN DLY信号为真时，寄存器820产生一个信号，使视象信号能出现在引线802上而指定到CRT去。当DISPEN DLY信号为假时，寄存器820的输出阻塞住这视象信号不让经过PLA800，并且亦设置了触发器818。
CLDC插件的选用
CLDC插件除非它被选用，否则它不能传送数据至PC机，也不能从PC机接收数据。通电后，PC机中的程序使它产生信号Reset Driver，正如前面讲过，使所有CLDC中的电路都重新设置。然后这程序自动选择具有地址为0的CLDC插件。只要有任何一块CLDC插件被选出，所有其它的CLDC插件就不能对PC机置在PC总线上的数据或地址引起反应。
为了选用一块CLDC插件，PC机把20×（十六进位）范围内的地址加至接插件200，同时使条件IOW为真（/IOW）以及使条件AEN为假（/AEN）。信号/IOW和地址信号SA0-SA3，从接插件200经过驱动器214都加至定时和控制电路212作为信号/IOW和A0×-A3×。定址信号SA4-SA9经过接插件200和PC总线210直接加至电路212。
图5表示了电路212中控制定址或选择CLDC插件的那部分。选择电路包括三个PLA500、502和504以及一个触发器506。此外，还对PLA504的两个输入提供了对地的跳线。跳线512和514决定了一块CLDC插件的地址。如果两根跳线都存在，则地址为0，如果两根跳线都不存在，于是V+加至PLA504的输入端ID0和ID1，则地址为3。若只有跳线514存在，则CLDC的地址是1，若只有跳线512存在，则地址为2。由于两根跳线可提供4个地址，所以如果还有空槽可利用，则对于图1的系统还可加入第4块CLDC插件。
地址信号SA4-SA9以及控制信号AEN都从PC总线加至PLA500的输入端。这个PLA还接受控制信号/IOW和/MEMR以及从驱动器214来的地址信号A0X、A1X和A3X。如果PC机在PC总线上设置一个地址20X，并使PC总线上的信号AEN和/IOW为低电位，若X小于8，即SA3＝0，则PLA500在引线516上产生低电位信号/Board Register Select。这个低电位信号/Board Register Select表示出“插件寄存器选择”条件为真，并被送至PLA504的一个输入端。
如果地址位A0X是一个0，信号Board Register Select的条件使PLA504在内部产生出信号LDO，因为除在重新设置的操作下，/RST是高电位。引线630上的信号/Dot Clock给PLA内的触发器以钟信号，使其产生出信号LD0。同样，地址位A1X将使PLA504设置一个触发器，使其内部产生出信号LD1。在下一个/Dot Clock信号上，这个PLA就把LD0和LD1与由跳线512和514所决定的插件地址信号ID0和ID1相比较。如果这两地址相等，则PLA504设置一个触发器，使其产生出低电平信号BOard Select，表示这插件选择条件是真的。这个信号通过引线518被送至PLA500和502的一输入端。
这块CLDC插件即使在产生信号/Board RegisterSelect的条件不再为真时仍保持被选用。此时信号/Board Register Select升到高电位，且利用LD0和LD1，使触发器在每个Dot Clock信号来到时继续产生LD0和LD1，这样使引线518上的插件选择信号保持为真。在有一块CLDC插件被选用期间，其余的CLDC插件都不能对PC总线上的数据产生反应。
设置操作模式
有一块CLDC插件被选用后，它的操作模式可由一个4级寄存器220来设置。PC机对CLDC插件在引线SD0-SD7上送一个地址3BA连同所需的模式信号以及送控制信号/IOW和/SMEMR。信号SD0-SD7都加在一套发送接收器216上。
这些定址信号使PLA500在引线524上产生出一个低电位信号/3B×，表示3B×条件为真。信号/3B×通过引线524送至PLA502和PLA606。由于3B×和IOW的条件均为真，所以PLA500还在引线526上产生出低电位信号Select1。/SMEMR信号使有一个驱动器214在引线238上产生信号/MEMR，并由于这表示存储器读出条件为真，PLA便在引线528上产生出高电位信号DDIR。这个DDIR信号被送至发送接收器216，以便选择数据流的方向，使数据信号SD0-SD7能通过发送接收器216被门电路控制到D总线218。
当引线530上的信号/DATEGATE为低电位时，数据通过发送接收器216被门电路控制到D总线。这个信号由PLA502产生，因为插件选择、3B×和赋能（E）条件全部为真。
D总线的1、3、5和7位接至寄存器200的各级。引线526上的信号Select1把这些位门控至这个寄存器。位D1是汉字模式控制位。当该位为零时，汉字模式被选用，所以引线222上的信号“汉字模式”是高电位。为了控制汉字或汉字与ASCII混合字符的显示，CLDC插件必须在“汉字模式”下工作。当引线222上的信号为低电位时，CLDC插件祇控制ASSII字符的显示。
当码位D3＝0时，选用了LOAD LCS模式，使引线224上的信号LOAD LCS是高电位，为了如下面所述把特殊字符存入可存入活字存储器，CLDC插件必须在这种模式下工作。
当码位D5＝1时，选用了VIDEO EN模式，使引线226上的信号VIDEO EN为高电位。这个信号使触发器806得到定时和设置，触发器806的输出把水平同步脉冲闸门控制至CRT显示器。当信号VIDEO EN为低电位时，它清除了两个下面要讲的能转移字符特征信号的寄存器326和330。
当码位D7＝1时，选用了Blink Enable模式，于是引线228上的信号BLEN为低电位。这个信号加至PLA800，能使规定闪亮特征的字符在CRT显示器上发生闪亮作用。
存入到字符存储器和特征存储器
选用CLDC插件并设置了模式寄存器220之后，PC机可把将要显示在CRT上的字符送至字符存储器302。与此同时，把表示字符存储器302中那些字符特征的数据存入到特征存储器304，这些特征例如为闪亮、相反的视象、底下划线、高亮度等等。
PC机送数据至字符存储器和特征存储器的方法是把数据置在PC总线上，同时在PC总线上置以BOOOO BOFFF范围内的地址。PC机在PC总线上还置以信号/SMEMR和/IOW。地址位SA19-SA15使PLA504在引线534上产生出低电位信号/CPUMSEL，因为条件SMEMR为真。PLA504在引线上也产生信号/DATAGATE，同时PLA500在引线528上产生出DDIR。这些信号把数据字符通过发送接收器216闸门控制到D总线，并且通过一套寄存器发送接收器300送至字符存储器302，或者通过另一套寄存发送接收器304送至特征存储器306。字符存储器302能存储任何给定瞬间CRT屏幕上将被显示的全部文字。它由两片16K RAM芯片组成，能存入2000个8位ASCII字符代码或1000个16位汉字代码，当然这里假定采用的是GB2312字符代码。由于该系统能显示出ASCII字符和汉字混合的一景数据，所以在任意给定时刻这存储器内所含字符代码的最大数目变化着的。从PC机看来，字符存储器内的位置包括从BOOOO到BOFFF中的偶数地址。
特征存储器306类似于字符存储器，但存入的是代表字符存储器内相应位置处字符的特征的代码。从PC机看来，这个存储器的位置具有BOOOO至BOFFF范围内的奇数地址。
当信号/CCGATE为高电位时，D总线上的字符被闸门控制至发送接收器300。当PC总线上送有BOOOO至BOFFF范围内的地址时，码位SA19-SA15被送至PLA502。PLA502驱使端脚CMS为高电位。因此，引线534上产生的高电位信号/CPUMSEL被送至PLA702和PLA606。
如果地址在BOOOO至BOFFF范围内，并且是偶数（SAO＝0），PLA502便驱使输出端脚CCG成为高电位。于是，引线508上产生的高电位信号/CCGATE使发送接收器300能够动作，D总线上的字符字节便能存到字符存储器302内。另一方面，如果地址在BOOOO到BOFFF范围内且是奇数（SAO＝1），PLA502便在引线510上产生高电位信号/ATGATE，使D总线上的特征字节寄存在发送接收器300内。
引线628上的信号XACK由PLA606产生，并作为定时信号使数据定时锁定在发送接收器300和304内。此外，这两发送接收器接受引线628上的信号/WE，而这个信号控制了通过发送接收器的数据流的方向。
这里提供了一个MUX230，用来规定字符存储器和特征存储器的地址。当这两存储器准备从PC机存数时，引线622上的信号CACS CLK赋能与MUX，于是PC总线上的地址位SA1-SA11都经过MUX而进入RAM地址总线232。信号/CSELX经过MUX也被闸门控制成为引线234上的信号/CHAR SEL。信号/CSELX由PLA702产生，且当PC总线上的地址为偶数时（SAO＝0），它是低电位。信号/CHAR SEL对于字符存储器302来说是作为赋能芯片的信号。对于特征存储器而言，引线708上的信号/ATTR SEL是赋能芯片的信号，且这个信号在PC总线上的地址为奇数时（SAO＝1）由PLA702产生。地址信号AOX被送至PLA606，后者在引线642上产生高电位信号/ATTRSELX。信号/ATTRSELX送至PLA，这PLA产生出信号/ATTRSEL，使存储器306能进行工作。
为了把数据写入字符存储器和特征存储器，由PLA604在引线620上产生的写入赋能信号/WE必须是低电位。这个信号能允许数据写入这两存储器中，并作为发送接收器300和304的方向控制信号，使D总线上的数据能够经过发送接收器进入到存储器。
可存入活字存储器
按照本发明的第二个新特征，提供的CLDC插件带有一个由两个2K×8 RAM组成的可存入活字存储器308，用来存储多到128个特殊字符的数字视象表达。由于有了存储器，CLDC插件就能控制一定数目特殊汉字的显示。这些汉字可以是姓名、技术名词或其它在GB2312或其它标准代码中找不到的特殊字符，而在某特定应用中可能需要它们。
可存入活字存储器是用特殊字符的数字视象表达从PC机存入。暂时离题一下，这里应注意，由CLDC插件驱动的CRT通常采用电视扫描，并能显示25行水平字符，每行有80个字符空间。一个汉字在显示器上要占两个字符空间，而ASCII字符祇占一个空间。每个字符的显示是在CRT上的一个点矩阵内照亮某些点的位置。一个ASCII字符的矩阵根据CLDC插件是否以汉字模式工作而变。当CLDC以汉字模式工作时，ASCII字符矩阵是8个点宽16个点高，且显示在9点宽19点高的一个单元内。当不以汉字模式工作时，ASCII字符显示在7个点宽9个点高的矩阵内，而显示在9点宽14点高的单元内。汉字矩阵是16点高和16点宽，且这些字显示在18点宽和19点高的单元内。一行字符是这样显示的，即向CRT送一系列信号，使第一、第二、…第n个字符的最上面点行中所需的点位置发光，接下去送一系列信号，使每个字符的第二点行中所需的点位置发光，依次下去，直至该行字符的所有的点行都有选择地发光。然后另送一系列信号至CRT，使第二、第三、…第25行字符发光，其后，CRT的电子束偏转回第一行，重复这个过程，由此刷新了这景显示。关于这种所有字符都显示在同样大小矩阵内的一般系统，进一步的说明可参看Cole等人的专利№、3、345、458。
送至显示器去的能引起一个字符显示的信号叫做该字符的数字视象表达。对于每个特殊的汉字，存至可存入活字存储器去的是16个16位值，每个16位值由二进制的1和零组成，相当于字符矩阵一条线上那些发光和不发光的点的位置。
一个字符的数字视象表达每次向存储器308存入一个字节，并且祇当模式寄存器220被设置成信号LOAD LCS及汉字模式均为真时才能存入。从接插件200来的一字节数据，经过PC总线送至驱动器310和312。如果地址码位SAO＝0，则信号/LCENO使数据经过驱动器310，如果地址码位SAO＝1，则信号/LCEN1使数据经过驱动器312。根据数据字节究竟经过驱动器312或是驱动器310，这个字节被决定送至存储器308的低阶字节数据输入端或是高阶字节数据输入端。信号/LCW0和/LCW1是写入赋能信号，用来允许把数据字节写入到该存储器。这些信号都由PLA702产生，且按低阶地址码位SAO的条件，使来自驱动器312的数据写入到一个地址的低阶节，或使来自驱动器310的数据写入到一个地址的高阶节。
用来选择存储数据的存储器308内位置的地址是从接插件200经过PC总线并经MUX314再送到该存储器的地址输入端。MUX的B端是由引线224上的模式信号LOAD LCS来选择。从PC机看来，存储器308内的位置与字符存储器302和特征存存储器306具有同样的地址范围。对于PLA702产生写入可存入存储器308时所需的信号/LCEN0，/LCEN1，/LCW0及/LCW1而言，信号LOAD LCS必须存在。另一方面，当信号LOAD LCS存在时，它阻止PLA702产生信号/ATTR-SEL及/CSELX，于是阻止任何信号写入字符存储器302和特征存储器306。PC机供出一系列地址用来对可存入活字存储器308定址，并伴同每一地址在线路SD0-SD7上提供出数据，数据的每一字节是特殊字符一行点行的数字视象表达的一半。存入或按需要改变了存储器308之后，寄存器220必须定址，同时，码位3为1的数据字节被置于PC总线上，去设置寄存器220的一级，并终止这信号LOAD LCS。这样就允许PC机发送另外的数据至字符存储器和特征存储器。
ASCII存储器
CLDC插件还包括一个ASCII存储器402，它由一片把ASCII字符的数字视象表达烧入并存在其中的8K×8EPROM芯片组成。实际上，存储器402存入了每个ASCII字符的两个数字视象表达。这样做的理由是，当CLDC插件在汉字模式下工作时（寄存器220的码位1重新设置），它可以控制中间混有汉字的ASCII字符的显示，在此情况下，所显示的字符是在16水平行每行含8个点位置的一个矩阵内。另一方面，当CLDC插件不在汉字模式下工作时（设置寄存器220的码位1），CLDC插件祇控制ASCII字符的显示，此时每个字符被显示在9水平行每行含8个点位置的矩阵内。引线222上的信号“汉字模式”（Chinese Mode）起着作为一个附加的地址码位的作用，用来选择两种可能的数字视象表达中的一种。引线716上的信号/ASCII对于存储器402来说，可作为赋能于芯片和赋能于输出的信号来使用。当这个信号为低电位时，它赋能于存储器把存在该地址位置的数字视象表达读出。存储器的定址将在下面说明。
活字存储器
活字存储器是用来存储多至8K个汉字的数字视象表达。如果采用GB2312-80代码，这个存储器存储约7600个汉字和其它由这代码定义的字符的数字视象表达。活字存储器由4片64K×8EPROM芯片组成，芯片的输出接至活字总线408。其中两片芯片的输出由引线718上的信号/CHINESE0使之动作，其余两芯片的输出则由引线720上的信号/CHINESE1使之动作。这些信号由PLA700产生并且是信号Bank Select的函数，信号Bank Select则如下面说明由翻译器410在引线412上产生。
把字符显示在CRT上
为了在CRT上把字符存储器302内的字符显示出来，需要重复访问这个存储器，并且用这些读出的字符去访问可存入活字存储器308、ASCII存储器402和活字存储器406。简言之，每个字符被翻译器410翻译后，去访问存储器308、402或406中的一个，并由此读出该字符的数字视象表达，从而使该字符的一水平点行在CRT上发光。这个数字视象表达是置于活字总线408上，并行地送到两个8位移位寄存器414和416中，然后从寄存器416串行地移出，提供视象信号以驱动CRT。为了“刷新”CRT，字符存储器必须反复读出，这样才能使一行行的字符稳定地显示在CRT上。
字符存储器302的反复读出是由视象控制器600按熟知的方式控制。这个控制器在总线602上产生11位连续地址。这些地址被送到MUX230并经过MUX在总线232上变成信号RMA0-RMA10。由PLA604产生的信号WE被倒相器670倒相，并通过引线624送至字符存储器302和特征存储器306，使两者能够输出。总线232上每次有一地址时，便从字符存储器302读出单一字节，并通过总线320送至寄存器322。与此同时，从特征存储器306读出个字节，且通过总线324送至寄存器326。
寄存器322的输出接至另一寄存器328，寄存器326的输出接至另一寄存器330。所有的寄存器都由PLA606在引线626上产生的信号CCLK来决定时。当PLA702响应控制器600而产生的信号/CHARINH是低电位时，寄存器322被清除，而当由模式寄存器220导出的信号Video Enable为低电位时，寄存器326和328都被清除。
每个字节从字符存储器302读出时，它被定时地送入寄存器322，当它的特征从特征存储器306读出时，这个特征被定时地送入寄存器326。与此同时，前一字节被定时地送入寄存器328，而前一字节的特征则被定时地送入寄存器330。
寄存器322和328的输出分别接至16位LC总线332的低阶字节位置和高阶字节位置。这条总线的码位位置LC0-LC4接至MUX314的A输入端和活字存储器406的定址输入端。码位位置LC5-LC15接至ASCII存储器402、控制存储器404和翻译器410的定址输入端。
翻译器的提供是为了允许采用较小容量的活字存储器，否则需要较大的容量。GB2312-80定义了约7600个法定的汉字。然而，以上讲过，每个字用16位来定义。因此，如果采用通常的方法把字符代码变成数字视象表达，则活字存储器为了存储数字视象表达将需要216字符地址（实际上是216×8个可访址位置），并且这些字符代码将送至活字存储器作为字符的地址。可是这活字存储器的大多数位置是不用的，因为没有这么多法定的字符代码去相当它们。
翻译器410就用来把字符存储器302读出的并置于LC总线上的16位汉字代码变换成13位连续地址。即把GB2312-80代码，其中码点的值不成连续数序列，变换成13位代码，后者的码点值是连续数。这样就允许采用祇有213字符地址（实际上为213×8个可访址位置）的活字存储器406。因此，有了翻译器，活字存储器406的容量祇需原来的八分之一。
翻译器410是一个烧入有所需地址翻译的2K×8EPROM芯片。翻译器响应码位LC5-LC15，产生输出信号T5-T11和信号Bank Select412，后者控制引线718和720上的活字存储器触排选择信号/CHINESE0和CHINESE1。输出码位T5-T11都送至活字存储器406作为高阶字符地址信号。此外，输出位T5和T6送至MUX314作为高阶字符地址位，用来定出可存入活字存储器308的地址。
以上讲过，活字存储器406、ASCII存储器402和可存入活字存储器308全都存入字符的数字视象表达。这即是说，对于这三个存储器中每个汉字，存储器必须存入16个表达，每个表达对应于组成该显示字的每条水平点线。字符地址从字符存储器302置于LC总线上，并由视象控制器600在引线604上产生出定址信号RA0-RA3，选出该字符地址16个数字视象表达中的一个。引线604被接至MUX314、ASCII存储器402和活字存储器406的定址输入端。
由于置于LC总线上的字符被送至所有三个存储器308、402或406，所以必须有一个控制，以保证只能有一个存储器被读出至活字总线。这就是控制存储器404的目的之一。这个存储器是一个烧入的2K×8EPROM，能够有选择地供出控制信号ASCII CODE、LD CODE、EXTENDED VERT、EXTENX和EXTEN2。这些从存储器404产生的信号，由作为地址加于该存储器的字符代码值所决定。尚幸，ASCII字符的代码值不落在GB2312-80标准的汉字代码值范围内。此外，赋与特殊的或存入的汉字的代码值是可以选取的，能使它不与任何的ASCII或GB2312-80标准字符的代码值重复。这样，字符代码值本身就表示出它是一个汉字还是ASCII字符或特殊字符。
存储器404是烧制的，所以当在LC总线上对该存储器加入一个ASCII字符代码时，它产生出高电位信号ASCII CODE和低电位信号/LC CODE。信号ASCII CODE送至PLA700，然后在引线716上产生低电位信号/ASCII，使ASCII存储器能够输出。信号“汉字模式”送至ASCII存储器作为地址的高阶，且连同LC总线上的字符，组成了该字符的数字视象表达的字符地址。如果信号“汉字模式”是高电位（不是汉字模式），则字符地址是这样，即从该存储器读出的数字视象表达是由9个8位的表达组成，对于正常ASCII字符的显示，每一水平点行为一个8位表达。另一方面如果信号“汉字模式”是低电位，则字符地址是这样，即从该存储器读出的数字视象表达是由16个8位表达组成，当以汉字模式显示时，在一个ASCII字符中，每一水平点行为一个8位表达。
当读出ASCII存储器时，必须禁止可存入活字存储器308和活字存储器306的读出。引线418上的高电位信号ASCII CODE能使PLA700驱动引线718和720上的信号/CHINESE0和/CHINESE1使之成为高电位。这两信号使活字存储器406禁止输出。引线420上的低电位信号/LD CODE送至PLA702，于是后者在引线724上产生高电位信号/LOADABLE。信号/LOADABLE送至可存入活字存储器308的“输出赋能”端脚，禁止该存储器的任何输出。信号/LOADABLE也阻塞住驱动器428，阻止总线334上的任何信号到达活字总线408。
当LC总线上的字符代码是一特殊字符且存储器308内有这特殊字符的数字视象表达时，控制存储器404在引线418上输出一低电位信号，而在引线420上输出一高电位信号。在图7内，高电位信号/LD CODE使PLA702驱动引线724上的信号/LOADABLE使之成为低电位。在图3内，信号/LOADABLE使可存入活字存储器308能够输出，并在图4内，它赋能与驱动器428，使存储器的输出送至活字总线408上。在图7内，低电位信号/LOADABLE使PLA700驱使信号/CHINESE0和/CHINESE 1成为高电位，于是阻止了活字存储器406的输出。引线418上的低电位信号ASCII CODE使PLA700在引线716上输出高电位信号/ASCII，以阻止ASCII存储器402的输出。
当LC总线上的字符代码是标准汉字且活字存储器406内存有该汉字的数字视象表达时，控制存储器404在引线418和420上输出低电位信号。引线420上的低电位信号/LD CODE使PLA702在引线724上产生高电位信号/LOADABLE。这个信号阻塞住可存入活字存储器308的输出，同时也把驱动器428阻塞住。信号/LOADABLE和信号ASCII CODE两者都加于PLA700。由于信号/ASCII CODE是低电位，PLA700在引线716上产生出高电位信号/ASCII，禁止了ASCII存储器402的输出。由于信号ASCII和/LOADABLE两者都是低电位，PLA700根据翻译器410在引线412上产生的信号Bank Select是低还是高，有选择地分别产生出信号/CHINESE0或/CHINESE1。
为了显示出可存入活字存储器308、ASCII存储器402或活字存储器406读出在活字总线408上的数字视象表达，这些表达都要并行地送至两个移位寄存器414和416。当读出活字存储器或可存入活字存储器且引线726上的信号GATED S/L变为低电位时，码位8～15被送入移位寄存器414，而码位0～7送入移位寄存器416。当ASCII存储器被读出时，码位被送入移位寄存器416而一些零被送入寄存器414。引线726上的信号然后变成高电位，于是这两寄存器可以反复移位。移位寄存器的并行存入和移位都由引线630上的信号/DOT CLOCK定时进行。当寄存器移位时，寄存器416内的最高阶码位经过引线430被读出至特征和显示控制432，而寄存器414内的高阶码位被移至寄存器416的低阶码位的位置。
特征和显示控制实际上是图8控制电路212中控制字符特征的那部分，这种特征例如为底下划线、相反的现象、高亮度。
假定有一正常的显示，由移位寄存器416的高阶移出的视象信号，经过引线430送至PLA800并出现在引线802上。视象信号从引线802经过驱动器434中的一个驱动器串行地送至接插件400，由此它们被送入CRT。与此同时，从寄存器414移出的视象信号经过引线440被送入PLA700。假定没有字符的水平和垂直延伸，从PLA700来的输出信号HEXTEND1跟随着寄存器414输出信号的电平，并经过引线730送至寄存器416的低阶的级内。
如果把可存入活字存储器308或活字存储器406读出的字符视象表达存到移位寄存器414和416内，则要取引线630上的16个DOT CLOCK信号（两个字符循环）把这表达移出至CRT显示器。然而，如果视象表达是从ASCII存储器读出，那么把这表达移出至CRT，祇需要8个DOT CLOCK信号（一个字符循环）。当前一字符的数字视象表达已经移出，立即需要有8个或16个DOT CLOCK信号把下一字符的数字视象表达送入移位寄存器，此时引线726上的信号GATED S/L变成低电位。
如图10所示，信号SL由PLA604在每个字符循环上产生一次。这个信号通过引线654送至PLA700，且若CLDC插件不处在汉字模式，则引线726上的信号GATED S/L在每个字符循环上被驱动成低电位，使另一字符的视象表达存入寄存器414和416。由于CLDC插件不处在汉字模式，有可能只显示ASCII字符，所以前一字符的8位视象表达从寄存器416移出后，这寄存器应立即存入下一字符的视象表达。在此情况下，寄存器414的内容就不送至CRT显示器。
当CLDC处在汉字模式，但从字符存储器302读出的字符是ASCII字符时存在类似的情况。在此情况下，控制存储器404在引线418上产生信号ASCII CODE。这个信号使PLA700产生出信号ASCII（即条件ASC为真）。由于条件ASC为真，所以PLA也产生条件字符相位，这由引线734上的高电位信号所代表。这个信号被送至触发器704的D输入端，触发器被引线726的下一个CCLK信号设置。触发器704的设置条件代表VAL状态。触发器的输出送至PLA700，后者于是驱使信号GATE S/L变为低电位，此时信号S/L出现在下一字符上，由此把一下字符存入寄存器414和416。
只要送至移位寄存器的字符表达是ASCII字符，触发器就保持为设置，并使PLA700产生出信号CHAR PH，以便在下一字符循环上设置该触发器。然而，如果需从活字寄储器或可存入活字存储器读出一个汉字，则这个触发器被重新设置，使在下一循环上不产生信号GATED S/L。在这种情况下，控制存储器不输出信号ASCII CODE，于是条件ASC为假。条件VAL为真，故PLA700驱使信号CHAR PH成为低电位。在下一信号CCLK到来时，触发器704被这个低信号CHAR PH重新设置，使条件VAL为假。这就阻止PLA驱使信号GATED S/L变低，于是阻止把另一字符存入寄存器414和416。
特征控制
前面已经讲过，当字符存储器302被定址且产生出字符的数字视象表达时，特征存储器306亦被读出，且提供出特征控制信号，用来控制或修改这数字视象信号，例如使之增亮、底下划线、相反的视象、闪亮等等。特征存储器的输出被定时地选入寄存器326，然后根据连续而来的钟脉冲，进入寄存器330。特征信号从寄存器330经过总线340送至PLA800。这个PLA还接受由视象控制器600产生的水平点行定址信号RAOX-RA3X及RA4。如果特征位0～6全是零，它表示没有显示，这个PLA便产生一个高电位信号，后者依照引线656上的下一个Q5定时信号的出现，定时地被送入寄存器820的一级内。如果码位AT4-AT6全是1，而码位AT0-AT2都是零，这表示相反视象条件，PLA产生出高电位信号RVV×，后者定时地被送入寄存器820的另一级中。
当特征码位0是一个1，特征码位1和2都是零时，这是底下划线的特征。在此情况下，PLA804产生出信号UNDERLINE×进入到寄存器820。信号UNDERLINE×要在两种不同情况下产生，这依赖于CLDC插件是否处在汉字模式。如果CLDC插件处在汉字模式，当水平点行的计数为17时产生出信号UNDERLINE×。如果CLDC插件不在汉字模式，则水平点行的计数为12时产生信号UNDERLINE×。
存入寄存器820内的信号都送至PLA800的输入端，并修改移位寄存器416的数字视象输出，以便提供出闪亮、相反视象或底下划线。如果允许有闪亮，则PLA800在引线228上还接受模式信号BLEN。当BLEN为真及特征位7为真时才出现闪亮。一个8级计数器822对VSYNC DLY脉冲进行计数，当级4被设置时产生光点闪亮信号，当级5被设置时产生闪亮信号。如果特征位3为真，这将使一个字符增亮。进入寄存器820之后，这个信号被送至PLA800，产生出信号HL。这个信号经过引线812至驱动器434中一个驱动器，并由于电容器450的作用，使该字符增亮。
各种特征信号在PLA800内对数字视象信号SDOT的影响能从该PLA的逻辑方程弄清楚，因此这里就不细讲了。
字符的延伸
CLDC插件还提供出水平和垂直的字符延伸，一个字符的右边或底部可以延伸，用的方法是把一字符最右边一列点或最下面一行点的数字视象表达重复下去，直至组成下一字符矩阵的右边界或下一行字符的边界。控制存储器404是有选择地烧制，可以产生出控制垂直延伸的信号EXTENDED VERT、控制ASCII字符水平延伸的信号EXTEN×以及控制汉字水平延伸的信号EXTEN2。
信号EXTENDED VERT经过引线422加至PLA700，在引线728上产生出信号VERT EXTEND。信号VERT EXTEND送至PLA800，在那儿阻止信号BLANK的产生。当字符扫描计数达到15时，视象控制器输出RA4选取了MUX670，于是即使视象控制器把行地址的计数进行到16～19，但引线604上的RA0-RA3仍有值为15。因此，相当于该字符最底下一行点的同一个数字视象表达重复访问存储器308、406或402，且送至移位寄存器414和416。
当ASCII字符被水平延伸时，控制存储器404产生信号EXTEN×。信号EXTEN×经过引线424加至寄存器820，并由信号Q5定时地送入该寄存器。寄存器在与PLA700相接的引线814上产生信号EXTEN。信号EXTEN使PLA700在引线730和活字存储器总线上重复码位8之值。引线730使信号HEXTEND1加于移位寄存器416低阶端，从而重复一个ASCII字符的数字视象表达的码位8之值。
为了延伸一个汉字，控制存储器404必须在引线426上产生出信号EXTEND2。这个信号加于PLA700，并使这PLA在引线728上重复活字总线码位零之值。引线728上的信号是信号HEXTEND2，它加于移位寄存器414的低阶端，从而重复一个汉字的数字视象表达的码位0之值。
键盘接口电路
当PC机在PC总线上送一个20X范围内的地址时，键盘就选用，其中X至少为8（SA3＝1）。这地址送至PLA500，后者在引线542上产生信号/KEYBOARD SEL。信号/KEYBOARD SEL被送至PLA504，且根据地址的码位SA2是1或0，在引线522上产生信号/KEYCONSELCT或在引线520上产生信号/KEYDATSEL。当希望键盘对中断请求引起响应时，产生/KEYCONSELCT。当PC机需要从键盘接口电路208中的数据寄存器读取数据时，产生/KEYDATSEL。信号/KEYCONSELCT或/KEYDATSEL送至键盘接口电路中的PLA908。如图9所示，键盘接口电路还包括串行移位寄存器902、寄存器904、触发器906和倒相器910。
每当按下或释放一个键时，开头有一起始位的8位数据经过引线206串行地送入移位寄存器902的低阶端。从键盘来的时钟信号由倒相器910反相，并使移位寄存器902和触发器906按时钟动作。当按下一键时，数据码位开头的起始位是1。它经过寄存器902移位，且在最后或高阶数据位移入该寄存器时去设置触发器906。
当触发器906被设置后，它的输出信号CHAR送至PLA908，后者产生出信号LCHAR，把寄存器902的数据字节按时钟送入寄存器904。PLA还产生出信号/CCHAR，用来清除触发器906和寄存器902。
信号CHAR使PLA908产生一个高电位信号IRQX，后者送至三根跳线联接上，这三根跳线使键盘获得所需的中断优先等级。这三个信号经过引线900接至PC总线并经过接插件200送至PC机。PLA908还产生信号SDO，当信号/KEYCONSEL被译码时，信号SDO置于PC总线的码位0。
当PC机收到中断请求时，它对所有的键盘定址以选用它们，从而产生信号/KEYCONSEL和读出寄存器904。认出SDO上的1-码位，PC机就产生一个地址，当后者送至PLA504时便产生信号/KEYDATSEL。
当信号/KEYDATSEL变成低电位时，它立即允许寄存器904输出，把数据字节置于PC总线上。
总结
总之可以看到，本发明提供了一种多个键盘和显示器能共享一台PC机的手段。键盘或显示器直接与一块CLDC插件联接，每个键盘/显示器站有一块CLDC插件。CLDC插件控制了ASCII字符或汉字或两者混合的显示。然而它与许多PC机是完全兼容的。可存入存储器简化了对特殊或不常用字符的处理，因为这种存储器是可以存进去的，以适合某特殊应用的需要。此外，由于翻译存储器的提供，可采用小得多的活字存储器，否则需要活字字符被表达成稀疏代码值的大容量存储器。
虽然本发明用汉字GB-2312代码来说明，但它的原理同样可用于其它代码。因此，日文或其它语言也可以单独或混有ASCII字符来显示。然而，活字存储器406、翻译存储器410、和控制存储器404必须换成根据所用特定代码来编程或烧制的等效存储器。对于那些熟悉本技术的人来说，显然对上述实施例可能做出其它的修改。因此，希望本发明仅用所附权利要求的范围来限制。
PLA 1
元件 502
IF（SSEL）/D0＝/HSDLY
IF（SSEL）/D1＝SSEL+/SSEL
IF（SSEL）/D2＝SSEL+/SSEL
IF（SSEL）/D3＝/LVD
CMS＝SMEMR＊SA19＊/SA18＊SA17＊SA16＊/SA15＊BS
+SMEMW＊SA19＊/SA18＊SA17＊SA16＊/SA15＊BS
CCG＝CMS＊/SA0
ATG＝CMS＊SA0
DG＝3BX＊BS
+SMEMR＊SA19＊/SA18＊SA17＊SA16＊/SA15＊BS
+SMEMW＊SA19＊/SA18＊SA17＊SA16＊/SA15＊BS
PLA 2
元件 500
3BX＝/AEN＊A6＊A8＊A9＊A4＊A5＊A7＊BS
SSEL＝3BX＊IOW＊A3＊/A0＊A1
+3BX＊IOR＊A3＊/A0＊A1
/E＝/IOW＊/IOR
CS45＝3BX＊A3＊BS
/DDIR＝AEN＊/MEMR+/IOR＊/MEMR
SEL1＝3BX＊IOW＊A3＊/A0＊A1
+3BX＊IOR＊A3＊/A0＊A1
BRS＝IOW＊A9＊/A8＊/A7＊/A6＊/A5＊/A4＊/A3＊/AEN
KBDS＝IOW＊A9＊/A8＊/A7＊/A6＊/A5＊/A4＊/A3＊/AEN
+IOR＊A9＊/A8＊/A7＊/A6＊/A5＊/A4＊/A3＊/AEN
PLA 3
元件 602
C1＝/RST＊CRS
D1＝/RST＊DPE
/DDPE＝/D1+RST
/DCRE＝/C1+RST+/DCRS＊/CP
CLV＝/D1＊/RST＊/DDPE
HI＝HSN＊/RST
/DHSN＝/HI
DVSN＝VSN
PLA 4
元件 604
C0＝/C0＊/RST＊/C3
C1＝C0＊/C1＊/RST+C1＊/C0＊/RST
C2＝C0＊C1＊/C2＊/RST+C2＊/C0＊/RST+C2＊C1＊/RST
C3＝C0＊C1＊C2＊/C3＊/RST
/Q5＝RST+/C2+C3
/SL＝C0＊C1＊/C2＊C3
WE＝XCLK＊MEMW＊C0＊C1＊C2
+XCLK＊MEMW＊/C0＊C1＊C2
PLA 5
元件 606
CCLK＝C2+C3
/CCLK＝/C2＊/C3
/XACK＝/CMS＊/3BX
+/CMS＊/E
+/XACK＊/XCLK
+/XACK＊C0
+/XACK＊C1
+/XACK＊C2
+/XACK＊C3
/XCLK＝/CMS＊/3BX＊/XCLK
+/CMS＊/E＊/XCLK
+/C0＊/XCLK
+/C1＊/XCLK
+C2＊/XCLK
+/C0＊/C1＊/C2＊/C3
+XACK
IOREN＝CMS+3BX＊E
/CACS＝/XCLK+/C2＊/C3+3BX＊E
ATSEL＝3BX＊E
+/XCLK
+/C2＊/C3
+AOX
PLA 6
元件 804
NDSPL＝/AT0＊/AT1＊/AT2＊/AT4＊/AT5＊/AT6
RVV＝/AT0＊/AT1＊/AT2＊/AT4＊AT5＊AT6
UDL＝AT0＊/AT1＊/AT2＊RA3＊RA2＊/RA1＊/RA0＊/CM
+AT0＊/AT1＊/AT2＊RA4＊RA0＊CM
/HDR＝/HSD+/HSEN
PLA 7
元件 800
BLANK＝NDSPL
+EOS
+RA4＊/UDL＊/VEXT
+BLNK＊/DCRS＊AT7Y＊BLEN
BW＝SDOT＊/BLANK＊/RVV＊DDEN
+UDL＊/BLANK＊/RVV＊DDEN
+DCRS＊CBLNK＊/RVV＊DDEN
+/UDL＊/DCRS＊RVV＊DDEN＊/SDOT
+BLANK＊/DCRS＊RVV＊DDEN
+/UDL＊/CBLNK＊RVV＊DDEN＊/SDOT
+BLANK＊/DCRS＊RVV＊DDEN
/HL＝/DDEN
+BLANK
+/IF
+/SDOT＊/UDL＊/DCRS
+/SDOT＊/UDL＊/CBLNK
PLA 8
元件 700
/GSL＝/SL＊VAL+/SL＊/CM
ASC＝ASCC+/CM
CH0＝/ASCC＊/LOAD＊/BKSEL＊CM
CH1＝/ASCC＊/LOAD＊BKSEL＊CM
/HEX1＝VAL＊/FONT8＊/HEX2
+VAL＊/EXEN＊/HEX2
+/QH2＊/VAL
+/QH2＊HEX2
+/QH2＊/FONT8
+/QH2＊/EXEN
/HEX2＝/HEX2＊SL
+/HEX2＊/EXEN2＊VAL
+/HEX2＊/FONT0＊VAL
+/HEX2＊ASC＊VAL
+/SL＊VAL＊/EXEN2
+/SL＊VAL＊/FONT0
+/SL＊VAL＊ASC
/VEX＝/EXV＊/VEX
+SL＊/VEX
+/VAL＊/VEX
+/EXV＊/SL＊VAL
/CP＝/ASC＊VAL
PLA 9
元件 504
LD0＝A0＊BRS＊/RST
+LD0＊/BRS＊/RST
LD1＝A1＊BRS＊/RST
+LD1＊/BRS＊/RST
BS＝/LD0＊/ID0＊/LD1＊/ID1
+LD0＊ID0＊/LD1＊/ID1
+/LD0＊/ID0＊LD1＊ID1
+LD0＊ID0＊LD1＊ID1
KDS＝KBDS＊A2＊ID0＊ID1＊A0＊A1
+KBDS＊A2＊ID0＊/ID1＊A0＊/A1
+KBDS＊A2＊/ID0＊/ID1＊/A0＊A1
+KBDS＊A2＊/ID0＊ID1＊/A0＊A1
KCS＝KBDS＊/A2＊ID0＊ID1＊A0＊A1
+KBDS＊/A2＊ID0＊/ID1＊A0＊/A1
+KBDS＊/A2＊/ID0＊ID1＊/A0＊A1
+KBDS＊/A2＊/ID0＊/ID1＊/A0＊/A1
PLA 10
元件 702
LCEN1＝CMS＊LDLCS＊AOX＊CM
LCEN0＝CMS＊LDLCS＊/AOX＊CM
LCW1＝CMS＊LDLCS＊AOX＊WE＊CM
LCW0＝CMS＊LDLCS＊/AOX＊WE＊CM
CHSEL＝/LDLCS＊/AOX+/CM＊/AOX
ATSEL＝/LDLCS＊ATSLX+/CM＊ATSLX
LOAD＝LC＊CM＊/LDLCS
CINH＝/D1＊/DPE
PLA 11
元件 908
PULSE＝CHAR＊/SYNC＊HSD＊KDS+PULSE＊/SYNC+PULSE＊/HSD＊/KCS
SYNC＝PULSE＊/HSD+SYNC＊/KDS
/LCHAR＝/SYNC
CCHAR＝SYNC＊HSD+KDS
IF（PULSE）IRQX＝PULSE
IF（SYNC）/KYDAT＝SYNC
IF（KCS）/SDO＝SYNC
IF（DG）/IOCR＝/XACK