用于液晶显示器的薄膜晶体管面板 【技术领域】
本发明涉及一种薄膜晶体管阵列面板，且特别是涉及一种应用于液晶显示器的薄膜晶体管阵列面板。
背景技术
一种典型的液晶显示器(“LCD”)包括一个配置有公共电极和滤色片阵列的上部面板，提供有多个薄膜晶体管(“TFT”)和多个像素电极的下部面板，以及插入在上述两个面板之间的液晶层。给像素电极和公共电极加上电压，且它们之间的电压差产生电场。电场的变化改变了液晶层中的液晶分子的取向，因而通过液晶层产生光的透射。结果，通过调节像素电极和公共电极之间的电压差，LCD显示出需要的图像。
LCD有一个主要的缺点是它的视角窄，已经开发了几项改善视角的技术。在这些技术当中，在彼此相对的像素电极和公共电极上提供多个切口(cutout)或多个突出部分(projection)同时使液晶分子相对于上部和下部面板垂直排列是很有前景的。
提供在像素电极和公共电极处的切口(cutout)提供了宽的视角，通过产生边缘场(fringe field)来调节液晶分子的倾斜方向。
配置在像素电极和公共电极上地突出部分(projection)使电场失真，以调节液晶分子的倾斜方向。
通过在下部面板上的像素电极处提供切口和在上部面板上的公共电极处提供突出部分(projection)，也可以获得用于调节液晶分子倾斜方向以形成多个域(domain)的边缘场。
在这些用于拓宽视角的技术中，提供切口有一个问题是，需要用于构图公共电极的额外掩模(mask)，在液晶材料上需要一涂层用来防止滤色片色素的影响，在图案化电极的边缘附近产生了严重的错位(disclination)。提供突出部分(projection)也有一个问题，就是制造方法复杂，因为它需要一个额外的工艺步骤来形成突出部分(projection)或修改工艺步骤。此外，由于突出部分和切口，使得孔径比(aperture ratio)减小。
【发明内容】
本发明的一个目的是提供一种能通过简化工艺制造且形成稳定的多域(multi-domain)的液晶显示器。
本发明的另一个目的是优化切口(cutout)和用来获得稳定的多域的方向控制电极(direction control electrode)的设置。
提供了一种薄膜晶体管阵列面板，其包括：绝缘基板；形成在绝缘基板上的一对第一和第二信号线；第三信号线，形成在绝缘基板上，且以绝缘的方式与第一和第二信号线相交叉；第四信号线，形成在绝缘基板上且以绝缘的方式与第二信号线相交叉；像素电极，形成在由第一和第二信号线与第三信号线相交叉限定的像素区中，并包括被多个切口划分的多个子区；方向控制电极，形成在像素区中且包括与至少一个切口相重叠的部分；第一薄膜晶体管，连接像素电极、第一信号线和第三信号线；第二薄膜晶体管，连接像素电极、第二信号线和第三信号线；和第三薄膜晶体管，连接方向控制电极、第二信号线和第四信号线。
第四信号线可包括与至少一个切口相重叠的部分，上述切口与方向控制电极不重叠。
薄膜晶体管阵列面板还可包括放置在第一和第二信号线之间的第五信号线，其中第四信号线被定位在第一和第二信号线之间，第四和第五信号线具有反演对称性(inversion symmetry)。
优选地给第四信号线提供一个公共电压。
切口可包括一个将像素电极等分成上和下两半的横向切口，和相对于横向切口具有反演对称性的多个倾斜切口。
方向控制电极可包括基本上与第三信号线相同的层。
【附图说明】
通过详细地描述实施例并参考相应的附图，本发明将变得更加清楚，在附图中：
图1是根据本发明一实施例LCD的等效电路图；
图2是根据本发明第一实施例的LCD的布局图；
图3是沿图2的线III-III′截取的LCD的剖面图；
图4是沿图2的线IV-IV′截取的LCD的剖面图；
图5是沿图2的线V-V′和V′-V″截取的TFT阵列面板的剖面图；和
图6和图7是根据本发明其它实施例的LCD的布局图。
【具体实施方式】
现在参考示出本发明各实施例的附图详细地介绍本发明。然而，本发明可以许多不同的形式实施，且本发明不限于这里陈述的各实施例。
在附图中，为了清楚起见放大了各层和各区域的厚度。同样的数字标记在各图中表示同样的元件。可以理解的是，当一个元件例如层、区域或基板称作在另一元件“上”时，它表示可能直接地在另一元件上或也可能存在中间元件。相反地，当元件称作“直接”在另一元件上时，表示没有插入元件。
接着，参考附图将详细地描述根据本发明的实施例的液晶显示器。
图1是根据本发明一个实施例LCD的等效电路图。
根据本发明实施例的LCD包括：传送栅极信号的多条栅极线，传送数据电压的多条数据线，和连接至栅极线和数据线的多个像素。如图1所示，每一个像素包括多个电容器C1、C2和C3以及多个TFT T1、T2和T3。晶体管T1具有连接栅极线Gi的一个栅极，连接数据线Dj的一个源极，和连接电容器C1和C2的一个漏极，而晶体管T3具有连接前一栅极线Gi-1的一个栅极，连接数据线Dj的一个源极，和连接电容器C1和C2的一个漏极。晶体管T2具有连接前一栅极线Gi-1的一个栅极，连接诸如公共电压Vcom的预定电压的一个源极，和连接电容器C2和C3的一个漏极。电容器C2和C3并联连接诸如公共电压Vcom的预定电压。
在结构图上，LCD包括：TFT阵列面板(未图示)，面向TFT阵列面板且被隔开了一个预定间隙的滤色片阵列面板(未图示)，和填充在预定间隙中的液晶层(未图示)。
TFT阵列面板包括多条栅极线和多条数据线以及多条存储电极线，多条栅极线和多条数据线相互交叉限定了多个像素区，多条存储电极线传送诸如公共电压Vcom的预定电压。
每一个像素区提供了像素电极(pixel electrode，PE)(未图示)、方向控制电极(direction control electrode，DCE)(未图示)、用于PE的第一和第二PE TFT(用图1中的参考数字T1和T3表示)、和用于DCE的DCE TFT(用图1中的数字T2表示)。第一PE TFT T1包括：连接栅极线Gi的栅极电极，连接数据线Dj的源极电极，和连接PE的漏极电极；同时第二PE TFT T3包括：连接前一栅极线Gi-1的栅极电极，连接数据线Dj的源极电极，和连接PE的漏极电极。DCE TFT T2包括：连接前一栅极线Gi-1的栅极电极，连接存储电极线的源极电极，和连接DCE的漏极电极。
滤色片阵列面板包括多个滤色片(未图示)和一个提供公共电压Vcom的公共电极(未图示)。
PE和公共电极连同插入在它们之间的液晶层一起构成液晶(liquidcrystal，LC)电容器，该电容器表示为CLC。PE和存储电极线连同插入在它们之间的绝缘体一起构成存储电容器，该存储电容器表示为CST。因为公共电极和存储电极线都提供公共电压Vcom，所以LC电容器CLC和存储电容器CST可用单一存储电容器C1表示，如图1所示。
DCE和PE容性耦合以形成一个电容器，该电容器表示为C2。
DCE和公共电极也容性耦合以形成一个电容器，该电容器表示为C3。电容器C3可进一步表示在DCE和存储电极线之间产生的寄生电容器。
以上描述电容器的数字标记也用来表示本说明书中的电容器的电容量。
PE可有一个与DCE相重叠的孔径，以致于由DCE产生的电场穿过孔径出去。DCE产生的电场使液晶层中的液晶分子预倾斜。当施加由PE产生的电场时，预倾斜的液晶分子迅速倾斜同时没有位移(dispersion)。
为了借助由DCE产生的电场获得液晶分子的预倾斜，相对于公共电极电压的DCE电压(下文简称“DCE电压”)比相对于公共电极电压的PE电压(下文简称“像素电压”)大预定值。
将用于存储电极线的电压施加到DCE和将用于前一像素列的前一数据电压施加到PE，然后在将主数据电压施加到PE之前电隔离DCE，根据本发明实施例的LCD很容易满足该要求。
现在假设用正电位刷新(refresh)处于点反演(dot inversion)的LCD中的给定PE的瞬间。被施加到前一条栅极线Gi-1的栅极导通电压开启了DCETFT T2，以将公共电压Vcom施加到DCE，它也开启了第二PE TFT T3，以将具有负极性(参考公共电压Vcom)的前一数据电压施加到PE。因此，DCE电压VDCE比像素电压VP高。
当DCE TFT T2关断使DCE浮置时，由DCE和PE形成的电容器C2保持了两者之间的压差，以致于不论像素电压VP如何变化，DCE电压VDCE总是比像素电压VP高。例如，当第一PE TFT T1开启时，像素电压VP增加到正值，和DCE电压VDCE随着PE电压的增加而增加，以便保持DCE和PE间的压差。
具有电容值C的电容器两端的电压VC由下式给出：
VC=V0+1c∫0ti(t)dt,---(1)]]>
其中V0是电容器两端的初始电压，i(t)是与时间t成函数关系的流过电容器的电流。
浮置电极与连接到具有一个无穷大电阻值的电阻器的电极等效。因此，i＝0和VC＝V0，也就是说，保持了电容器两端的初始电压。换句话说，浮置电极的电压增大或减小与其它电极的电压有关。
相反地，当用负极性数据电压更新PE时，DCE电压VDCE总是比像素电压VP低预定值，因为前一数据电压为正极性。
DCE电压VDCE从图1中给出：
VDCE≈C2C2+C3(Vd1+Vd3),---(2)]]>
上式中，Vd1是减去公共电压Vcom后用于PE的数据电压，(-Vd3)是减去公共电压Vcom后用于前一PE的数据电压。
关系式2通过下面的过程推导出。
当栅极导通电压施加到前一条栅极线Gi-1时，第二PE TFT T3和DCETFT T2开启，而第一PE TFT T1保持未激活状态。接着，公共电压Vcom施加到DCE，结果DCE电压VDCE变为0，和前一数据电压施加到PE，结果PE的像素电压VP等于(-Vd3)。相应地，存储在电容器C1、C2和C3中的电荷Q1、Q2和Q3由下式给出：
Q3＝C3·VDCE＝0； (3)
Q2＝C2·(VDCE+Vd3)＝C2·Vd3；和 (4)
Q1＝C1·Vd3。 (5)
当栅极导通电压施加到相关的栅极线Gi时，第一PE TFT T1开启，而TFT T2和T3关闭。因此，DCE变成浮置状态，结果存储在DCE中的电荷保持不变。由电荷守恒定律得出：
Q′2+Q′3＝Q2+Q3＝C2·Vd3， (6)
其中，Q′2和Q′3是在DCE浮置之后电容器C2和C3中的充电电荷。
此外，由电压分布定律得出：
-Q′2/C2+Q′3/C3＝Vd1。 (7)
用公式6中得到的(C2·Vd3-Q′2)代替公式7中的Q′3，结果得到：
Q′2/C2=-C3·Vd1+C2·Vd3C2+C3=V′2---(8)]]>
其中，V′2是电容器C2两端的电压。
从电压分布定律得到，
V′2＝VDCE-Vd1。 (9)
从关系式8和9，得到关系式2。
同时，因为DCE TFT T2与数据线Dj是没有连接的，所以DCE不可能增加数据线的负荷。
而且，因为给DCE提供公共电压Vcom，通过DCE产生的初始场是稳定的，以保护显示白色以及红、绿和蓝色的结构。
现在，结合附图2到5详细地描述根据本发明一个实施例的LCD。
图2是根据本发明一个实施例的LCD的布局图，图3、4和5是沿图2的线III-III′、IV-IV′和V-V′-V″截取的LCD的剖面图。
根据本发明一个实施例的LCD包括：TFT阵列面板100，面向TFT阵列面板100的滤色片阵列面板200，和一个插入在TFT阵列面板100和滤色片阵列面板200之间的垂直(或不匀质，homeotropically)排列的液晶层3。
以下将详细地描述TFT阵列面板100。
多条栅极线121形成在绝缘基板110上，在其上形成多条数据线171。栅极线121和数据线171互相绝缘，且相互交叉限定了多个像素区。
每一个像素区提供一个PE 190、一个DCE 178、第一和第二PE TFT、和一个DCE TFT。
第一PE TFT具有三个端点：第一栅极电极123ab、第一源极电极173ab和第一漏极电极175a，而第二PE TFT有三个端点：第一栅极电极123ab、第一源极电极173ab和第二漏极电极175b。DCE TFT有三个端点：第二栅极电极123c、第二源极电极173c、和第三漏极电极175c。
设置第一PE TFT用来转换传送到像素电极190的主数据电压，而设置第二PE TFT和DCE TFT用来提供像素电极190和DCE 178之间的初始电压差。
第一PE TFT的栅极电极123ab、源极电极173ab和漏极电极175分别连接到相应的一条栅极线121、相应的一条数据线171和像素电极190。第二PE TFT的栅极电极123ab、源极电极173ab和漏极电极175b连接到前一条栅极线121、数据线171和像素电极190。DCE TFT的栅极电极123c、源极电极173c和漏极电极175c分别连接到前一条栅极线121，相应的一条存储电极线131和DCE 178。给DCE 178提供一个用于控制液晶分子的预倾斜(pre-tilt)的方向控制电压，以在DCE 178和公共电极270之间产生方向控制电场。在形成数据线171的步骤中形成DCE 178。
以下将详细地描述TFT阵列面板的层状结构。
多条栅极线121和多对第一和第二存储电极线131a和131b形成在绝缘基板110上。
每一条栅极线121大体上沿横向延伸，它包括：形成第一和第二栅极电极123ab和123c的多对支线，以及用来接收外部器件信号的展宽端部125。
每一条存储电极线131a或131b大体上沿横向延伸，尽管它有一些弯曲处。每一对存储电极线131a和131b包括形成第一至第四存储电极133a、133b、134a和134b的多套分支。第一和第二存储电极133a和133b分别在纵向上从第一和第二存储电极线131a和131b中分出。第三和第四存储电极134a和134b在纵向上从第一和第二存储电极线131a和131b中分支，它们发生弯曲以在斜方向上延伸。第一存储电极线131a和第二存储电极线131b具有反演对称性(inversion symmetry)。
栅极线121和存储电极线131a和131b优选是由Al、Cr或它们的合金，Mo或Mo合金制成。如果有必要，栅极线121和存储电极线131a和131b包括第一层和第二层，第一层优选地由具有良好物理和化学特性的Cr合金或Mo合金制成，第二层优选地由具有低电阻率的Al合金或Ag合金制成。
栅极绝缘层140形成在栅极线121和存储电极线131a和131b上。
半导体层151、154ab和154c优选是由非晶硅构成，它们形成在栅极绝缘层140上。半导体层151、154ab和154c包括：形成薄膜晶体管沟道的多个第一和第二沟道半导体154ab和154c，以及设置在数据线171下面的多个数据线半导体151。
欧姆接触层161、163ab、163c、165a、165b和165c形成在半导体层151、154ab和154c上，上述欧姆接触层优选地由硅化物或重掺杂有n型杂质的n+氢化非晶硅制成。
多条数据线171形成在欧姆接触层161、163ab、163c、165a、165b和165c以及栅极绝缘层140上，它们包括：多个第一源极电极173ab，多个第二源极电极173c，多个第一、第二和第三漏极电极175a、175b和175c，以及多个DCE 178和178a-178e。
数据线171在纵向上延伸，且与栅极线121交叉以限定多个像素。第一源极电极173ab从数据线171处分支，且延伸到欧姆接触层的部分163ab上。第一和第二漏极电极175a和175b位于欧姆接触层的部分165a和165b上，关于第一源极电极173ab而彼此相对设置，并与第一源极电极173ab隔开。第二源极电极173c和第三漏极电极175c位于彼此相对的各部分163c和165c上。每一条数据线171包括一个展宽的端部179，用来接收外部器件的数据电压。
DCE 178和178a-178e定位在由栅极线121和数据线171相交叉定义的像素区中。每一个DCE 178和178a-178e包括一个茎部(stem)178、从茎部178倾斜地延伸出的一对倾斜分支178d和178e、从茎部178在横向上延伸出的横向分支178c、和从横向分支178c倾斜延伸出并在纵向上延伸的一对弯曲分支178a和178b。
数据线171、源极电极173ab和173c、漏极电极175a-175c，以及DCE 178和178a-178c优选地由Al、Cr或它们的合金、Mo或Mo合金制成。如果有必要，数据线171、源极电极173ab和173c、漏极电极175a-175c、和DCE 178和178a-178e包括第一层和第二层，第一层优选地由具有良好物理和化学特性的Cr合金或Mo合金制成，第二层优选地由具有低电阻率的Al合金或Ag合金制成。
钝化层180形成在数据线171、源极电极173ab和173c、漏极电极175a-175c以及DCE 178和178a-178e上，而钝化层180优选由氮化硅或有机绝缘体制成。
钝化层180和栅极绝缘层140提供有露出第一和第二漏极电极175a和175b的多个接触孔181和182、露出栅极线121的端部125的多个接触孔183、露出数据线171的端部179的多个接触孔184、露出存储电极线131的多个接触孔185以及露出第二源极电极173c的多个接触孔185。
多个PE 190、多个接触辅助部分95和97、和多个连接件(connection)92形成在钝化层180上。
每一个PE 190分别通过接触孔181和182连接第一和第二漏极电极175a和175b。PE 190有一个横向切口(cutout)191和多个倾斜切口192a、192b、193a、193b、194a和194b。横向切口191将PE 190等分成上半部和下半部，且倾斜切口192a、192b、193a、193b、194a和194b相对于横向切口191具有反演对称性。一些切口191、192a、192b、194a和194b与DCE 178和178a-178e重叠(overlap)，而其它的切口193a和193b重叠在存储电极133a和133b上。
连接件92通过接触孔185连接到存储电极线131上，并通过接触孔186连接到第二源极电极173c。
接触辅助部分95和97分别通过接触孔183和184连接到栅极线121的露出端部125和数据线171的露出端部179。
PE 190、连接件92、以及接触辅助部分95和97优选地由IZO或ITO形成。
总之，每一个PE 190有多个切口191、192a、192b、193a、193b、194a和194b，并且一些切口191、192a、192b、194a和194b与DCE 178和178a-178e重叠。将DCE 178和178a-178e与切口191、192a、192b、194a和194b排列，结果从俯视图上看，通过切口191、192a、192b、194a和194b露出DCE178和178a-178e。
切口191、192a、192b、193a、193b、194a和194b把PE 190分成多个子区(subarea)，且位于子区上的液晶区被称为域(domain)。关于切口彼此相对设置的域具有不同的倾斜方向，且基于倾斜方向将它们分成四组。
DCE 178和178a-178e连接DCE TFT，而PE 190连接第一和第二PETFT。
根据本发明的另一个实施例，DCE 178和178a-178e包括基本上与栅极线121相同的层。位于DCE 178和178a-178e上的钝化层180部分可以去除以形成多个开口(opening)。
上部面板200将不再详细描述。
用于防止光泄露的黑底(black matrix)220以及多个红、绿和蓝滤色片230和公共电极270形成在上基板210上。公共电极270优选地由透明导体例如ITO或IZO制成，上基板210优选地由透明绝缘材料例如玻璃制成。
使包含在液晶层3中的多个液晶分子排列，以使在不存在电场的情况下它们的方向(director)与下和上基板110和210相垂直。液晶层3具有负的介质各向异性。
对准TFT阵列面板110和滤色片面板200，以使PE 190与滤色片230相匹配且重叠。这样，像素区被切口191、192a、192b、193a、193b、194a和194b划分成多个域。通过DCE 178和178a-178e稳定每一域中的液晶层3的排列。
本实施例举例说明了具有负介质各向异性和相对于基板110和210的不匀质排列的液晶层3。然而，液晶层3可有正介质各向异性和相对于基板110和210的匀质排列(homogeneous alignment)。
依照本发明另一实施例的TFT阵列面板可用四个光蚀刻(photo-etching)步骤制造。在这种情况中，半导体层可与数据线、源极电极、漏极电极、DCE、和下面的欧姆接触层具有基本上相同的平面形状，上述的半导体层是借助单一光刻胶构图形成。
在上述的液晶显示器结构中，域的划分是通过像素电极的孔径(aperture)进行的，域的稳定性是通过方向控制电极和存储电极增强的。因此，域的划分取决于PE孔径、方向控制电极和存储电极的设置，且域的稳定性也受到这种设置的很大影响。
依照本发明另一实施例的用于LCD的一个示例性TFT阵列面板将结合附图6详细地描述。
图6是依照本发明另一实施例的LCD的布局图。
如图6所示，源极电极173ab有一个W形，它部分地围绕漏极电极175a和175b，以致于增大了TFT的沟道宽度。
图6所示的TFT阵列面板的其余结构与图2所示的结构相似。
依照本发明再一实施例的用于LCD的一个示范性TFT阵列面板将结合附图7详细地描述。
图7是依照本发明再一实施例的LCD的布局图。
如图7所示，给PE 190附加提供了远离PE 190的上边界的PE 190端的一对倾斜切口194a和194b，和与切口194a和194b相对的一对另外的倾斜切口195a和195b，使得PE 190的一个桥连接部件关于切口194a、194b、195a和195b相对设置。
图7所示的TFT面板的其余结构与图2所示的结构相似。
如上所述，通过存储电极给DCE施加公共电压稳定了三色LCD以及包括白色像素的四色LCD中的结构。
虽然本发明已结合优选实施例介绍如上，然而其并非用来限定本发明，本领域技术人员在不脱离本发明的精神和范围内，可作各种更动与替换，因此本发明的保护范围应当由所附的权利要求所界定。