《控制存储系统的方法及其存储系统.pdf》由会员分享，可在线阅读，更多相关《控制存储系统的方法及其存储系统.pdf（10页珍藏版）》请在专利查询网上搜索。
1、10申请公布号CN101944073A43申请公布日20110112CN101944073ACN101944073A21申请号200910179541422申请日2009092812/500,45720090709USG06F13/1820060171申请人联发科技股份有限公司地址中国台湾新竹科学工业园区笃行一路一号72发明人林子杰陈宏庆陈友麒74专利代理机构上海翼胜专利商标事务所普通合伙31218代理人翟羽54发明名称控制存储系统的方法及其存储系统57摘要本发明提供一种控制存储系统的方法及其存储系统，其中控制存储系统的方法包括多个非易失性存储器单元；输入/输出总线，由存储器单元所共享，用于对。
2、每个存储器单元传送信息以执行操作，操作具有高优先级别周期和低优先级别周期中的至少一个；以及控制器，当低优先级别周期与高优先级别周期重叠时暂停低优先级别周期，首要操作高优先级别周期，在高优先级别周期完毕后继续被暂停的所述低优先级别周期。因此，通过本发明更有效的利用了输入/输出总线。30优先权数据51INTCL19中华人民共和国国家知识产权局12发明专利申请权利要求书1页说明书4页附图4页CN101944080A1/1页21一种控制存储系统的方法，所述存储系统包括共享至少一个输入/输出总线的多个非易失性存储器单元，共享的所述输入/输出总线对每个存储器单元传送信息，以执行操作，所述操作具有高优先级别。
3、周期和低优先级别周期中的至少一个，所述控制存储系统的方法包括当低优先级别周期与高优先级别周期重叠时，暂停所述低优先级别周期的操作，执行所述高优先级别周期的操作；以及在所述高优先级别周期的操作执行完毕后，继续执行被暂停的所述低优先级别周期的操作。2如权利要求1所述的控制存储系统的方法，其特征在于，所述高优先级别周期是指令周期，在所述指令周期期间于所述输入/输出总线上传送操作指令。3如权利要求2所述的控制存储系统的方法，其特征在于，所述存储器单元的地址信息也在所述指令周期期间于所述输入/输出总线上传送。4如权利要求1所述的控制存储系统的方法，其特征在于，所述低优先级别周期是数据传送周期，在所述数据。
4、传送周期期间于所述输入/输出总线上传送数据。5如权利要求1所述的控制存储系统的方法，其特征在于，所述操作包括读操作、写操作或者擦除操作。6一种存储系统，其特征在于，包括多个非易失性存储器单元；至少一个输入/输出总线，所述多个非易失性存储器单元共享所述输入/输出总线，用于对每个存储器单元传送信息以执行操作，所述操作具有高优先级别周期和低优先级别周期中的至少一个；以及控制器，当低优先级别周期与高优先级别周期重叠时，暂停所述低优先级别周期的操作，执行所述高优先级别周期的操作，在所述高优先级别周期的操作执行完毕后，继续执行被暂停的所述低优先级别周期的操作。7如权利要求6所述的存储系统，其特征在于，所述。
5、高优先级别周期是指令周期，在所述指令周期期间于所述输入/输出总线上传送操作指令。8如权利要求7所述的存储系统，其特征在于，对所述存储器单元的地址信息也在所述指令周期期间于所述输入/输出总线上传送。9如权利要求6所述的存储系统，其特征在于，所述低优先级别周期是数据传送周期，在所述数据传送周期期间于所述输入/输出总线上传送数据。10如权利要求6所述的存储系统，其特征在于，所述操作包括读操作、写操作或者擦除操作。权利要求书CN101944073ACN101944080A1/4页3控制存储系统的方法及其存储系统技术领域0001本发明有关非易失性NONVOLATILE存储器存储系统，更具体地，有关对包含。
6、了多个非易失性存储器单元比如闪存芯片的存储系统的控制，其中至少两个存储器单元共享一个输入/输出INPUT/OUTPUT，I/O总线。背景技术0002包含了多个非易失性存储器单元比如闪存芯片的存储系统广泛地应用在各种领域中。最理想的是，每个存储器单元具有各自的专用I/O总线以传送各种指令、信息和数据。然而，在实践中，以闪存存储系统为例，将闪存芯片分为多个通道比如M个通道，且每个通道包括共享一个专用I/O总线的N个闪存芯片。也就是说，存储系统具有MN个闪存芯片。一个通道的N个闪存芯片分别由其芯片使能CHIPENABLE，CE信号CE1、CE2CEN所单独控制。0003对于读操作和写操作来讲，共有三。
7、种周期类型页面级PAGELEVEL指令周期、忙周期BUSYCYCLE和数据传送周期。对于擦除操作来讲，共有两种周期类型块级BLOCKLEVEL指令周期和忙周期。在页面级指令周期或块级指令周期，操作指令和地址信息经由I/O总线传送。在忙周期，数据从闪存芯片中读取、写入闪存芯片或将数据从闪存芯片中删除，因此I/O总线是空闲的。在数据传送周期，例如，将数据置于I/O总线上，以便控制器能够从I/O总线上获取数据使用。0004图1是利用先前技术控制方法的闪存存储系统读操作的例子示意图。在此例中，描述了共享一个I/O总线的两个闪存芯片。根据主机图中未示的请求，通过对第一闪存芯片的芯片使能信号CE1的控制，。
8、存储系统的控制器指示I/O总线对第一闪存芯片传送读页面级指令。BSY1与BSY2为闪存芯片提供的信号，用来告知目前闪存芯片处于BSY状态。传送读页面指令的指令周期由相关标号101表示。在指令周期101完毕后，对于第一闪存芯片有读忙周期103。在读忙周期103期间，从第一闪存芯片中读取数据并将数据置入闪存芯片的页面缓冲器中。在读忙周期103之后，在数据传送周期105经由I/O总线将第一闪存芯片的数据传送出存储系统。根据先前技术的方法，控制器必须等待，直到第一闪存芯片的数据传送周期105完毕，控制器才能够在另一读页面级指令周期201处理对第二闪存芯片的请求，相似于第一闪存芯片的描述，CE2是第二闪。
9、存芯片的芯片使能信号。在读页面级指令周期201完毕后，对于第二闪存芯片也会有读忙周期203和另一数据传送周期205。可以看到，I/O总线在读忙周期103和203期间是空闲的。本发明提供一种更有效的控制方法，以用于具有I/O总线共享架构的存储系统。发明内容0005有鉴于此，本发明提供一种控制存储系统的方法及其存储系统。0006依据本发明一个实施例提供一种控制存储系统的方法，包括多个非易失性存储器单元；输入/输出总线，由所述存储器单元所共享，用于对每个存储器单元传送信息以执说明书CN101944073ACN101944080A2/4页4行操作，所述操作具有高优先级别周期和低优先级别周期中的至少一个。
10、；以及控制器，当低优先级别周期与高优先级别周期重叠时，暂停所述低优先级别周期，首要操作所述高优先级别周期，在所述高优先级别周期完毕后，继续被暂停的所述低优先级别周期。0007依据本发明另一个实施例提供一种存储系统，包括多个非易失性存储器单元；输入/输出总线，所述多个非易失性存储器单元共享至少一个所述输入/输出总线，用于对每个存储器单元传送信息以执行操作，所述操作具有高优先级别周期和低优先级别周期中的至少一个；以及控制器，当低优先级别周期与高优先级别周期重叠时，暂停所述低优先级别周期，首要操作所述高优先级别周期，在所述高优先级别周期完毕后，继续被暂停的所述低优先级别周期。0008本发明可达到的目。
11、的之一是通过在低优先级别周期与高优先级别周期重叠时暂停低优先级别周期且首要操作高优先级别周期，并在高优先级别周期完毕后继续被暂停的低优先级别周期，从而更有效的利用了输入/输出总线。0009以下根据多个图式对本发明的较佳实施例进行详细描述，所属领域技术人员阅读后可明确了解本发明的目的。附图说明0010图1是利用先前技术控制方法的闪存存储系统读操作的例子示意图。0011图2是存储系统的方块示意图。0012图3是对闪存芯片X的读操作的时序示意图。0013图4是对闪存芯片X的写操作的时序示意图。0014图5是对闪存芯片X的擦除操作的时序示意图。0015图6是利用本发明方法的闪存存储系统读操作的例子示意。
12、图。具体实施方式0016图2是存储系统100的方块示意图。存储系统100具有MN个闪存芯片1119、21295159。此MN个闪存芯片为如图所示的闪存芯片1、闪存芯片2闪存芯片NM。可以看到，闪存芯片分为M个通道，每个通道包含N个闪存芯片。一个通道的N个闪存芯片共享一个相同的I/O总线。举例来说，第一通道10的闪存芯片11、1219共享I/O总线I/O1。闪存控制器20通过利用M个I/O总线即I/O1至I/OM和芯片使能信号CE1至CEN控制各自的闪存芯片。例如，CE1用于控制各自通道的每个第一闪存芯片11、21、3151。其余可类似推导。这样，闪存控制器20能够精确控制任何一个闪存芯片。00。
13、17图3是对一个闪存芯片X的读操作的时序示意图，其中CLE表示“指令锁存使能”，表示“芯片使能”，表示“写使能”，ALE表示“地址锁存使能”，表示“读使能”，I/OX表示用于特定闪存芯片X的I/O总线，表示“就绪/忙”。上述这些信号是本领域所常用的。闪存控制器20在页面级指令周期301期间于I/O总线上传送操作指令和地址信息，以读取闪存芯片X中存储的数据。在页面级指令周期301，传送操作指令“00H”即读指令。此外，列地址信息和行地址信息紧随读指令。跟随地址信息的操作指令“30H”意为“数据获取”。根据操作指令“30H”，操作切换至忙周期303。就绪/忙信号从高落至低。在忙说明书CN10194。
14、4073ACN101944080A3/4页5周期303期间，I/O总线是空闲的，读取闪存芯片X中存储的数据且移至闪存芯片X的页面缓冲器图中未示。忙周期303之后，操作进入数据传送周期305。在数据传送周期305期间，将数据置于I/O总线上传送出去。利用读使能信号控制数据传送。0018图4是对闪存芯片X的写操作的时序示意图。闪存控制器20在页面级指令周期401期间于I/O总线上传送操作指令和地址信息，以将数据写入闪存芯片X。操作指令“80H”是串行数据输入指令。接着提供列地址信息和行地址信息。当包含操作指令和地址信息的写页面级指令传送完后，则在数据传送周期405期间把要写入到闪存芯片X的数据经由。
15、I/O总线传送至数据缓冲器。数据完全传送完后，在另一页面级指令周期411期间传送程序指令“10H”。接着，操作进入忙周期403。在忙周期403期间，将数据从页面缓冲器移至闪存芯片X，且I/O总线空闲。0019图5是对闪存芯片X的擦除操作的时序示意图。闪存控制器20在块级指令周期501期间于I/O总线上传送指令和地址信息。操作指令“60H”是自动区块擦除设定指令。接着提供行地址信息。操作指令“D0H”是擦除指令。根据擦除指令D0H，操作进入忙周期503以擦除闪存芯片X中的数据。0020可以看到，在每个读操作、写操作和擦除操作中有至少一个页面级指令周期或块级指令周期和一个忙周期。在读操作或写操作中。
16、，还有一个数据传送周期。不管是读操作、写操作还是擦除操作，在忙周期期间，I/O总线都是空闲的。本发明提出一种控制存储系统的方法，以便在忙周期期间有效利用I/O总线。0021图6是利用本发明方法的闪存存储系统读操作的例子示意图。在此例中，描述了共享一个I/O总线如I/O1的两个闪存芯片比如图2中的闪存芯片11和12。根据主机图中未示的请求，通过对第一闪存芯片11的芯片使能信号CE1的控制，存储系统100的闪存控制器20指示I/O总线I/O1对第一闪存芯片11传送读页面级指令。在页面级指令周期601期间于I/O总线I/O1上对第一闪存芯片11传送包括操作指令和地址信息的读页面级指令。在页面级指令周。
17、期601完毕后，则如上所述，对于第一闪存芯片11有读忙周期603。在读忙周期603期间，从第一闪存芯片11中读取数据并将数据置入页面缓冲器图中未示。在读忙周期603之后，在数据传送周期605期间经由I/O总线I/O1将第一闪存芯片11的数据传送出去。假设主机图中未示请求在第一闪存芯片11的数据传送周期605期间读取第二闪存芯片12中存储的资料，根据本发明，闪存控制器20将暂停数据传送周期605并指示在I/O总线I/O1上对第二闪存芯片12传送读页面级指令。0022在页面级指令周期701期间对第二闪存芯片12传送读页面级指令。正如所述，对第二闪存芯片12的读忙周期703跟随页面级周期701。由于。
18、所共享的I/O总线在读忙周期703期间是空闲的，因此在这个时间可以利用I/O总线。闪存控制器20指示对第一闪存芯片11继续RESUME数据传送。对第一闪存芯片11的继续数据传送周期由相关标号615所表示。也就是说，对第一闪存芯片11的整个数据传送周期分为两个周期605和615。相似地，对第二闪存芯片12的数据传送周期也可以被暂停和继续，从而分为周期705和715。0023由于页面级指令或块级指令最好整体传送，因此赋予页面级指令周期或块级指令周期或简单地称为“指令周期”一个高优先级别以经由I/O总线传送。在指令周期期间于I/O总线上传送操作指令，存储器单元如闪存芯片的地址信息也在指令周期期间于I。
19、/O总线上传送。将数据分为多个区段传送，因此赋予数据传送周期一个低优先级别以经由说明书CN101944073ACN101944080A4/4页6I/O总线传送。当高优先级别周期和低优先级别周期彼此重叠时，暂停低优先级别周期，首要操作高优先级别周期。这样，能够利用通常跟随高优先级别周期即指令周期的忙周期执行继续的低优先级别周期即数据传送周期的操作。0024虽然本发明已就较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作各种的变更和润饰。说明书CN101944073ACN101944080A1/4页7图1说明书附图CN101944073ACN101944080A2/4页8图2图3说明书附图CN101944073ACN101944080A3/4页9图4图5说明书附图CN101944073ACN101944080A4/4页10图6说明书附图CN101944073A。