含有电感与电容并联的电路元件.pdf

本发明公开了一种含有电感与电容并联的电路元件，其包括平面型电感，内埋于绝缘材料层中，其中平面型电感有环绕线部，第一连接端与第二连接端。第一连接端与第二连接端位于不同高度，且有重叠区域。电容介电层位于第一连接端与第二连接端之间的该重叠区域内，与第一连接端及第二连接端构成电容。

1.  一种含有电感与电容并联的电路元件，包括：
平面型电感，内埋于绝缘材料层中，其中该平面型电感有环绕线部，第一连接端与第二连接端，该第一连接端与该第二连接端位于不同高度，且有重叠区域；以及
电容介电层，位于该第一连接端与该第二连接端之间的该重叠区域内，与该第一连接端及该第二连接端构成第一电容。

2.  如权利要求1所述的含有电感与电容并联的电路元件，其中该第一电容与该平面型电感的环绕线部相邻。

3.  如权利要求1所述的含有电感与电容并联的电路元件，其中该第一电容包含该环绕线部的一部分。

4.  如权利要求1所述的含有电感与电容并联的电路元件，其中该第一电容还包含导电层在的该第一连接端与该第二连接端之间，以配合该第一电容介电层的厚度，以维持该第一连接端与该第二连接端的间隔距离。

5.  如权利要求1所述的含有电感与电容并联的电路元件，其中该第一电容与该平面型电感的环绕线部紧邻。

6.  如权利要求1所述的含有电感与电容并联的电路元件，其中该平面型电感包括四个导电层，其中顶导电层与底导电层分别做为该第一连接端与该第二连接端。

7.  如权利要求6所述的含有电感与电容并联的电路元件，其中该平面型电感的该顶导电层与该底导电层也是做为该第一电容的上电极与下电极。

8.  如权利要求6所述的含有电感与电容并联的电路元件，其中该电容介电层，对应该四个导电层的多个内部层的其一，实质上是等厚度与等高度。

9.  如权利要求1所述的含有电感与电容并联的电路元件，还包括：
第二电容与该第一连接端电性连接；以及
第三电容与该第二连接端电性连接。

10.  如权利要求9所述的含有电感与电容并联的电路元件，其中该第一电容，该第二电容以及该第三电容实质上相邻。

11.  如权利要求1所述的含有电感与电容并联的电路元件，其中该平面型电感是由外部往内部环绕的环绕线结构，该第一连接端位于该外部，该第二连接端是从该内部的端点横跨该环绕线结构到该外部，与该第一连接端交叉重叠构成该重叠区域。

12.  一种含有电感与电容并联的电路元件，包括：
平面型电感，内埋于绝缘材料层中，其中该平面型电感包含顶导电层与底导电层，位于不同高度，且有重叠区域；以及
电容介电层，至少位于该顶导电层与该底导电层之间的该重叠区域内，与该顶导电层及该底导电层构成第一电容，其中该重叠区域包含该平面型电感所涵盖的面积区域的至少一部分。

13.  如权利要求12所述的含有电感与电容并联的电路元件，其中该平面型电感包含环绕线部。

14.  如权利要求12所述的含有电感与电容并联的电路元件，其中该第一电容包含该环绕线部的一部分。

15.  如权利要求12所述的含有电感与电容并联的电路元件，其中该第一电容还包含导电层在的该顶导电层与该底导电层之间，以配合该第一电容介电层的厚度，以维持该顶导电层与该底导电层的间隔距离。

16.  如权利要求12所述的含有电感与电容并联的电路元件，其中该第一电容与该平面型电感的环绕线部紧邻。

17.  如权利要求12所述的含有电感与电容并联的电路元件，其中该平面型电感包括四个导电层，其中顶导电层与底导电层分别做为该顶导电层与该底导电层。

18.  如权利要求17所述的含有电感与电容并联的电路元件，其中该平面型电感的该顶导电层与该底导电层也是做为该第一电容的上电极与下电极。

19.  如权利要求17所述的含有电感与电容并联的电路元件，其中该电容介电层，对应该四个导电层的多个内部层的其一，实质上是等厚度与等高度。

20.  如权利要求12所述的含有电感与电容并联的电路元件，还包括：
第二电容与该顶导电层电性连接；以及
第三电容与该底导电层电性连接。

21.  如权利要求20所述的含有电感与电容并联的电路元件，其中该第一电容，该第二电容以及该第三电容实质上相邻。

含有电感与电容并联的电路元件
技术领域
本发明涉及一种含有电感与电容并联的电路元件，以及其应用。
背景技术
随着电子产品轻、薄、短、小且多功能整合的发展趋势，越来越多的电路元件需要整合设计于半导体芯片中，电感间的耦合机制是许多半导体芯片设计中不可或缺的元件之一，不论是各种电路中的信号转换机制，或是无源元件中的谐振腔耦合，都可见电感间耦合机制的使用。
以通讯系统中的射频前端电路为例，滤波器往往扮演着不可或缺的角色，而电感间的耦合机制则是滤波器设计中常见且重要的组成元件。滤波器通常置于系统最前端，负责使操作频带的信号通过，并且阻绝其他频带的信号，因为其他频带的信号对系统而言是噪声，足以影响通讯品质。
在平面式电路，如微带线或带线的环境中，有许多方式来实现滤波器设计。但若要将滤波器元件整合于芯片设计中，由于芯片面积有限，无法应用平面电路中常用的四分的波长谐振腔架构来设计滤波器，仅能使用芯片内埋的电容与电感来实现滤波器架构。
例如在滤波器设计中，电感与电容并联的谐振结构是极为基本且重要的元件。在一般的芯片设计中，设计者仅能使用有限且固定的芯片内埋电感与电容来设计电路，并使用传输线连接各独立的电感电容来完成所需的结构。由于电感面积通常远大于电容所需的设计面积，因此设计一个电感与电容并联的谐振结构需要额外的连接线，不但增加滤波器设计所需要的面积，也使得滤波器设计还需要考虑额外的连接线效应。因此，若能减少额外连接线路，则此电感电容并联谐振架构至少有助于芯片内埋滤波器的设计。
发明内容
本发明提出电感电容并联的电路元件，至少能达到减少连接电容的接线。
本发明一实施例提供一种含有电感与电容并联的电路元件，包括平面型电感，内埋于绝缘材料层中，其中平面型电感有环绕线部，第一连接端与第二连接端。第一连接端与第二连接端位于不同高度，且有重叠区域。电容介电层位于第一连接端与第二连接端之间的该重叠区域内，与第一连接端及第二连接端构成电容。
本发明另一实施例也提供提出一种含有电感与电容并联的电路元件，包括平面型电感内埋于绝缘材料层中，其中平面型电感包含顶导电层与底导电层，位于不同高度，且有重叠区域。电容介电层，至少位于该顶导电层与该底导电层之间的该重叠区域内，与该顶导电层及该底导电层构成电容，其中该重叠区域包含该平面型电感所涵盖的面积区域的至少一部分。
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举优选实施例，并配合附图，作详细说明如下。
附图说明
图1绘示本发明在半导体电路设计中的应用电路示意图。
图2绘示依据本发明实施例，谐振结构的半导体结构上视示意图。
图3绘示依据本发明一实施例，电感电容并联谐振结构示意图。
图4绘示依据本发明实施例，电容结构的放大结构示意图。
图5绘示依据一本发明实施例，电感电容并联谐振结构剖面示意图。
图6绘示依据本发明一实施例，电感与电容并联结构示意图。
图7绘示依据本发明一实施例，电感与电容并联结构示意图。
图8绘示依据本发明一实施例，图7的电容结构放大示意图。
图9绘示依据本发明一实施例，通过电感与电容并联结构所制作的如图1的低通滤波器示意图。
图10绘示依据本发明实施例，滤波器的效能示意图。
附图标记说明
50：谐振结构          100：电感
102：分开区域         104：导线层
106：导线层           108：电容
120：电感             120a～120d：导线层
122：介电层           124：电容
150：接地导电层     400：基材
402：结构区域       404：结构区域
406：介电层结构     250、252、254：电容
具体实施方式
在芯片设计中，平面螺旋型电感为最常用的内埋电感型式，其可以利用半导体工艺制作，以与其他集成电路结合使用。图1绘示本发明在半导体电路设计中的应用电路示意图。一般例如滤波器会使用到电感与电容并联的谐振结构。参阅图1，谐振结构50例如包括并联的电感L₁与电容C₁，有输入端IN与输出端OUT。就低通滤波器的设计而言，其例如输入端IN还通过电容C₂连接到地电压，另外输出端OUT还通过电容C₃连接到地电压。电感与电容并联的谐振结构也可以应用在其他电路，例如匹配电路、带通滤波器、双工器等的电路。所举图1仅是本发明的其中之一应用电路。
图2绘示依据本发明实施例，谐振结构的半导体结构上视示意图。参阅图2，谐振结构包含由环绕导线所构成的电感100有二个连接端，例如是输入端IN与输出端OUT。并联的电容108也由输入端IN与输出端OUT，通过延长的导线连接。二导线末端有重叠部分，且在此重叠部分的二导线之间存在电容介电层，因此构成电容108。另外关于环绕导线的电感100，其例如是由多层的环绕导线所制成，其中包括外部的导线层104与导线层106。于此，为了方便描述，依照图式的高度，也可称为顶导线层104与底导线层106。每个导线层可以是连续或是断续。于此实施例，顶导线层104是以不连续的导线层为例，例如有分开区域102，然而其也可以是连续的环绕导线层。在顶导线层104与底导线层106之间可以还有其他导线层。又以本实施例而言，环绕导线的环绕方式是由外围网内围环绕，例如在内围的底导线层106可以通过不连续的多层环绕导线结构，横向跨过环绕导线延伸到外围，以方便连接。
于此实施例，相对于电容108而言，电感100使用较多芯片设计面积，且由于电感与电容的尺寸相差较大，因此在设计此电感电容并联谐振结构时需使用两段很长的传输线连接，这将也会占用一些芯片设计面积。又例如另外的考量，电感与电容间或电感与传输线之间也可能有额外不必要的耦合效应。
本发明也例如提出多个实施例，对电容做一些变化设计。图3绘示依据本发明一实施例，电感电容并联谐振结构示意图。参阅图3，本实施例例如是以四层的结构为例，其中电感120的结构是以平面型的设计为例。电感120例如其包括四个导线层120a、120b、120c、120d。依照图式的高度来看，导线层120a是在底层，导线层120d是在顶层，在内层的导线层其一，例如导线层120b的厚度较佳是配合电容124的介电层122的厚度来设定，如此可以方便制作。又，导线层120c配合介电层122的厚度，可以达到电容与电感等厚度的平面型设计。
在底层的导线层120a的连接端例如是由内围穿过环绕线部到外围，会与顶层的导线层120d交叉重叠。而交叉重叠的区域可以用来制作并联的电容，其中例如在制作导线层120c时，属于电容124区域的介电层122可以保留，做为电容介电层之用。于此实施例，电容124例如是紧邻于电感得设计。但是在相同原则下，这不是唯一的设计方式。由于上下不同高度的导线层120a与导线层120d自然会有重叠区域，电容可设置在重叠区域内的适当位置，例如也可以包括设置在环绕线区域本身的重叠部位。
图4绘示依据本发明实施例，电容结构的放大结构示意图。参阅图4，以下就图3的结构做较详细描述。导线层120a在内围的连接端，例如是横跨环绕的导线，而延伸到外围。为了维持电感的作用，电感配合半导体工艺例如是以叠层结构，在不改变整体均匀厚度的设计下，为了允许导线层120a的末端往外围延伸，其导线层120a、120b、120c例如断开。例如，导线层120a的连接端与导线层120d的连接端会有交叉重叠区域，其用来制作电容124。
图5绘示依据一本发明实施例，电感电容并联谐振结构剖面示意图。参阅图5，通过半导体工艺所制造的电感电容，是形成在基材400上。多层的介电层结构406是配合所要形成的导线层120a、120b、120c、120d，所进行的光刻、蚀刻、沉积等工艺的使用。结构区域402是属于电容的剖面结构。结构区域404是属于电感的剖面结构。电感与电容都是埋入在介电层结构406中。由于电容与电感的每一层厚度较佳地是相等，因此维持相同高度，有助于结构的平坦性。电容值的大小除了面积以外，还决定于解介电层122的厚度，其与电容值成反比。一般而言，介电层122的厚度较小，而电感需要足够的厚度。导线层120b的厚度可以配合介电层122的厚度做调整，以达到所要的谐振频率且维持元件平坦性。然而，这种设计也是本发明的一实施例，而不是本发明的全部。
图6绘示依据本发明一实施例，电感与电容并联结构示意图。参阅图6，其结构与图3的结构类似，然而电容250的面积可以适当调整。图7绘示依据本发明一实施例，电感与电容并联结构示意图。参阅图7，环绕导线的电感可以依实际需要改变，其中例如也可以是四边型的环绕导线。导线层120a例如可以通过与导线层120d的重叠区域内的适当区域内形成所要的介电层122，以构成与电感并联的电容252。电容的位置可以依实际需要来调整。电感的叠层数目也不必限定在四层，其可以整合为不同高度的二导线层，通过二者之间在重叠处的间隙，形成所要厚度的介电层122，以构成电容。
图8绘示依据本发明一实施例，图7的电容结构放大示意图。参阅图8，电容252例如通过导线层本身的宽度来达成电容的结构，因此无需占用元件面积。又，本实施例的电容252仅在最外围导线上形成。如果需要，有可以在每一围的导线层120d与导线层120a的多个重叠区域分别与形成有多个电容，这是取决于实际电路的设计。
图9绘示依据本发明一实施例，通过电感与电容并联结构所制作的如图1的低通滤波器示意图。参阅图9，环绕的电感L1，有底导线层120a与顶导线层120d。底导线层120a的末端例如做为输入端IN，顶导线层120d的末端例如做为输出端OUT。电容C1如先前描述的结构，与电感L1并联。另外，底导线层120a的输入端IN与在介电层122上方的接地(GND)导电层150构成电C2。另外，由顶导线层120d的输出端OUT，通过介电层122以及被介电层122遮盖的下方的接地导电层构成电容C3。因此，例如由三个电容构成的电容组254可以邻近于电感L1来形成。也就是说，本发明允许电容有效地与电感结合。其至少可以减少元件面积。
图10绘示依据本发明实施例，滤波器的效能示意图。参阅图10，横轴为频率(GHz)，纵轴为模拟频率响应值(dB)。利用本发明实施例所制作的低通滤波器的频率响应显示，其效果可以达到足够滤波的功效。
以上所举的实施例，仅是用来描述本发明的用，但是本发明不仅限于所举的实施例。从电感的叠层结构而言，其叠层的数目也不限于4层。电感较佳例如是平面螺旋型电感。电感的圈数可以是整数圈或非整数圈。电容的位置可以配合重叠区域调整。电容的面积例如可大于、等于或小于环绕导线的线宽。
又、所要的电容面积若大于电感第一端线路与第二端线路的重叠区域，则电容例如也可沿着电感最外圈的绕圈线路往电感的第二端末段进行电容面积的布局。至于电感的形状，例如可以是圆型、方型、矩型或其他形状的线路布局。平面电感也例如可以是对称型式或非对称型式。
本发明的电路布局方式采用电感的第一连接端与第二连接端线路之间的重叠区域作为电容。由于第一端与第二端线路的线宽大小可轻易调整，因此可轻易调整重叠面积以求得所需的电容值。此电感电容并联谐振结构中的电容可充份利用电感第一端与第二端线路间的重叠区域，不需在电感之外额外绘制电容，同时例如不需要电感与电容之间的连接线，可以降低连接线的效应，也节省了连接线所占用的芯片设计面积。
又对于电容的设计，其通过连接端的重叠区域来形成，其电感的结构也无需是平面型的设计，例如只要在连结端处通过重叠区域紧邻制作电容即可。
虽然本发明已以优选实施例披露如上，然其并非用以限定本发明，本领域技术人员在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视后附的权利要求所界定的为准。