开关放大器.pdf

一种包括调制器的开关放大器，该调制器包括脉冲发生器。该脉冲发生器生成正脉冲和负脉冲以响应输入信号，并且该负脉冲频率可以独立于所述正脉冲的频率被控制。所述正脉冲和负脉冲被组合以形成复合脉冲流，可对该复合脉冲流进行低通滤波，以使滤波器的输出为输入信号的放大形式。

1.  一种用于开关放大器的调制器，所述调制器包括脉冲发生器，该脉冲发生器用于提供复合脉冲流，其中，所述复合脉冲流包括：
正脉冲，该正脉冲具有正平均幅度并具有可控制的第一脉冲频率，以及
负脉冲，该负脉冲具有负平均幅度并具有可独立于所述第一脉冲频率进行控制的第二脉冲频率。

2.  如权利要求1所述的调制器，包括：
用于接收输入信号的输入端；以及
用于实现如下功能的装置：根据所述输入信号的幅度来控制所述脉冲发生器，以使由所述第一脉冲频率和所述第二脉冲频率之差定义的脉冲频差产生期望的平均脉冲幅度。

3.  如权利要求2所述的调制器，其中，用于控制所述脉冲发生器的装置运行以使：当所述复合脉冲流施加于低通滤波器时，由所述第一脉冲频率和所述第二脉冲频率的平均值定义的平均脉冲频率被最小化，同时保持所述输入信号的失真的可接受水平。

4.  如权利要求3所述的调制器，包括：
用于接收输入信号的装置；
用于接收平均脉冲频率信号的装置；
用于形成所述输入信号和所述平均脉冲频率信号的和以及差的装置；
用于对所述和以及所述差进行积分的装置；
用于当积分后的和达到相应的预定阈值时生成正脉冲触发信号的装置；以及
用于当积分后的差达到相应的预定阈值时生成负脉冲触发信号的装置。

5.  如权利要求3所述的调制器，包括：
用于接收输入信号的装置；
用于接收平均脉冲频率信号的装置；
用于对所述输入信号和所述平均脉冲频率信号进行积分的装置；
用于形成所述积分后的输入信号和所述积分后的平均脉冲频率信号的和以及差的装置；
用于当所述和达到相应的预定阈值时生成正脉冲触发信号的装置；以及
用于当所述差达到相应的预定阈值时生成负脉冲触发信号的装置。

6.  如权利要求3所述的调制器，包括：
用于接收输入信号的装置；
用于接收平均脉冲频率信号的装置；
用于形成所述输入信号和所述平均脉冲频率信号的和以及差的装置；
用于累加所述和的值以及所述差的值的装置；
用于根据所述和的累加值确定生成正脉冲触发信号的时间的装置；
用于根据所述差的累加值确定生成负脉冲触发信号的时间的装置；以及
用于生成所述正脉冲触发信号和负脉冲触发信号的装置。

7.  如权利要求3所述的调制器，包括：
用于接收输入信号的装置；
用于接收平均脉冲频率信号的装置；
用于累加所述输入信号和所述平均脉冲频率信号的装置；
用于形成所述累加后的输入信号和所述累加后的平均脉冲频率信号的和以及差的装置；
用于根据所述和确定生成正脉冲触发信号的时间的装置；
用于根据所述差确定生成负脉冲触发信号的时间的装置；以及
用于生成所述正脉冲触发信号和负脉冲触发信号的装置。

8.  如权利要求6或7所述的调制器，还包括：
脉冲重叠避免单元，用于确定生成所述正脉冲触发的时间和生成所述负脉冲触发的时间，以使所述正脉冲和所述负脉冲不重叠。

9.  如权利要求6或7所述的调制器，其中，所述用于确定生成所述正脉冲触发的时间和生成所述负脉冲触发的时间的装置使用提供的抽样之间的线性插值来确定阈值被越过的时间。

10.  如权利要求1所述的调制器，其中，所述正脉冲和所述负脉冲是矩形脉冲。

11.  如权利要求1所述的调制器，包括使用准谐振转换来形成所述正脉冲和所述负脉冲的装置。

12.  一种开关放大器，包括：
调制器，用于接收输入信号，其中，所述调制器包括用于提供复合脉冲流的脉冲发生器，其中，所述复合脉冲流包括：具有正平均幅度并具有可控制的第一脉冲频率的正脉冲，以及具有负平均幅度并具有可独立于所述第一脉冲频率进行控制的第二脉冲频率的负脉冲；以及
滤波器，其中所述复合脉冲流施加于所述滤波器，以使所述滤波器的输出信号为所述输入信号的放大形式。

13.  如权利要求12所述的开关放大器，其中，所述调制器包括用于实现如下功能的装置：控制所述脉冲发生器以使由所述第一脉冲频率和所述第二脉冲频率之差定义的脉冲频差在所述滤波器的输出端产生期望的幅度。

14.  如权利要求13所述的开关放大器，其中，所述用于控制脉冲发生器的装置运行以使：由所述第一脉冲频率和所述第二脉冲频率的平均值定义的平均脉冲频率被最小化，同时保持所述输入信号的放大形式中的失真的可接受水平。

15.  一种开关放大器的运行方法，该方法包括，为响应输入信号：
生成具有正平均幅度并具有可控制的第一脉冲频率的正脉冲；
生成具有负平均幅度并具有可独立于所述第一脉冲频率进行控制的第二脉冲频率的负脉冲；
组合所述正脉冲和所述负脉冲以形成复合脉冲流；以及
将所述复合脉冲流施加于低通滤波器，以使所述滤波器的输出为所述输入信号的放大形式。

16.  如权利要求15所述的方法，包括设置所述第一脉冲频率和所述第二脉冲频率以使由所述第一脉冲频率和所述第二脉冲频率之差定义的脉冲频差在所述滤波器的输出端产生期望的幅度。

17.  如权利要求15所述的方法，包括设置所述第一脉冲频率和所述第二脉冲频率以使：由所述第一脉冲频率和所述第二脉冲频率的平均值定义的平均脉冲频率被最小化，同时所述滤波器的输出形成具有可接受的失真水平的所述输入信号的放大形式。

18.  如权利要求17所述的方法，其中，失真是根据相对于有用信号的功率的无用频率成分的功率来测量。

19.  如权利要求16所述的方法，包括：
设置基频；
设置所述第一脉冲频率和第二脉冲频率之一与所述基频相等；以及
设置所述第一脉冲频率和第二脉冲频率中的另一个，使其比所述第一脉冲频率和第二脉冲频率的所述之一大所述脉冲频差。

20.  如权利要求19所述的方法，其中，所述基频是固定的。

21.  如权利要求19所述的方法，其中，所述基频是可变的。

22.  如权利要求16所述的方法，包括设置所述第一脉冲频率和第二脉冲频率以使所述平均脉冲频率与期望的载频相等，并且改变所述第一脉冲频率和所述第二脉冲为反相位以保持期望的脉冲频差。

23.  如权利要求22所述的方法，其中，所述载频是固定的。

24.  如权利要求22所述的方法，其中，所述载频是可变的。

25.  如权利要求24所述的方法，包括：
形成输入信号的幅度和输入信号的频谱中至少一个的测量结果；并且
根据所述输入信号的幅度的测量结果和/或根据所述输入信号的频谱的测量结果确定所述期望的载频。

26.  如权利要求25所述的方法，其中：
所述输入信号的幅度的测量结果是由在先时间段内所述输入信号的峰值幅度的测量结果形成；
所述输入信号的频谱的测量结果是通过检测高通滤波后的输入信号的峰值形成；以及
所述期望的载频是根据所述输入信号的幅度的测量结果和根据所述输入信号的频谱的测量结果确定。

27.  如权利要求25所述的方法，包括通过快速傅立叶变换形成所述输入信号的幅度的测量结果和形成所述输入信号的频谱的测量结果。

28.  如权利要求25所述的方法，包括通过对所述输入信号进行微分形成该输入信号的幅度的测量结果和形成该输入信号的频谱的测量结果。

29.  如权利要求15所述的方法，包括调整所述正脉冲和所述负脉冲的相位，以使当所述放大器处于休眠状态时所述正脉冲和所述负脉冲基本一致。

30.  一种用于确定由抽样值序列表示的信号越过阈值的时间的方法，所述方法包括：
a.判定是否有多个连续输入抽样足够接近直线形式；以及
b.如果所述连续输入抽样足够接近直线形式，则执行线性内插法以确定所述阈值被越过的时间，或者
c.如果所述连续输入抽样未足够接近于直线形式，则执行更准确的插值方式以在所述阈值越过点附近生成一个或多个新的抽样点，然后返回步骤a。

31.  如权利要求30所述的方法，其中，步骤a包括：
根据一个或多个提供的抽样确定是否有一个或多个二阶导数超过某阈值，并且，如果是，则判定所述连续输入抽样未足够接近直线形式。

32.  如权利要求30所述的方法，其中，所述更准确的插值方式为正弦插值法。

33.  如权利要求30所述的方法，其中：
在步骤a中，所述连续输入抽样包括连续的第一抽样、第二抽样、第三抽样和第四抽样；
确定所述阈值是否限定在所述第二抽样和第三抽样之间，如果不是，则算法结束，未产生阈值越过时间；
在步骤c中，所述更准确的插值方式在所述第二抽样和第三抽样的中心点生成一个新的抽样点；
确定所述阈值越过点是否限定在所述新的抽样点和所述第三抽样之间，如果是，则所述更准确的插值方式在所述第三抽样和第四抽样的中心点生成另一个新的抽样点，产生四个连续抽样，对于该四个连续的抽样返回步骤a；否则，所述更准确的插值方式在所述第一抽样和第二抽样的中心点生成另一个新的抽样点，产生四个连续的抽样，对于该四个连续的抽样返回步骤a。

34.  如权利要求30所述的方法，其中保存所述步骤c中生成的新的抽样点以避免因随后的抽样而重新计算。

35.  如权利要求31所述的方法，其中提供的四个连续的抽样分别是y_-3、y_-1、y₊₁和y₊₃，该四个连续抽样被用来计算三个一阶导数y′_-2、y′₀和y′₊₂，如下：
y′_-2＝y_-1-y_-3
y′₀＝y₊₁-y_-1
y′₊₂＝y₊₃-y₊₁
并且这三个导数随后被用于计算所述二阶导数y＂_-1和y＂₊₁，如下：
y＂_-1＝y′₀-y′_-2
y＂₊₁＝y′₂-y′₀。

36.  如权利要求35所述的方法，其中保存所述一阶导数和二阶导数以避免因随后的抽样而重新计算。

37.  如权利要求6或7所述的调制器，其中，所述用于确定生成正脉冲触发信号的时间的装置和所述用于确定生成负脉冲触发信号的时间的装置按照权利要求30至36中任一项的方法运行。

38.  一种数字计时器，用作输入数字时间值并在该时间输出触发事件，该数字计时器包括：
以较慢时钟运行的较低精度计时器，以及
以较快时钟运行的较高精度计时器，
所述较低精度计时器和较高精度计时器按如下设置：所述较低精度计时器始终被激活并且对所述输出触发事件之前的大部分时间进行计时，而所述较高精度计时器被所述较低精度计时器激活仅持续所述输出触发事件之前的小部分时间，所述较高精度计时器输出所述触发事件。

39.  如权利要求38所述的数字计时器，其中，产生所述较快时钟的电路被所述较低精度计时器激活仅持续输出触发事件之前的小段时间。

40.  如权利要求38所述的数字计时器，其中，相对于所述较慢时钟，所述较快时钟的频率被周期性地测量，并且连同所述输入的数字时间值一起用于确定所述较高精度的计时器被激活持续的较快时钟周期的次数。

41.  如权利要求38所述的数字计时器，其中，所述输出触发事件使所述较高精度计时器去激活。

42.  如权利要求38所述的数字计时器，其中，所述较低精度计时器仅在紧接所述输出触发事件之前开始的该较低精度计时器的时钟周期内激活所述较高精度计时器。

43.  如权利要求38所述的数字计时器，其中，所述较低精度计时器仅在紧接所述输出触发事件之前开始的该较低精度计时器的半个时钟周期内激活所述较高精度计时器。

44.  如权利要求38所述的数字计时器，其中，所述输入的数字时间值按如下处理：在所述较低精度计时器激活所述较高精度计时器之前，所述值的高位(高比特位字段)被用来确定所述时间，所述值的余留的低位(低比特位字段)被用来确定所述较高精度计时器的计时。

45.  如权利要求44所述的数字计时器，其中在所述较低精度计时器激活所述较高精度计时器之前，所述高比特位字段直接指定较慢时钟周期的次数。

46.  如权利要求45所述的数字计时器，其中所述较快时钟运行在所述较慢时钟的频率的2的整数次幂倍的频率下，并且，其中在所述较高精度计时器输出所述触发事件之前，所述低比特位字段直接指定较快时钟周期的次数。

47.  如权利要求45所述的数字计时器，其中，所述较快时钟运行在所述较低时钟的频率的任意常数倍的频率下，并且，其中出于对所述较快时钟频率和所述较慢时钟频率的比率的必要考虑，所述低比特位字段乘以常数值。

48.  如权利要求45所述的数字计时器，其中，所述较快时钟和较慢时钟不同步，其中相对于所述较慢时钟，所述较快时钟的频率被周期性地测量，并且出于对所述较快时钟频率和较慢时钟频率的比率的必要考虑，所述低比特位字段乘以一个数值。

49.  如权利要求40所述的数字计时器，其中，相对于所述较慢时钟，通过计算在所述较慢时钟的一个周期内发生的所述较快时钟周期的次数测量所述较快时钟的频率。

50.  如权利要求38至49中任一项所述的数字计时器，其中，生成所述较快时钟的电路为锁相环(PLL)。

51.  如权利要求38至49中任一项所述的数字计时器，其中，生成所述较快时钟的电路为环形振荡器。

52.  如权利要求45或46所述的数字计时器，其中，指定多个半时钟周期而不是指定多个整时钟周期。

53.  如权利要求38至52任一项所述的数字计时器，其中，所述较低精度计时器或较高精度计时器包括计数器和比较器。

54.  一种数字计时器，用作输入数字时间值并且在该时间输出触发事件，包括：
环形振荡器，具有奇数个反相元件；
计时定时器，其被所述环形振荡器计时；
将所述环形振荡器的多个反相元件的输出连接到多路复用器；
用于组合来自所述计时定时器的触发和所述多路复用器的输出以形成该数字计时器的输出的装置；
用于根据所述数字时间值的输入设置所述计时定时器的触发时间和所述多路复用器的输入选择的装置。

55.  如权利要求54所述的数字计时器，其中在所述环形振荡器中增加门元件以开始和停止振荡。

56.  如权利要求54所述的数字计时器，还包括由环形振荡器驱动的反相元件链，其中，在从所述环形振荡器中的多个反相元件的输出到多路复用器的连接包括：从所述反相元件链中的多个反相元件到所述多路复用器的连接。

57.  如权利要求54所述的数字计时器，其中所述反相元件的数目为2^s+1，其中S为整数，2^s个反相元件与所述多路复用器连接，并且所述数字时间值的低S位被用于设置所述多路复用器的输入选择。

58.  如权利要求57所述的数字计时器，其中，由于2^s+1个反相元件而仅有2^s个连接到所述多路复用器之间的失配导致的计时间隙通过以下方式被校正：通过在所述反相元件与所述多路复用器的连接上插入适当的延时装置。

59.  如权利要求57所述的数字计时器，其中，由于有2^s+1个反相元件而仅有2^s个反相元件连接到多路复用器之间的失配导致的计时间隙通过增加反相元件链进行校正，向那些反相元件中的每一个增加适当的延时装置。

60.  如权利要求54所述的数字计时器，其中计时元件利用单边沿计时。

61.  如权利要求54所述的数字计时器，其中计时元件采用双边沿计时。

62.  如权利要求54所述的数字计时器，其中所述计时定时器包括计数器和比较器。

63.  如权利要求38至53中任一项所述的数字计时器，其中所述较高精度计时器包括如权利要求54至62中任一项所述的计时器。

64.  如权利要求6或7所述的调制器，其中所述用于产生所述正脉冲触发信号和负脉冲触发信号的装置包括如权利要求38至63中任一项所述的数字计时器。

65.  一种用于开关放大器的调制器，所述调制器包括：
用于接收输入信号的输入端；以及
脉冲发生器，该脉冲发生器用于提供具有可控制的脉冲频率的脉冲流，所述脉冲频率为载频与调制频率之和；以及
用于实现如下功能的装置：根据所述输入信号的幅度控制所述调制频率以使所述放大器产生期望的平均脉冲幅度；以及
用于实现如下功能的装置：当所述脉冲流施加于低通滤波器时，控制所述载频以最小化该载频的值，同时保持输入信号的失真的可接受水平。

66.  如权利要求65所述的调制器，还包括：
使用准谐振转换以形成所述脉冲的装置。

67.  一种用于开关放大器的调制器，所述调制器包括：
用于接收输入信号的输入端；以及
脉冲发生器，该脉冲发生器用于提供具有可控制的脉冲频率的脉冲流，所述脉冲频率为载频和调制频率之和；以及
用于实现如下功能的装置：根据所述输入信号的幅度控制所述调制频率，以使所述放大器产生期望的平均脉冲幅度；以及
使用准谐振转换以形成所述脉冲的装置。

68.  如权利要求65、66或67所述的调制器，包括：
用于接收输入信号的装置；
用于接收载频信号的装置；
用于形成所述输入信号和所述载频信号之和的装置；
用于对所述和进行积分的装置；
用于在所述积分后的和达到相应的预定阈值时生成脉冲触发信号的装置。

69.  如权利要求65、66或67所述的调制器，包括：
用于接收输入信号的装置；
用于接收载频信号的装置；
用于对所述输入信号和所述载频信号进行积分的装置；
用于形成所述积分后的输入信号和所述积分后的载频信号之和的装置；
用于在所述和达到相应的预定阈值时生成脉冲触发信号的装置。

70.  如权利要求65、66或67所述的调制器，包括：
用于接收输入信号的装置；
用于接收载频信号的装置；
用于形成所述输入信号和所述载频信号之和的装置；
用于累加所述和的值的装置；
用于根据所述和的累加值确定生成脉冲触发信号的时间的装置；
用于生成所述脉冲触发信号的装置。

71.  如权利要求65，66或67所述的调制器，包括：
用于接收输入信号的装置；
用于接收载频信号的装置；
用于累加所述输入信号和所述载频信号的装置；
用于形成所述累加后的输入信号和累加后的载频信号之和的装置；
用于根据所述和确定生成脉冲触发信号的时间的装置；
用于生成所述脉冲触发信号的装置。

72.  如权利要求70或71所述的调制器，其中所述用于确定生成所述脉冲触发的时间的装置使用提供的抽样值间的线性插值来确定阈值被越过的时间。

73.  如权利要求65、66或67所述的调制器，其中：
由所述调制器输出的脉冲流在最小幅度和最大幅度之间变化；并且
所述脉冲流施加于两端负载中的一端；并且
所述两端负载的另一端被保持在所述最小幅度和最大幅度之间的幅度。

74.  如权利要求65、66或67所述的调制器，其具有电桥输出级，其中：
所述电桥接收来自所述调制器的脉冲流，并生成两个输出，这样所述两个输出之间的差动幅度可以是正值或负值；并且
所述电桥的其中一个输出施加于两端负载中的一端；以及
所述电桥的另一个输出施加于所述两端负载中的另一端。

75.  如权利要求65、66或67所述的调制器，该调制器具有对来自负载的脉冲流进行AC去耦的装置。

76.  一种开关放大器，包括：
如权利要求65至75任一项所述的调制器；以及
滤波器，其中所述脉冲流施加于该滤波器，以使所述滤波器的输出信号为所述输入信号的放大形式。

77.  一种开关放大器的运行方法，所述方法包括，为了响应输入信号：
生成具有可控制的脉冲频率的脉冲，所述脉冲频率为载频和调制频率之和；
根据所述输入信号的幅度控制所述调制频率以使所述放大器产生期望的平均脉冲幅度；以及
当所述脉冲流施加于低通滤波器时控制所述载频以最小化其值，同时保持所述输入信号的失真的可接受水平；以及
将所述脉冲流施加于低通滤波器以使该滤波器的输出是所述输入信号的放大形式。

78.  如权利要求77所述的方法，其中失真是根据相对于有用信号功率的无用频率成分的功率来测量。

79.  如权利要求77所述的方法，包括：
形成输入信号的幅度和输入信号的频谱中至少一个的测量结果；并且
根据所述输入信号的幅度的测量结果和/或根据所述输入信号的频谱的测量结果确定期望的载频。

80.  如权利要求79所述的方法，其中：
所述输入信号的幅度的测量结果是由在先时间段内输入信号的峰值幅度的测量所形成；
所述输入信号的频谱的测量结果是通过检测高通滤波后的输入信号的峰值形成；以及
所述期望的载频是根据所述输入信号的幅度的测量结果和根据所述输入信号的频谱的测量结果确定。

81.  如权利要求79所述的方法，包括通过快速傅立叶变换形成所述输入信号的幅度的测量结果和形成所述输入信号的频谱的测量结果。

82.  如权利要求79所述的方法，包括通过对输入信号进行微分形成输入信号的幅度的测量结果和形成输入信号的频谱的测量结果。

83.  如权利要求70或71所述的调制器，其中所述用于确定生成脉冲触发信号的时间的装置根据权利要求30至36中任一项所述的方法运行。

84.  如权利要求70或71所述的调制器，其中所述用于确定生成脉冲触发信号的装置包括如权利要求30至63中任一项所述的数字计时器。

开关放大器
背景技术
开关放大器，也称为D类放大器，由于它们超越传统线性放大器结构的实质性的功效优势，越来越引起关注并逐渐发展。本质上说，开关放大器使用二进制数字方法，对已为大家确定的原理作了拓展，该原理是：与传统线性放大器中的情形一样，放大器的晶体管在开或关的时刻而不是开和关的中间(时刻)消耗最小的功率。开关放大器是对开关模式电源(SMPS)的发展。
众所周知的，在开关放大器中，产生序列脉冲并将该脉冲施加于低通滤波器，使得滤波后的脉冲序列形成输入信号的放大形式。在这基本原理下，可使用多种类型的开-关脉冲模式。然而，绝大多数现有的开关放大器的设计都采用脉宽调制(PWM)，在脉宽调制中产生固定频率的矩形脉冲流，并且这些脉冲的开与关占空比也各不相同以达到所需的平均幅度。
同时，当开关放大器的晶体管在完全接通或完全切断时，所述开关放大器的确消耗很少的功率，由于接通状态和切断状态之间的切换，现有设计中出现功效问题。在切换转换间隔中，所述晶体管传导非零电流越过非零伏特电压，因此，以由所述电流和电压的产生的瞬时耗散功率方式散去热量。切换损耗是PWM放大器以及其他现有开关放大器耗散功率的主要原因。切换的电压常常很大的事实使这些损耗加剧。
其他产生开-关切换模式的方法是∑-△调制(SDM)，也称为脉冲密度调制(PDM)。然而，SDM要求比PWM高很多的切换速率，因此它会引起更高的切换功率损耗。在放大器的应用中，这些损耗通常是难以接受的，因此SDM主要在无功率(non-power)应用中常见，例如数模转换器(DAC)。在尝试阻遏SDM的切换功率损耗时，提议放大器结构使用准谐振转换(QRC)。QRC是一种可以大量减少单位脉冲切换能量损耗的SMPS技术。不同于矩形脉冲，ORC产生固定脉宽的正弦(或者近似正弦)波脉冲，并且由于开关元件仅当通过它们的电流趋近于零或者跨接它们的电压趋近于零的时候才转换的事实实现了功率的节约；因此单位脉冲切换损耗趋近于零。
然而，ORC自身不能有效地应用于SDM。它的固定宽度脉冲要求：脉冲流的每个基本时钟间隔内需要有一个脉冲。例如，正常的SDM切换波形的一个“on”时段持续三个基本时钟周期通过三个连续的正QRC脉冲表示。因为这个原因，SDM准谐振转换实施的切换速率甚至比已有的标准的SDM高速率要高。其结果就是QRC单位脉冲的效益能被更高的切换速度所超过。
总体而言，现有开关放大器在一种形式或另一种形式中遭受相当大的切换功率损耗。由于这些损耗被频繁地使用接近满幅度的测试信号进行测量，从高度“宣扬”的放大器效能数字(其中一种数字可能发现被引用)来看，这些损耗通常是不明显的。然而，当该信号的幅度减小时，切换损耗会迅速地超过传递至负载的功率。对高的峰均功率比(PAPR)信号(例如音频信号)而言，这是一个特殊问题，尤其是如果该放大信号已经由可变增益级(例如音频音量控制)进行了预处理。对于这些信号，现有放大器的长期平均功率很低，这导致缩短了电池供电应用的工作寿命，以及导致电源部件和热量排除系统的成本开支和尺寸开销增大。
发明内容
根据本发明的第一方面，提供了一种用于开关放大器的调制器，所述调制器包括脉冲发生器，该脉冲发生器用于提供复合脉冲流，其中，所述复合脉冲流包括：
正脉冲，该正脉冲具有正平均幅度并具有可控制的第一脉冲频率，以及
负脉冲，该负脉冲具有负平均幅度并且有可独立于第一脉冲频率进行控制的第二脉冲频率。
根据本发明的第二方面，提供了一种开关放大器，包括根据本发明第一方面提供的调制器和滤波器，其中所述复合脉冲流施加于所述滤波器，以使该滤波器的输出信号为所述输入信号的放大形式。
根据本发明的第三方面，提供了一种开关放大器的运行方法，该方法包括，为响应输入信号：
生成具有正平均幅度并具有可控制的第一脉冲频率的正脉冲；
生成具有负平均幅度并具有可独立于第一脉冲频率进行控制的第二脉冲频率的负脉冲；
组合所述正脉冲和所述负脉冲以形成复合脉冲流；以及
将所述复合脉冲流施加于低通滤波器，以使该滤波器的输出为所述输入信号的放大形式。
根据本发明第四方面，提供了一种用于确定由抽样值序列表示的信号越过阈值的时间的方法，所述方法包括：
a.判定是否有多个连续输入抽样足够接近直线形式；以及
b.如果所述连续输入抽样足够接近直线形式，则执行线性内插法以确定所述阈值被越过的时间，或者
c.如果所述连续输入抽样未足够接近直线形式，则执行更准确的插值方式以在所述阈值越过点附近生成一个或多个新抽样点，然后返回步骤a。
根据本发明的第五方面，提供了一种数字计时器，用作输入数字时间值并在该时间输出触发事件，该数字计时器包括：
以较慢时钟运行的较低精度计时器，以及
以较快时钟运行的较高精度计时器，
所述较低精度计时器和较高精度计时器按如下设置：所述较低精度计时器始终被激活并且在所述输出触发事件之前的大部分时间计时，而所述较高精度计时器被所述较低精度计时器激活仅持续所述输出触发事件之前的小部分时间，所述较高精度计时器输出所述触发事件。
因此，我们提出一种采用双极脉冲的新颖脉冲频率调制(PFM)系统和我们称之为双极PFM(BPFM)的技术。BPFM可以达到与用于高PAPR输入信号的PWM相比同样慢或者更慢的平均切换速率。此外，因为方案使用固定宽度脉冲，所以其可直接有效地应用于QRC技术，而不需要借助于上述连续运行QRC脉冲。这允许开关放大器采用BPFM从QRC的优势中获益，包括几乎彻底消除单位脉冲切换损耗，并且与矩形脉冲方式相比大大地减少了电磁干扰(EMI)。
另外，我们提出了一种适合于高精度低功率计时器的新颖方案，所述高精度低功率计时器提供了比从标准数字系统时钟得到更高的计时精度。由于BPFM的应用，以允许PFM脉冲的计时更加准确，并且通过增加信噪比(SNR)和减少总谐波失真(THD)提高了信号保真度。
根据本发明的第六方面，提供了一种用于开关放大器的调制器，所述调制器包括：
用于接收输入信号的输入端；以及
脉冲发生器，该脉冲发生器用于提供具有可控制的脉冲频率的脉冲流，所述脉冲频率为载频和调制频率之和；以及
用于实现如下功能的装置：根据所述输入信号的幅度控制所述调制频率以使所述放大器产生期望的平均脉冲幅度；以及
用于实现如下功能的装置：当所述脉冲流施加于低通滤波器时，控制所述载频以最小化该载频的值，同时保持输入信号的失真的可接受水平。
根据本发明的第七方面，提供了一种用于开关放大器的调制器，所述调制器包括：
用于接收输入信号的输入端；以及
脉冲发生器，该脉冲发生器用于提供具有可控制的脉冲频率的脉冲流，所述脉冲频率为载频和调制频率之和；以及
用于实现如下功能的装置：根据所述输入信号的幅度控制所述调制频率以使所述放大器产生期望的平均脉冲幅度；以及
使用准谐振转换以形成所述脉冲的装置。
因此，本发明提供了允许在可接受的低切换速率和低失真水平下使用脉冲频率调制的系统。
附图说明
为了更好地理解本发明，现将借助实施例并且结合附图说明本发明如何付诸实施，其中：
图1是依照本发明的一方面的放大器的方框图。
图2图示了用于说明本发明的放大器的脉冲序列。
图3图示了用于说明本发明的放大器的另一脉冲序列。
图4是说明本发明的放大器结构的方框图。
图5是说明本发明放大器的另一种结构的方框图。
图6是说明本发明放大器的另一种结构的方框图。
图7是说明本发明放大器的另一种结构的方框图。
图8是说明本发明放大器的另一种结构的方框图。
图9是说明本发明另一实施方式中放大器的另一种结构的方框图。
图10是说明本发明另一实施方式中放大器的另一种结构的方框图。
图11是说明本发明另一实施方式中放大器的另一种结构的方框图。
图12是说明本发明的放大器的另一种结构的方框图。
图13是说明本发明的放大器的另一种结构的方框图。
图14是说明本发明的放大器的另一种结构的方框图。
具体实施方式
图1示出了依照本发明实施方式的放大器装置5。将要被放大的输入信号施加于控制器10。如下文更为详细的描述，控制器10确定用于控制放大器装置的方案，使得所述输入信号被有效并准确地放大，从而产生控制器输出信号。
所述控制器输出信号施加于功率脉冲发生器20，以依照由控制器10确定的方案产生脉冲。控制器10和功率脉冲发生器20可合起来视为调制器。功率脉冲发生器20输出的脉冲传输到低通滤波器30。在本发明的一些实施方式中，功率脉冲发生器20是一个准谐振转换器，该准谐振转换器产生定宽的正弦(或近似正弦)脉冲。在任何情况下，功率脉冲发生器的确切形式通常可以是常规的，在此不再进一步描述。滤波器30本身通常是常规的，在此不会进一步描述。虽然图中滤波器30作为独立的部件示出，但是这样的部件可以不是必需的。例如，如果输出信号将被施加于具有合适滤波特性的负载，那么由功率脉冲发生器20产生的脉冲可直接施加于该负载。例如，如果放大器5被用作音频放大器，那么用感应扬声器线圈的负载可提供合适的低通滤波，这就允许脉冲直接施加于该负载。
参照图2，说明放大器装置5的工作原理。要注意到图2以及随后图中示出的矩形脉冲。然而，如上所述，可优选使用脉冲发生器20以准谐振转换器形式产生正弦脉冲。因此，关于矩形脉冲流的描述仅是为了便于举例说明。更为一般而言，任意脉冲流都可输入均值滤波器，并且该均值滤波器的输出与脉冲流的平均幅度线性相关。因而，例如，图2中开-关占空比为100％将导致经过滤波器后的满幅度的正输出；开-关占空比为0％将导致满幅度的负输出；开-关占空比为50％导致零输出。
因此，通过产生响应输入信号的合适的脉冲流，均值滤波器的输出可形成为输入信号的放大形式。
图3示出放大器装置5中的控制器10和功率脉冲发生器20的运行。具体而言，图3示出了由脉冲42a、脉冲42b、脉冲42c、脉冲42d等组成的第一正PFM脉冲流40，并且如图3所示，所述脉冲流40具有固定脉冲周期T_p，并因此具有固定脉冲频率f_p＝1/T_p。图中示出的特定脉冲是矩形脉冲，但是注意本文提出的所有技术适用于具有任何形状脉冲的重复脉冲流，假定每一重复脉冲的脉宽和幅度是相同的。具体而言，当脉冲42a、脉冲42b、脉冲42c、脉冲42d作为正脉冲描述时，任何具有正平均幅度的脉冲都可以被看作正脉冲。
图3也示出了由脉冲46a、脉冲46b、脉冲46c等组成的第二负PFM脉冲流44，并且如图3所示，所述脉冲流44具有固定脉冲周期T_n，并因此具有固定脉冲频率f_n＝1/T_n。可以假定负脉冲与正脉冲是相同的，该负脉冲只是该正脉冲流中脉冲的反相形式。
另外，图3示出了复合脉冲流48，复合脉冲流48由第一脉冲流40中的脉冲42a、脉冲42b、脉冲42c、脉冲42d和第二脉冲流44中的脉冲46a、脉冲46b、脉冲46c相加在一起形成。
在放大器5中产生复合脉冲流48的结果可以通过考虑复合脉冲流48施加于滤波器(例如低通滤波器30)的结果得知。为便于说明，可假定滤波器是具有截止频率为f_x的理想低通滤波器30，其中f_x<f_p且f_x<f_n。也就是说，我们可以假定滤波器对于小于f_x的频率成分具有单位增益，并且对于大于f_x的频率成分具有零增益。
我们可以定义差分频率f_diff为(f_p-f_n)。那么，理想滤波器输出信号的幅度a等于脉冲流信号的平均幅度。我们发现：
a＝k.f_diff，其中k为正常数。
我们也可以定义共模频率f_cm为：
f_cm＝(f_p+f_n)/2。
可以注意到，a与f_cm无关。然而，在实际的脉冲频率调制器中，或者在由调制器驱动的功率脉冲形成级中，大量功率损耗成分与平均脉冲频率(即f_cm)成比例。这是归因于单位脉冲的能量损耗，该能量损耗通常是开关部件在开状态与关状态之间转换的切换损耗和在脉冲形成时传导电流的部件中的传导损耗的组合。因此，为了最小化功率损耗，需要保持f_cm尽可能的低。
然而，为了保持原始信号的真实表示，将脉冲频率调制过程中产生的低于f_cm的任何额外频率成分最小化是重要的。这些无用成分的总功率与有用信号的功率的比例被称为总边带失真(TSD)。对于直流(DC)情况，容易看出，我们仅需要保持f_p>f_x且f_n>f_x，意味着f_cm>f_x，理想滤波器将滤除所有脉冲谐波而只留下有用的DC值，即双极脉冲频率调制器(BPFM)将产生零TSD。
交流(AC)情况比较难分析，但是下面会考虑这种情况。为了讨论AC情况，我们让几个变量变成时间的函数。具体而言，a、f_cm、f_diff、f_n和f_p分别变成a(t)、f_cm(t)、f_diff(t)、f_n(t)和f_p(t)。
如上所述，在将要放大的输入信号x(t)是小输入信号的任意时刻，需要将f_cm(t)保持在低值，并因此对高PAPR信号产生高功率效率，但这也需要维持低TSD。
在一种称为半静态方法的方法中，我们选择一个固定基频f_b，所述f_b设置为可被f_p(t)或者f_n(t)采用的最低值。选择固定基频f_b比滤波器的截止频率f_x稍微大一些。根据x(t)的符号，正脉冲流或负脉冲流的频率均保持在f_b。其他脉冲流的频率变为比f_b更高的值，以将f_diff(t)设为所需值，并因此将a(t)设为所需值。
因此，对于x(t)≥0，设定：
f_p(t)＝f_b+m.x(t)，其中m是正常数，并且
f_n(t)＝f_b。
对于x(t)<0，设定：
f_p(t)＝f_b，并且
f_n(t)＝f_b—m.x(t)
因此，根据需要，在每一情况中：
f_diff(t)＝m.x(t)
显然，对于DC情况，由于f_p(t)≥f_b>f_x且f_n(t)≥f_b>f_x，所有脉冲谐波被理想滤波器过滤掉。因此，对于DC情况：
a(t)＝k.f_diff(t)＝k.m.x(t)
这种DC模式也可以为低带宽或者小AC信号产生很好的近似值，当信号带宽或者幅度增加时，需要更高的(f_b—f_x)的值。
如上所述，基频f_b是固定的。然而，在本发明的一些实施方式中，基频f_b可以被动态调整，例如基于对信号带宽和/或信号幅度的测量结果进行动态调整。
可以看出，对于小信号，f_cm(t)与低频率f_b保持近似，因此，被单位脉冲损耗所消耗的功率小。
在另一种称为均衡法的方法中，所述两个脉冲流的频率f_p(t)和f_n(t)反相变化以便保持共模频率f_cm(t)等于期望的载频f_c(t)。
于是：
f_n(t)＝f_c(t)+m.x(t)/2
f_n(t)＝f_c(t)—m.x(t)/2
因此，要求：
f_diff(t)＝m.x(t)。
载频f_c(t)，可以对于所有t时刻保持在固定值，或者可以随时间变化而变化以便在维持可接受的TSD的同时保持f_c(t)的值尽可能的低。显然，第一种选择是最简单的。然而，为了使功率损耗最小化，第二种选择可能是优选的。
对于这种均衡BPFM，对通常应用于模拟FM通信系统的典型的正弦调频(FM)分析进行扩展是可能的。由于这种分析，基于x(t)的幅度和频谱得出一种用于调整f_c(t)的通用方法是可能的，以便达到f_c(t)的低值与低TSD之间的最优平衡。我们称这种方法为自适应BPFM(ABPFM)。
在典型的FM分析中，频率f_c的正弦曲线通过频率f_m的正弦曲线和峰值频率偏差Δf调制。我们发现，调制引起f_c每侧的无穷级数边带频率成分，该无穷级数边带频率成分相对于f_c以f_m的整数倍相间隔开。边带成分的幅度由贝塞尔(Bessel)函数整形，这致使边带功率下降非常迅速超过某一点；因此，尽管理论描述边带成分遍布在无限带宽，但在实践中FM信号可被认为仅占有有限带宽。为了我们的目的，关键特征是当以Δf表示的调制幅度或者调制频率f_m增加时，FM信号的有效带宽增加。例如，在通信系统中，有效带宽W有时候通过卡森规则(Carson′s rule)估算：
W≈2.(Δf+f_m)
注意到重叠没有应用于FM，因此从数学的观点来看，人们不能严格将该结果作为正弦调制信号，以及另外合成一般结果作为任意调制信号，例如，在用于调幅(AM)时。然而，在实践中，为了估计边带功率，这样的方法形成有效的近似值，从而被经常使用。因此，例如，对于模拟FM无线电，我们发现是音频的高幅度以及高频率成分决定所需的有效带宽。
可能的是，对典型的正弦FM分析进行扩展使得载波波形不是连续的正弦曲线，而是具有任意形状的重复脉冲的脉冲流(对每个重复脉冲假定相同的脉冲宽度和脉冲幅度)。因而，将所述分析进一步扩展到我们在本文考虑的均衡BPFM情况是可能的。我们发现结果有点类似于正弦载波情况。由于PFM的处理，因而脉冲流的每个谐波具有有效的调制频率和调制幅度(调幅有效是由于在固定脉宽PFM中占空比发生变化)。因此，脉冲流的每个原始谐波的每一侧均产生类似FM的边带成分。然而，应当注意到，小于f_x的无用边带功率几乎全部正好归因于脉冲流的第一谐波的较低的边带。
同样应当注意到，通过如下方式可获得相当大的益处：对BPFM的正脉冲和负脉冲进行相位校准，使得当输入信号x(t)为零时正脉冲和负脉冲一致并且因此抵消。可以直接看出，当调制器处于“休眠”时会导致零脉冲输出，这是其本身的优势，但是更重要的是，这种相位关系永久地抵消了一半的边带成分(偶数编号成分)，即使当x(t)是不为零时。最重要的是，这包括抵消原始脉冲谐波它们自身。脉冲谐波在现有的开关放大器中是重要问题，这会在输出滤波器和负载中导致谐波功率损耗，并且脉冲谐波是已经被认识到的电磁干扰(EMI)问题。上文描述的相位校准技术避免了这些问题，并且它允许省略输出滤波器的低成本实施。此外，就信号保真度而言，抵消一半边带成分导致TSD减少两倍。注意到，在一些实施中，可能不能够精确调整正脉冲和负脉冲的相位(见后续)，但是如果它们被调整得够接近仍然可以获得大部分的益处—尤其是对第一谐波的消除，因为这对于谐波损耗是最棘手的，而第一谐波的消除是这些脉冲相位偏移的最大容限。
和典型的正弦载波FM分析一样，对于均衡BPFM，我们发现当调幅或者调频增加时，每个脉冲谐波的边带的有效带宽也增加。此外，尽管重叠不是绝对适用，但是它对于边带功率估算是有效的估算方法，并且，同模拟FM无线电一样，可以看出，对于任意信号x(t)，x(t)的高幅度以及高频率成分确定有效边带带宽，因此确定可被具体的最大TSD容许的f_c(t)的最低值。
这把我们引向一种用于调整载频的常规方法。然而，首先应当注意到，载频绝不能变化太快。上述分析基于假定载频是固定频率。例如，使载频变化能使自身产生边带。然而，如果我们确保f_c(t)相对于f_diff(t)是缓慢变化的，那么会发现，固定载波分析是恰当的，例如，任何归因于f_c(t)的边带均受控于归因于已满足的f_diff(t)的边带。
图4显示了一种实施用于基于所有这些考虑调整载频的方法的系统。输入信号x(t)施加于延迟单元60，所述延迟单元60以时延T_d延迟信号，所述时延T_d被选择足够长以允许有时间对输入信号x(t)进行如下描述的测量并且处理该测量结果。具体地，输入信号x(t)也施加于测量x(t)的幅度的幅度测量单元62、以及测量x(t)的频谱(具体为x(t)的高频谱)的频率测量单元64。
然后，将这些测量结果输入到计算载频值的载频计算单元66。x(t)的幅度越大或者x(t)的高频谱越大，载频计算单元66的输出值越大。最后，为了确保载频的变化不会太快，将所述输出值通过低通滤波器68。为了后续描述方便，称输出的载频为c(t)，且有：
f_c(t)＝m.c(t)
在这个通用方案范围内，许多具体实施方式可供选择。
如一个实施例，幅度测量单元62可以测量在一些最近的时间间隔中出现的峰值的绝对振幅，频率测量单元64可以为高通滤波器，所述高通滤波器紧接单独的在整个时间间隔内测量的峰值检测器。载频计算器可以是查表或者计算，产生两个测量值是正单调的函数，并且所述函数符合所需的最大TSD的目的。
如另一个实施例，可用单独的快速傅里叶变换(FFT)单元替换幅度测量单元62和频率测量单元64。那么倍增抽头(multiplicative taps)可用于对这些FFT频率窗口(frequency bin)输出的绝对值或平方值(即功率)进行加权，其中对较高的频率窗口进行的加权较大。最后，总计这些结果。可以看出，这种方案产生随幅度增长的值，这对较高的频率成分而言也是增长的，因而形成一种用于计算载频的方法。
如又一个实施例，可用微分器来替换幅度测量单元62和频率测量单元64。(在离散时间的实施方式中，就是简单地从x(t)的当前抽样值中减去x(t)的在先抽样值)。这样的装置在输入的幅度或者频率增加时其输出也增加，这产生了用于计算载频的主要要素。
这些只是示例性实施方式。显然，对于这些实施方式可以有许多变化和选择。
在实践中，可达到低于-200dB的TSD，这远低于任何实际可达到的热噪声的底线，因此对于所有实际目的，使用上述均衡BPFM方案可实现零边带失真。
应当注意到，均衡BPFM具有超过许多现有双极放大器的优点，因为均衡BPFM在正幅度输出和负幅度输出之间的模式中没有变化时存在零交越失真。
与基于PWM或者SDM的常规的二进制开关放大器相比，BPFM(尤其是ABPFM)具有如下优点：其受电源噪声的影响要远低于二进制的PWM和SDM放大器受电源噪声的影响，例如，将电源导轨切换到输出仅仅持续总时间的小部分时间。
到目前为止，我们已提出将双极脉冲频率调制器作为基于输入信号直接输出任何形状的正脉冲和负脉冲的系统。如图1所示，该调制器可包括控制器10，该控制器10用于产生控制信号以触发单独的功率脉冲发生器20中的脉冲产生。如果功率脉冲发生器能以其自身的有效脉冲周期进行计时，这些控制信号可触发功率脉冲发生器20中的每个脉冲的开始，或者如果功率脉冲发生器没有这种独立的有效脉冲周期计时能力时，这些控制信号还可表示有效脉冲周期的结束。在后一种情况中，一种示例性控制信号的格式可以是二进制信号，在所述二进制信号中正沿指示脉冲的开始，负沿指示脉冲的结束。可见上述提出的方法足以适用于这种形式的调制器。
现描述控制器10的多种实施方式，且该控制器形成均衡双极性脉冲频率调制器的部分。在这些实施方式中，用c(t)表示的载频可保持在一个固定值或适合的值，例如采用在前提出的方案。这样，已提出的实施方式不是直接输出整形脉冲，而是输出控制信号以触发后续单元中的脉冲发生。
图5示出了可能的连续时间的实施方式，例如，可以采用模拟电子元件来实现该实施方式。所需的载频c(t)施加于加法器80和减法器82的各自的第一输入端，同时输入信号x(t)施加于加法器80和减法器82的各自的第二输入端。因此，加法器80计算正脉冲流的频率，以及减法器82计算负脉冲流的频率。
加法器80的输出传输给第一积分器84，而减法器82的输出传输给第二积分器86。这两个积分器84、86执行频率到相位的转换。这两个积分器等同于是典型的正弦频率调制器中存在的频率到相位的积分器。应当注意到，这两个积分器84、86的输出是随时间正单调的。
最后，这两个积分器84、86的输出分别传输给第一分级阈值检测器(STD)88和第二分级阈值检测器90，所述两个分级阈值检测器检测各自积分器的相位输出何时超过一系列等距的相位阈值中的下一个相位阈值。两个连续的相位阈值之间的差表示一个完整的脉冲周期，即360度相位。当每个相继的相位阈值被超过时，触发新脉冲—由第一STD88触发正脉冲，以及由第二STD90触发负脉冲。
如果图5中的这两个积分器84、86都以相同的初始状态启动(即如果它们有相同的积分常数)，则如前部分中描述，将正脉冲和负脉冲最优校准。此外，然后我们可实现图6所示的等效系统。
在图6所示的系统中，所需的载频c(t)施加于第一积分器100，并且积分后的载频信号施加于加法器102和减法器104的各自的第一输入端，同时输入信号x(t)施加于第二积分器106，并且积分后的输入信号施加于加法器102和减法器104的各自的第二输入端。因此，随着积分器100、106执行频率到相位的转换，加法器102计算正脉冲流的相位，而减法器104计算负脉冲流的相位。
加法器102和减法器104的输出传输给各自的第一分级阈值检测器(STD)108和第二分级阈值检测器(STD)110。
图5和图6的系统中的一个问题是至少一些积分后的结果持续地增长，即图5中的积分器84、86的输出和图6中的第一积分器100的输出，除非x(t)具有零DC否则还有图6中的第二积分器106的输出。在实际的系统中，这些积分器最终会达到极限，所以该系统必须定期地从所述积分器中减去已知的量，并且在STD中考虑这种情况。
图7中示出了数字离散时间的实施方式。图6中的模拟加法器、模拟减法器和模拟积分器直接地分别由数字加法器、数字减法器和数字累加器代替，这对这种模数系统转换是惯例的作法。显然，通过对图5所示系统中的模拟元件作类似代替能获得可选的数字离散时间的实施方式。
这样，所需的载频c(t)施加于第一累加器120，并且累加后的载频信号施加于加法器122和减法器124的各自的第一输入端，同时输入信号x(t)施加于第二累加器126，并且累加后的输入信号施加于加法器122和减法器124的各自的第二输入端。
加法器122和减法器124的输出传输给各自的第一脉冲时间计算器128和第二脉冲时间计算器130。
在图7中，累加器120、累加器126、加法器122和减法器124仅以x(t)的抽样率工作。然而，BPFM脉冲频率常常比x(t)的抽样率高，因此，为了可接受的信号保真度，系统计算脉冲的触发时间的精度必须比计算x(t)的抽样周期的精度要高得多。因此，系统不能仅将加法器122和减法器124之后的直接抽样与下一个相位阈值比较并在超过该下一个相位阈值时触发脉冲。相反，优选的是更精确地计算脉冲触发时间的数字值，同时需要低的平均计算复杂性，并且因此需要低的功耗。
在图7所示的实施方式中，第一脉冲时间计算器128和第二脉冲时间计算器130计算用于脉冲触发时间的值至足够的精度，并且将这些值传递到各自的计时器132、计时器134，所述计时器用来在恰当的时刻产生脉冲触发。
对于目前考虑的数字实施方式，最直接的计时方法是仅用数字计数器来计算每个触发事件之间的主数字系统时钟适当的周期数。该主系统时钟通常会以明显高于x(t)的抽样率的频率工作。取决于预期的应用，这个时钟频率可足够高以提供所需的精度，或者如下面更详细的描述，可需要更精确的计时器。
应当注意到，图7中的频率到相位的累加器120、累加器126可选择具有比计时器的可用精度更高的精度。这会增加通过输出滤波器后的最终信号的精度，因为由于计时器的更低精度引起的脉冲抖动被图1所示的放大器中的输出滤波器30拉平。在极端的实施方式中，通过必要时增加累加器的精度可以获得任何所选精度的长期平均输出。
应当注意到，在这些离散时间的实施方式中，当脉冲频率低时脉冲频率误差最小。这是保持共模频率低的方法的另一个优点，例如较早提出的半静态和自适应的均衡技术。
与连续时间的实施方式一样，在实际的数字的实施方式中，有必要阻止累加器中的值增长超过有效的数字范围。同样，通过周期性地从该累加器中减去已知的值来达到这个目的，并且在脉冲时间计算器中考虑到这一点。
在某些情况下，由调制器驱动的脉冲产生电路可能不允许正脉冲和负脉冲重叠。在这样的情况下，在脉冲时间计算器后需要额外的处理来确保不发生重叠。
图8示出了顾及上述功能的本发明的实施方式。因此，在图8中，所需的载频c(t)施加于第一累加器140，并且累加后的载频信号施加于加法器142和减法器144的各自的第一输入端，同时输入信号x(t)施加于第二累加器146，并且累加后的输入信号施加于加法器142和减法器144的各自的第二输入端。
如上面关于图7所述，加法器142和减法器144的输出传输给各自的脉冲时间计算器148、150，并且如下面更详细地描述，计算出的脉冲时间传输给脉冲重叠避免模块152。
然后，脉冲重叠避免模块152的输出传输给相应的计时器154、计时器156，所述计时器在恰当的时刻产生脉冲触发。
脉冲重叠避免模块152利用定宽的正脉冲和负脉冲的在先知识来首先确定重叠是否会发生，如果发生了，则该脉冲重叠避免模块调整正脉冲和/或负脉冲的时序以使它们不再重叠。一种选择是调整正脉冲和负脉冲的时序使得这两个脉冲在调整后具有相同的“重心”，换句话说，这两个脉冲的平均时间保持不变。这可以仅通过将第一脉冲提前时间T₀并且将第二脉冲延迟同一时间T₀来实现。选择两个脉冲彼此之间的总时间位移2.T₀以避免脉冲重叠。可以发现这种技术给信号带来最小误差。
与各种类型的其它放大器一样，开关放大器有时使用负反馈以减小输出误差。负反馈技术是众所周知的。可以看到，与其他放大器一样，负反馈可应用于刚才所述的双极脉冲频率调制器，或者可应用于放大器，调制器属于该放大器的部分。
我们假定BPFM的负脉冲与正脉冲是相同的，该负脉冲只是该正脉冲的反相形式。然而，如果情况不是这样，并且正脉冲和负脉冲具有不同的平均幅度，则最重要的影响是最终输出波形的DC偏移。这可以通过在输入信号中增加互补DC项来纠正，而负反馈显然是一种实现这个目标的方法。
应当注意到，在电桥结构中可以实现BPFM，使得两个脉冲流中的一个施加于负载的一端，并且另一个脉冲流施加于该负载的另一端。这允许更高的最大功率输出，因为通过负载的最大振荡幅度增加了。
还可注意到，BPFM方法可以扩展为包括不只两个PFM脉冲流(如已经提出的，一个正脉冲加上一个负脉冲)，而是任意个数的加在一起的正PFM脉冲流和负PFM脉冲流。在这种情况下，差分频率的定义可以概括为正脉冲频率的和与负脉冲频率的和之间的差。
此外，尽管到目前为止描述的实施方式涉及产生至少一个正脉冲流和至少一个负脉冲流的调制器，放大器的可选形式可以恰好具有一个PFM脉冲流输出。
那么，返回参考图2，调制器以取决于输入信号的幅度的频率产生单脉冲流。此外，当脉冲发生器20使用QRC技术时，所述脉冲可以是正弦曲线的。
PFM脉冲流中脉冲的频率需要集中于载频上，以允许用于正频率偏移和负频率偏移以响应输入信号的正幅度和负幅度。因此，PFM脉冲流中脉冲的频率可以被视为载频与取决于输入信号的幅度的调制频率之和。
图9示出了可能的连续时间的实施方式，例如其可以使用模拟电子元件来实现。所需的载频c(t)施加于加法器280的第一输入端，同时输入信号x(t)施加于加法器280的第二输入端。因此，加法器280计算输出脉冲流的所需频率。
加法器280的输出传输给积分器284。积分器284执行频率到相位的转换。积分器284的输出传输给分级阈值检测器288，分级阈值检测器检测积分器的相位输出何时超过一系列等间隔的相位阈值中的下一个阈值。两个连续的相位阈值之间的差表示一个完整的脉冲周期，即360度相位。当每一个相继的相位阈值均被超过时，触发新脉冲。
在图10所示的系统中，所需的载频c(t)施加于积分器300，并且积分后的载频信号施加于加法器302的第一输入端，同时输入信号x(t)施加于第二积分器306，并且积分后的输入信号施加于加法器302的第二输入端。因此，当积分器300和积分器306执行频率到相位的转换后，加法器302计算脉冲流的相位。
加法器302的输出传输给分级阈值检测器308。
图9和图10的系统中的一个问题是至少一些积分后的结果持续地增长。这些积分器最终会达到极限，所以该系统必须周期性地从积分器中减去已知的量，并且在分级阈值检测器中考虑到这种情况。
图11中示出了数字离散时间的实施方式。图10中的模拟加法器和积分器可以分别直接由数字加法器和积分器代替，这对这种模数系统转换是惯例的做法。显然，通过对图9所示的系统中的模拟元件作类似代替可获得可选的数字离散时间的实施方式。
这样，所需的载频c(t)施加于第一累加器320，并且累加后的载频信号施加于加法器322的第一输入端，同时输入信号x(t)施加于第二累加器326，并且累加后的输入信号施加于加法器322的第二输入端。
加法器322的输出传输给脉冲时间计算器328。该脉冲时间计算器328计算用于脉冲触发时间的值至足够精确，并且将这些值传给计时器332，该计时器在恰当的时间产生脉冲触发。
存在载波意味着在PFM脉冲流中除了由于有用信号引起的频率成分之外还存在必然的DC成分。在许多应用中(例如，音频放大器驱动动圈式扬声器)，这种DC成分必须在其被施加于负载之前除去。
为了除去DC成分，功率脉冲发生器可被设计为输出具有负DC偏移的PFM脉冲流，即：使得在脉冲之间产生负电压，并且在脉冲期间产生正电压。负DC偏移可设置为恰好抵消由于载波引起的正DC偏移。该详细设计对本领域技术人员来说应是显而易见的。然后交替极性脉冲流可施加于负载的一端，同时负载的另一端被保持在零幅度(“接地”)。
作为可选的实施方式，可以采用电桥输出级。这将具有两个输出，每一个输出驱动负载的两端中的一端。在一种形式中，例如，第一输出可应用如已述的功率脉冲，并且第二输出可应用相同的但是具有反相幅度的功率脉冲。可以看出，这会允许正差动幅度和负差动幅度都被应用于负载。因此，通过适当选择载频f_c，DC可以被消除。此外，如对上述BPFM的电桥形式已经提到的那样，放大器可以受益于可对电桥设计有用的增加的最大功率输出。
作为另一个可选的实施方式，可以采用用于阻隔DC的装置，例如，与放大器的输出端串联的电容(在放大器的电子实现中)。然而，在实践中，这可能导致需要具有大电容值的电容，并且其能够容许正极性和负极性的电压。
为了适应来自放大器的最大可能的正输出振荡和负输出振荡，载频f_c必须被设置为接近于0与最大脉冲频率F_max的中间值，即调制器能够使f_c近似等于F_max/2(例如，所选的脉冲宽度T_w设置脉冲频率的上限为1/T_w)。这可导致高的平均转换速率，并且因此导致高的转换损耗。
为了应对这个高转换速率的问题，可使用一种装置动态适应f_c，使得f_c的较低的值被用于放大器的输入中的较小信号。这可以包含图4的方案或者任何关于所述方案操作所描述的技术。然而，改变f_c，即使缓慢改变，也使上面考虑的DC阻隔变得复杂，因为当前实际上不再是我们需要阻隔的DC，而是低频成分。可以采用上述的基于电容器的方案，但是其有效的频率截止带来对f_c的变化速率的附加约束。可选地，在上述的其他方法中可以采用动态装置以改变相反的DC偏移。
如上述讨论的，在图7、图8和图11的数字系统中，系统需要计算脉冲触发时间至高精度，并且分辨率大大高于x(t)的抽样周期。在图5、图6、图9和图10的模拟系统中，对脉冲触发计时仅是系统等待直到模拟相位信号超过固定相位阈值的问题。系统的连续时间特性不会使产生触发时间的精度受到限制。然而，在数字情况下，确定用于相位阈值被超过的时间的高精度和高准确度的数字值显然更加困难。
一种选择是使用众所周知的内插技术简单地对信号向上抽样到高抽样率。然后，系统可以将这些以内插值替换的抽样中的每一个与相位阈值相比较，并且如果超过该阈值，系统会确定脉冲触发时间达到新抽样周期的精度。然而，这种方法意味着大量的计算开销，并且因此产生额外的功耗。这种强力的向上抽样计算了许多不必要的值，因为只需要两个以内插抽样值来界定阈值越过点。此外，对于低误差的内插法，最优选的技术是众所周知的正弦内插法，但是其对每一个输出抽样都需要大量的乘法运算，所述大量的乘法运算组成所需要的计算。
在本发明的优选实施方式中，脉冲时间计算器128、脉冲时间计算器130(在图7实施方式中)或脉冲时间计算器148、脉冲时间计算器150(在图8实施方式中)或脉冲时间计算器328(在图11实施方式中)运行以高精度和高准确度计算脉冲触发时间，但是需要比刚才所述的强力正弦内插法少得多的计算工作量。它们采用具有可变次数的迭代的迭代方法，该迭代方法连续“填补”更多的正弦内插抽样直到算法判定该线性内插达到足够好的近似值(即可接受地接近对应的正弦结果)，在所述正弦内插抽样点执行线性内插并且算法结束。因此，该方法受益于高准确性的正弦内插和高精度的线性内插。曲线的二阶导数被用作衡量曲线在局部区域内的直的程度，并且用以判定何时应用线性内插以及何时结束线性内插。
为了便于说明，以下假定用于脉冲触发的相位阈值为零。然而，可以看出，可容易地扩展该方法以适用于任何值的相位阈值，例如，通过将常量值加到所有的输入抽样值。
考虑输入脉冲时间计算器的四个连续抽样值，依序取名为：
y_-3、y_-1、y₊₁、y₊₃。
首先，系统检查在y_-1与y₊₁之间是否有零交点，即y_-1和y₊₁是否符号相反。如果不是，系统终止算法并且向前移动一个抽样值以便处理下一组四个抽样值；即y_-1变为y_-3，y₊₁变为y_-1，y₊₃变为y₊₁，而下一个新的抽样值作为y₊₃。
但是，如果y_-1和y₊₁符号相反，则系统计算前三个一阶导数，如下：
y′_-2＝y_-1—y_-3
y′₀＝y₊₁—y_-1
y′₊₂＝y₊₃-y₊₁
注意到，在我们的这种算法的应用中，我们实际上可以省略上述计算，因为这些导数等于输入图7、图8和图11中的积分器的值，所以我们的具体系统可以直接使用这些值代替。然后，系统计算两个二阶导数，如下：
y - 1 ′ ′ = y 0 ′ - y - 2 ′ ]]>
y + 1 ′ ′ = y 2 ′ - y 0 ′ ]]>
如果这两个值均低于给定阈值y_thresh，则系统判定对将要使用的线性内插法而言，曲线是局部足够“直”的，因而终止算法；在这种情况中，最后的工作将是执行线性内插计算，如下：
t offset = - y - 1 / y 0 ′ ]]>
其中，t_offset是脉冲触发时间，该脉冲触发时间用抽样周期的分数表示，该脉冲触发时间远离考虑的周期的中点(即y_-1和y₊₁的中点)。
另外，也就是，如果任意一个二阶导数不低于y_thresh，如下，系统准备重复所述算法。系统应用正弦内插以在y_-1和y₊₁间的中点处插入值，该值称为y₀(为了产生可接受的结果，正弦内插计算一般需要比当前考虑的4个输入抽样值多的输入抽样值，因此还必须使得这些抽样值对算法有用)。然后，如果系统发现零交点被限制在y₀与y₊₁之间(例如，通过如上对相反符号的检验)，则系统在y₊₁与y₊₃之间的中点正弦内插一个值，该值称为y₊₂；如果不是，则零交点必然被限制在y_-1与y₀之间，在这种情况中，系统在y_-1与y_-3之间的中点正弦内插一个值，该值称为y_-2。在这两种情况的任何一种中，我们现在有一串以半原始抽样周期隔开的4个相邻抽样值(原始抽样和正弦内插抽样的混合)。这四个抽样可以用于开始算法的新的重复，例如，用它们取代上面的原始抽样{y_-3，y_-1，y₊₁，y₊₃}，然后算法重新启动。
可以看出，可以允许算法重复期望的次数。但是，如果算法自身没有在确定次数的重复后自然结束，算法可以被强制结束。
在算法确实结束时，系统保存计算衍生值和正弦内插结果是有用的，因为他们可被接下来的脉冲时间计算重新使用，这可以进一步节约平均计算负荷，并且因此节约功耗。
对于目前考虑的数字的实现方式，计时器132、计时器134(在图7实施方式中)或计时器154、计时器156(在图8实施方式中)或计时器332(在图11实施方式中)可以在最简单的情况下仅使用数字计数器来计数每个触发事件之间主数字系统时钟的适当的周期数。主系统时钟将通常以显著高于x(t)的抽样率的频率工作。然而，在一些应用中，如声频，主系统时钟频率可能不足够高以提供获得想要的信号保真度所需的计时精度，尤其是当低系统功耗的需求趋于降低对主系统时钟的频率选择时。
因此，在优选的实施方式中，计时器132、计时器134(在图7所示的实施方式中)或计时器154、计时器156(在图8所示的实施方式中)或计时器332(在图11所示的实施方式中)根据如下方案工作，该方案提供了高精度、低功率的计时器，所述计时器提供的计时精度比一般从主数字系统时钟可获得的计时精度高得多，这允许在这些要求的应用中满足保真度需求。
因此，以下描述了低功率数字事件计时器，将该计时器视为输入高精度数字时间值，该值的分辨率比主数字系统时钟的循环周期更高，并以上述精度输出计时的事件触发。所述计时器在目前考虑的BPFM调制器中有直接的应用，但是这也是比较普遍的方法，该方法可发现被应用于需要这样的高精度事件计时器的任何数字系统中。例如，某一应用可能是在数字PWM调制器或数字PWM开关放大器中，其中计时器可提供基本脉宽计时达到比通常使用的主数字系统时钟更高的精度，使得在最终输出的误差更低。
图12示出了根据优选实施方式的计时器。其基本思想是采用根据主系统时钟工作的计数器对事件之间大多数间隔进行计时，产生“粗略”计时，并用一个由更快的时钟驱动的计数器对所述粗略计时进行微调。用于更快时钟的时钟产生器及其相关的计数器，只在需要的时候被使能，这样最小化全部计时器电路的平均时钟线路和数据线路的触发率，并因此最小化功耗。依靠任选的校准方案可以对快时钟与主系统时钟之间的不同步或漂移设置容差。最后，提出了用于快计时器方案，该快计时器提供非常高的精度和非常低的功耗。
在图12中，提供了外部的(p+q)比特二进制值t_事件作为计时器160的输入。该计时器也接收主系统时钟作为慢时钟计数器162的输入，该主系统时钟即慢时钟信号。
外部二进制值t_事件的高p位提供给比较器，该比较器也接收慢时钟计数器162的输出。
当比较器164检测到在外部二进制值t_事件的高p位与慢时钟计数器162的输出之间的匹配时，二进制信号被发送至快计时器166，该二进制信号即快计时器使能信号。
快计时器166包括快时钟脉冲发生器168，其产生快时钟信号。快时钟信号施加于快时钟计数器170的输入端，快时钟计数器170的输出施加于另一比较器172的第一输入端。
外部二进制值t_事件的低q位提供给乘法器174，该乘法器构成了快计时器166中的同步器176的一部分。快时钟计数器170的输出也提供给同步器176中的校准单元178。乘法器174的输出施加于另一比较器172的第二输入端。
当另一个比较器172检测到快时钟计数器170的输出与乘法器174的输出之间的匹配时，提供二进制信号作为计时器160的输出，该二进制信号即事件触发信号。
在计时器160的使用中，外部二进制值t_事件给出了事件触发器应被触发的时间。t_事件的高p位给出了用主系统时钟(即慢时钟信号)的许多完整周期表示的时间。为便于说明，就计时器而言，我们将上述高p位作为时间的整数部分。同样地，我们将t_事件的低q位作为时间的小数部分，即表示少于慢时钟信号的一个时钟周期的部分。t_事件的低q位形成高p位的常规定点二进制扩展；即它们代表值δ，其中0≤δ<1。在图9的方案中，慢时钟计数器162提供了对于t_事件的整数部分的计时，而快时钟计数器提供了对于t_事件的小数部分的计时。
慢时钟信号被假定为是连续运转的。慢时钟计数器162也连续运转，对慢时钟信号的每一个周期递增1，并在达到其最高值时回卷为零，这对于计数器是标准行为。当二进制信号(即快计时器使能信号)保持为低，这是标准状态，快计时器电路166被禁止并且保持在非活动状态。这仅通过将快时钟脉冲发生器168保持在非活动状态就可实现。
慢时钟计数器162输出p比特二进制数t_整数，t_整数用于计算整数时间。数字比较器164检测t_整数何时等于t_事件的高p位代表的值，如果它们相等，比较器164提高二进制信号(即快计时器使能信号)达一个慢时钟信号的一个时钟周期。这将使能快计时器166。
当快计时器166被使能时，快时钟脉冲发生器168开始产生高频方波信号即：快时钟信号，该信号驱动快时钟计数器170。该计数器从零开始计数(例如，通过将快计时器使能信号跌落为低电平可复位该计数器)，并且对于快时钟信号的每一个周期递增1。该计数器永不会达到其计数范围的终点或是回卷，然而，由于其比特位宽r被选择以使在活动状态的慢时钟信号的单时钟周期内不会发生这种情况。快时钟计数器170输出r比特二进制数t_小数，其输入到另一数字比较器172。另一数字比较器172检测t_小数何时达到值t_{事件_小数}，t_{事件_小数}标记触发事件触发器的恰当时刻，在该时刻比较器172用二进制信号(即事件触发信号)的跃变表示所述事件。为了节约功率，随后快计时器电路可返回到非活动状态。
刚刚概述的方法基于激活快计时器166达到慢时钟信号的一个时钟周期。可选地，可以看到该方法可以直接修改为以慢时钟信号的半个时钟周期工作，例如，通过使用“双沿”触发的计数器，即，对于快时钟信号的每一个正沿和负沿递增1的计数器。然而，在这种情况下必须注意，慢时钟信号的占空比接近50％。t_{事件_小数}的值及其是如何从t_事件得到的取决于系统配置。
在最简单的系统配置中，快时钟脉冲发生器168与慢时钟信号同步以使快时钟信号是慢时钟信号频率的2^q倍。在这种情况下，同步器176包括乘法器174，而校准单元178可以省略，并且t_{事件_小数}仅仅等于t_事件的低q位。可以看出，视需要，该系统计时可达到t_事件的完全分辨率。
在第二系统配置中，不需要在慢时钟信号和快时钟信号之间有2^q的频率倍数。然而，对于这种配置，我们仍然假定两个时钟体系是同步的，快时钟信号以k_fs倍慢时钟的频率运行。在这种情况下，校准单元178可以省略，但是需要乘法器174，视需要，通过将t_事件的低q位乘以常数
k_fs/2^q
以产生t_{事件_小数}，从而对二者不是2的幂的关系进行修正。对于这些同步的配置，一类适合快时钟脉冲发生器168的电路是锁相环(PLL)。一些类型的快时钟脉冲发生器电路，像PLL，在其可以用来驱动快时钟计数器170之前，可能需要额外的时间来激活并达到稳定状态。在这种情况下，直接通过慢时钟信号的一个或多个慢时钟周期对快时钟脉冲发生器170安排提早激活，但快时钟计数器170保持非活动状态直到上述的标准活动周期到来。
在第三系统配置中，慢时钟信号与快时钟信号不同步，并且在频率倍数k_fs中可存在缓慢变化(“漂移”)。在这种情况下，可以使用校准方案在运行开始时动态设置k_fs，并对其周期性地更新以顾及任何的漂移。该方案运行如下：在启动时，升高快计时器使能信号持续慢时钟信号的一个时钟周期。快时钟计数器170运行持续整个周期，并在最后该快时钟计数器的值(该值是k_fs的一个经验测量值)储存在图12的校准单元178中。然后，校准单元178将值k_fs/2^q送至乘法器174，以产生所需的t_{事件_小数}值。这个校准过程可以周期性地执行，以跟踪k_fs的任何的漂移。在校准周期期间，事件触发信号不被触发(例如，通过将t_{事件_小数}设定为一个不可能出现的高值)。
对于该非同步的情况，图13示出了用于快时钟脉冲发生器168的一种可能的电路布置。具体地，快时钟脉冲发生器168的形式为环形振荡器加上门控元件192以开始和停止振荡，该环形振荡器是一种广为人知的振荡器电路，其由被布置成环状的奇数个反相器190a、190b、190c、190d等组成。门控元件图示为NAND门192，NAND门192通过接收快计时器使能信号充当开始振荡和停止振荡的门，并且也充当环中的反相器之一。然而，应当注意到，还可以使用许多其他类型的双输入逻辑门控元件来代替提供门控，这时要合适地考虑信号反相。
应当注意到，如果环形振荡器中反相器的数目减少(保持总数为奇数)，振荡器的频率将增加，从而提高计时器的精度。但是，这会导致快时钟计数器170中相应的更高的功耗，这也许是不希望发生的。此外，计数器工作频率存在上限。最快的可能的环形振荡器仅包括一个反相元件(例如只是图13中的NAND门)，这可能产生极高的计时分辨率，下至单个反相元件的传播时间t_inv。然而，对于一个实际的二进制计数器的运行而言，频率1/t_inv可能太高了。应当注意，环形振荡器损耗的功率几乎不依赖于反相元件的数目，因为对于任何数目的元件，电路的总触发率仍然是1/t_inv。
图14图示了在图12中所示的实施方式的快计时器166可选的实施方式。在这个快计时器196中，如图13中，快计时器使能信号施加于NAND门198，NAND门198形成由反相器200a、200b、200c、200d等组成的环形振荡器的一部分。以NAND门控198的输出提供快时钟信号，并将快时钟信号施加于计数器202，计数器202的输出施加于比较器204。
外部二进制值t_事件的低q位施加于乘法器206，乘法器206形成快计时器196中的同步器208的一部分。计数器202的输出也施加于同步器208中的校准单元210。乘法器206的输出为一个r比特二进制数，其高(r—s)位施加于比较器204的第二输入端。
NAND门198和反相器200a、200b、200c、200d等的输出施加于多路复用器212的各个输入端，该复用器也接收乘法器206输出中的低s位作为选择输入。乘法器206的输出的最低位以及多路复用器212的输出还施加于异或(XOR)门214。
快时钟信号、来自比较器204的输出和XOR门214的输出都施加于触发组合单元216，该单元可提供输出事件触发信号。
现在描述图14的快计时器196，为便于解释，假定计数器202为“双沿”触发，即对于快时钟信号的每一个正沿和负沿计数递增1。环形振荡器可包括任意奇数个反相元件198、200a、200b、200c、200d等，但是将对其的描述假定其具有2s+1个元件，其中s为整数。其具有的反相元件越多，计数器的时钟越慢，并且，因而整个计时器电路损耗的功耗越低。这为实施者提供了关于功耗对电路的物理尺寸的选择。反相元件的数目不影响计时器的分辨率t_inv。
在图14中，校准单元210、乘法器206、计数器202和比较器204基本上以与图12中的快计时器166中它们对应的装置相同的方式运行，不同之处在于比较器204仅使用t_{事件_小数}的高r—s位。电路的这部分提供粒度为t_inv.(2^s+1)的计时，并且当计数器达到t_{事件_小数}的高r—s位的值时，粗略触发信号升高。
如图所示，虽然是可选的，但是t_{事件_小数}的低s位输入到多路复用器212的选择输入端，并且t_{事件_小数}的最低位也输入到XOR门214。多路复用器212的作用是在环形振荡器的反相器链中“抽出”信号点，以便在快时钟信号的最后跃变之后观察适当延迟的跃变，所述快时钟信号的最后跃变被计时至t_inv粒度。如图14中所示，相应于多路复用器的选择输入端上的值多路复用器的输入端可枚举为0到2^s—1。
XOR门214的目的是为了对沿反相器链移动的输出的交替反相进行补偿。这样，快时钟信号的上升沿将会总是与XOR器214的输出精确触发信号的适当延迟的上升沿对应，并且类似地，快时钟信号的下降沿总是与精确触发信号的适当延迟的下降沿对应。可选择地，可以省略XOR门214，而在后面的触发组合单元216中包括等同的功能。
图14中的触发组合单元216的作用是用于组合粗略触发信号和精确触发信号，并在适当的时刻输出最终的组合触发作为事件触发信号的单一跃变。视需要，触发组合单元216也必须考虑任何实际电路中的传输延迟。
更详细地，当依次观察到以下三个事件时，触发组合单元216输出事件触发信号的跃变：(1)粗略触发信号的上升沿，(2)快时钟信号的跟随沿，(3)精确触发信号的跟随沿。存在许多具体的电路可以实现这种行为。此处不给出具体的例子，但一个适当的电路解决方案应为本领域普通技术人员所熟知。由于计数器和比较器的传输时间，以及我们可能遗漏了在当前的半个周期中的相关精确触发信号沿，因此需要步骤(2)。在处理步骤(2)和(3)的计时需要注意，以使触发组合单元216已经准备好以检测精确触发信号的沿不至于太晚或太早，但是这仅仅是以本领域普通技术人员所熟知的方式进行电路延迟的工程问题。
可以注意到，在上述的方案中，由于在环形振荡器中有2^s+1个反相器延迟元件而多路复用器仅使用其中的2^s个，因而在有效的触发时间中存在“间隙”。这个问题或是可以容忍的(随着s增加误差减少)，或是可以通过在反相器输出和多路复用器212之间增加适当的延迟来完全校正，其中每一个相继编号的多路复用器输入上的延迟增加了。例如，可以在每一个反相器的输出和多路复用器的相应的输入之间增加缓冲器。然后，可以按照需要设定每一个缓冲器的延迟，例如，通过在每一个缓冲器的输出上加载合适的电容。
可选择地，间隙问题可以通过使用由单独的2^s个反相器的链校正而不是通过环形振荡器自身的反相器校正，以驱动多路复用器的2^s个输入。然后，这个链中的反相器可以布置成其每一个反相器都具有只比环形振荡器中的反相器稍微长(2^s+1)/2^s倍的延迟，这样就解决了计时间隙的问题。再者，例如，可以通过合适的电容加载设置反相器延迟。
如上面提及的，目前描述的系统采用双沿计时的方案。但是，可以修改系统以使用单沿计时。在这种情况下，我们需要处理的问题是，对于计数器的每次增加，有两个跃变绕环形振荡器传播，即对于快时钟信号的每个上升沿绕环形振荡器有一个“正”跃变，和对每个下降沿有一个“负”跃变，而不是一个跃变。因此，对于每个计数器周期，需要考虑环形振荡器中的两倍次数的跃变，因此，第一个修改是向产生快时钟信号的电路提供s+1位而不是s位。目前提供两种修改电路方法以处理额外位。第一种方法是将到多路复用器的开关输入的个数从2^s到2^s+1进行翻倍，给选择输入端提供t_{事件_小数}的低s+1位，并用一个单独的2^s+1个反相器的链驱动上述的开关输入，如前面概述所述反相器被适当地计时。第二种方法是保持多路复用器不变，如图14所示，仍然由环形振荡器的反相器驱动相同的2^s个输入，并且仍然仅由t_{事件_小数}的低s位驱动其选择输入；但是，修改触发组合单元216以使其等待下述三个事件：(1)粗略触发信号的上升沿；(2)快时钟信号的跟随上升沿(假定起作用的时钟沿为上升沿)；(3)精确触发信号的上升沿或下降沿，分别取决于t_{事件_小数}的比特位s(从0枚举)是否是0或1。
为便于说明，图14的方案示意为在环形振荡器中需要2^s+1个反相器。但是，如果t_{事件_小数}的低s位(或在单沿计时的情况下为s+1位)先乘以一个常数(以与如图12中的比例乘法器相同的方式)，则可以使用任意奇数个数的反相元件。
其他可能的修改将是直接显而易见的。例如，为了粗略计时分辨率，可以每隔一个抽头省略一个到多路复用器的抽头。类似地，在提出的任何方案中，计数器可以倒计数而不是顺计数以获得相同的效果。也可以采用枚举而不是简单的计数序列，例如，基于线性反馈移位寄存器(LFSR)的序列、伽罗瓦域(Galois fields)或格雷码(Gray codes)。可以看出，上述任何的修改都没有改变刚提出的思想的本质。
提出图14的方案作为图12中的快计时器的可能方法，但是显然地，图14的方案凭其自身能力具有作为独立的高精度计时器的效用，适合于任何需要这样高精度事件计时器的数字系统的应用。因而，在上述的调制器的情况中，将被计时的事件是由图7和图8的系统输出的正脉冲启动触发和负脉冲启动触发，以及由图11输出的系统的脉冲启动触发。此外，如果之后的脉冲产生单元不能独立计时其有效脉冲宽度，那么计时器也能计时脉冲停止时刻。不管怎样，计时器能作为通用的事件计时器，并且事件可以是由二进制信号触发的任何事件。
在以上描述的调制器中，脉冲时间计算器(见图7，图8和图11)可以根据计时域而不根据慢时钟信号计算脉冲触发时间。例如，上述的脉冲时间计算器128、130、148、150、328根据x(t)的抽样周期计算脉冲触发时间。可以看出，为了将这些触发时间值转换为慢时钟信号的周期，系统仅仅需要将这些值乘以慢时钟信号的频率与x(t)的抽样时钟频率的比率。
本文描述了用于双极性脉冲频率调制器的总体方案。虽然调制器尤其适用于实现功率脉冲形成的准谐振转换器，但调制器可以以任何需要的功率脉冲发生器的形式用于开关放大器中。然而，调制器也可以包括非QRC功率级。
类似地，虽然本发明的优选实施方式是调制器，该调制器用于开关放大器，并且包括脉冲时间计算器和事件计时器的具体实施方式，但是该脉冲时间计算器和事件计时器可以应用于其他类型的调制器或开关放大器或确实完全不相关的应用。