叠层片式线圈集成件及其制造方法.pdf

本发明提供一种叠层片式线圈集成件，其包括至少两组线圈和多个绝缘层，每组线圈包括螺旋状层层相接的多层电极图案，属于不同组线圈中的电极图案层相嵌交错层叠，所述多个绝缘层间隔在属于不同组线圈中相邻的电极图案层之间，属于同一组线圈中相邻的电极图案层越过位于其间的绝缘层相电连接。本发明还提供该叠层片式线圈集成件的成型方法。本发明的叠层片式线圈集成件中的至少两组线圈的多层电极图案相嵌交错层叠，由此提高空间利用率，增大线圈的耦合系数，增加集成化密度，可适用于表面安装技术的高密度组装要求，可用于电感器件、共模信号抑制、信号转换、电压变换等。

1.  一种叠层片式线圈集成件，包括至少两组线圈和多个绝缘层，其特征在于，每组线圈包括螺旋状层层相接的多层电极图案，属于不同组线圈中的电极图案层相嵌交错层叠，所述多个绝缘层间隔在属于不同组线圈中相邻的电极图案层之间，属于同一组线圈中相邻的电极图案层越过位于其间的绝缘层相电连接。

2.  如权利要求1所述的叠层片式线圈集成件，其特征在于，属于不同组线圈中的电极图案层周期性地相嵌交错层叠，在每个周期性单元内，各组线圈的图案层数至少为线圈的组数，在每个周期性单元内，属于同一组线圈的电极图案层电连接成一个线圈单元。

3.  如权利要求2所述的叠层片式线圈集成件，其特征在于，在每个周期性单元中，属于同一组线圈的电极图案层绕线圈的中心轴旋转一定角度后沿中心轴方向的投影全部重叠或部分重叠。

4.  如权利要求1所述的叠层片式线圈集成件，其特征在于，每组线圈包括分别设于两端的引出端图案，位于同一端的属于不同线圈的引出端图案相互隔绝。

5.  如权利要求1所述的叠层片式线圈集成件，其特征在于，每组线圈中相邻的电极图案层通过电连接元件越过位于其间的绝缘层相电连接，各电连接元件之间相互绝缘间隔。

6.  如权利要求5所述的叠层片式线圈集成件，其特征在于，每组线圈中相邻的电极图案层之间的绝缘层开设有通孔，所述电连接元件是设置于通孔中电连接各组线圈中相邻的电极图案层的导体。

7.  如权利要求4所述的叠层片式线圈集成件，其特征在于，每组线圈两端的引出端图案对应与两个端电极相电连接。

8.  一种叠层片式线圈集成件的成型方法，其包括以下步骤：
形成多个绝缘层；
在一个绝缘层上相嵌交错层叠至少两组电极图案层，每组电极图案层包括螺旋状层层相接的多层电极图案，并使相邻的属于不同组的电极图案层之间间隔绝缘层；
将属于同一组的相邻的电极图案层间越过其间的绝缘层形成电连接，使得所述相邻的电极图案层相互电连接。

9.  如权利要求8所述的叠层片式线圈集成件的成型方法，其特征在于，该方法形成相嵌交错层叠的第一组线圈和第二组线圈，其包括进行至少一次的下列步骤：
(i)形成属于第一组线圈的第一层电极图案；
(ii)在所述第一层电极图案层上形成一个绝缘层，并在所述绝缘层上开设通孔及在通孔中填充导体；
(iii)在步骤(ii)中形成的绝缘层上相对于该第一层电极图案的一面形成属于第二组线圈的第一层电极图案；
(iv)在所述第二组线圈的第一层电极图案相对于绝缘层的一面形成有一个绝缘层，并在此形成的绝缘层上开设通孔及在通孔中填充导体；
(v)在步骤(iv)中形成的绝缘层上相对于所述第二组线圈的第一层电极图案的一面形成属于第一组线圈的第二层电极图案，并使第一组线圈的第二层电极图案的一端与第一组线圈的第一层电极图案的对应端部通过导体相电连接；
(vi)在所述第一组线圈的第二层电极图案相对于绝缘层的一面形成有一个绝缘层，并在此形成的绝缘层上开设通孔及在通孔中填充导体；
(vii)在所述第一组线圈的第二层电极图案相对于绝缘层的一面形成有第二组线圈的第二层电极图案，并使第二组线圈的第二层电极图案的一端与第二组线圈的第一层电极图案的对应端部通过导体相电连接；
(viii)在所述第二组线圈的第二层电极图案相对于绝缘层的一面形成有一个绝缘层，并在此形成的绝缘层上开设通孔及在通孔中填充导体。

10.  如权利要求9所述的叠层片式线圈集成件的成型方法，其特征在于，在第一组线圈的第一层电极图案和第二层电极图案的自由端部分别电连接引出端图案，在第二组线圈的第一层电极图案和第二层电极图案的自由端部分别电连接引出端图案。

叠层片式线圈集成件及其制造方法
【技术领域】
本发明涉及电子集成件，尤其涉及一种叠层片式线圈集成件及其制造方法。
【背景技术】
电子设备不断的小型化，相应的元器件也越来越趋于小型化、片式化、集成化。目前，元器件小型化尺寸已接近极限，因此为进一步提高空间利用率，集成化是不可避免的趋势。典型的小型化元器件如印刷电路板，尤其是多层印刷电路板更是电子元器件集成化不可或缺的结构。
多层印刷电路板除能制成众所周知的集成电路板之外，还可以应用其叠层技术，制造出叠层片式的电感器、电容器、变压器的绕组以及LC滤波器等。以电感器为例，传统的电感器由双股铜导线绕在磁芯上形成，带有引脚基座或为直引线结构；一般体积较大，而且不便于表面贴装。目前也有体积小、可表面贴装的线绕电感器，由于属组装结构，因此在机械性能和可靠性方面较差。当采用多层印刷电路板方式时，可利用多层电路板的叠层技术，将多个线圈集成在单个电感器中，多个线圈相互之间在空间上相互独立。虽然通过集成方式，使空间利用率有了一定程度的提高，但是，此方式相当于将多个小尺寸电感器集成在一个大尺寸电感器中，整个电感器空间利用的提高率并不高。
【发明内容】
有鉴于此，有必要提供一种空间利用率高、高密度集成化的叠层片式线圈集成件。
以及，提供一种空间利用率高、高密度集成化的叠层片式线圈集成件的成型方法。
为实现上述目的，提供一种叠层片式线圈集成件，其包括至少两组线圈和多个绝缘层，每组线圈包括螺旋状层层相接的多层电极图案，属于不同组线圈中的电极图案层相嵌交错层叠，所述多个绝缘层间隔在属于不同组线圈中相邻的电极图案层之间，属于同一组线圈中相邻的电极图案层越过位于其间的绝缘层相电连接。
以及，一种叠层片式线圈集成件的成型方法，其包括以下步骤：
形成多个绝缘层；
在一个绝缘层上相嵌交错层叠至少两组电极图案层，每组电极图案层包括螺旋状层层相接的多层电极图案，并使相邻的属于不同组的电极图案层之间间隔绝缘层；
将属于同一组的相邻的电极图案层间越过其间的绝缘层形成电连接，使得所述相邻的电极图案层相互电连接。
所述叠层片式线圈集成件及其方法将两组导电线圈的多层电极图案相互交替嵌套并间隔绝缘层，相当于只占用一组线圈的空间即可将两组导电线圈缠绕于一体。线圈的图案通过叠层技术在空间上相互交叠，实现同向共绕。因而该线圈集成件尺寸缩小，具有空间利用率高、高密度集成化等特点，可符合表面安装技术的高密度组装要求。
【附图说明】
图1是本发明较佳实施例的叠层片式线圈集成件的内部结构示意图。
图2是本发明较佳实施例的叠层片式线圈集成件的在中心轴线方向的投影结构示意图。
图3是图1中的线圈集成件沿A-A线的截面结构示意图。
图4是图1中的线圈集成件沿B-B线的截面结构示意图。
图5是图1中的线圈集成件增加端电极的外形示意图。
图6是图5结构局部剖切后的结构示意图。
图7是第一组线圈一端的引出端图案的平面结构示意图。
图8是第一组线圈另一端的引出端图案的平面结构示意图。
图9是第一组线圈中第一种内电极图案的平面结构示意图。
图10是第一组线圈中第二种内电极图案的平面结构示意图。
图11是第二组线圈一端的引出端图案的平面结构示意图。
图12是第二组线圈另一端的引出端图案的平面结构示意图。
图13是第二组线圈中第一种内电极图案的平面结构示意图。
图14是第二组线圈中第二种内电极图案的平面结构示意图。
图15是第一种绝缘层通孔的平面结构示意图。
图16是第二种绝缘层通孔的平面结构示意图。
图17是第三种绝缘层通孔的平面结构示意图。
图18是第四种绝缘层通孔的平面结构示意图。
图19是本发明较佳实施例的叠层片式线圈集成件的成型流程结构示意图。
【具体实施方式】
为了使本发明所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
请参阅图1，是本发明叠层片式线圈集成件的较佳实施例，其包括第一组线圈10和第二组线圈20，以及多个绝缘层30。每组线圈10或20都包括整体呈现螺旋状上升层叠的多层电极图案，也即每组线圈10或20中的多层电极图案组合形成螺旋上升的线圈形状。
请参阅图1和2，第一组线圈10在其两端分别具有引出端图案12和18，用于与外部电路或电源相电连接。同样地，第二组线圈20在其两端也分别具有引出端图案22和28。第一组线圈10的引出端图案12与第二组线圈20的引出端图案22相互绝缘。第一组线圈10的引出端图案18与第二组线圈20的引出端图案28也相互绝缘。而且，位于上面同侧的第一组线圈10的引出端图案12和第二组线圈20的引出端图案22相互分开，可采用如图1所示的对称地分布于相互远离的两边。同样地，在下面同侧的第一组线圈10的引出端图案18和第二组线圈20的引出端图案28也相互分开，采用如图1所示的对称地分布于相互远离的两边。第一组线圈10和第二组线圈20可实现同向共绕，成为一体结构。
请结合参阅图1、3和4，第一组线圈10的引出端图案12与第二组线圈20的引出端图案22通过绝缘层31相隔绝，第一组线圈10的引出端图案18与第二组线圈20的引出端图案28绝缘层37相隔绝。第一组线圈10包括依次电连接的内电极图案14、16，第二组线圈20包括依次电连接的内电极图案24、26。该两个内电极图案14、16构成一个线圈单元，即两个内电极图案14、16在轴线O的方向，即垂直于图案层表面的方向上的投影围成一个封闭的圈或环，图中所示的一圈为一个方型环，当然在实际应用中，一圈也可是一个圆环形状或椭圆形环等。优选地，两个内电极图案14、16平分一圈，即分别为半圈或半个环的形状。与第一组线圈10的内电极图案14、16相类似，第二组线圈20的内电极图案24、26也可以构成一个线圈单元，分别优选为半圈或半个环的形状。
第一组线圈10的内电极图案14、16可分别与第二组线圈20的内电极图案24、26在轴线O的方向的投影相交且部分重叠。也可以看作是第一组线圈10的内电极图案14、16旋转一定角度后与第二组线圈20的内电极图案24、26在轴线O的方向的投影全部完全重叠或部分重叠。如图1所示，第一组线圈10的内电极图案14绕着轴线O旋转90度，即可实现沿轴线O的方向投影与第二组线圈20的内电极图案24相重叠，第一组线圈10的内电极图案16和第二组线圈20的内电极图案26也有类似于此的特点。实际上，属于不同组的内电极图案各层之间都具有此特点。其中，第一组线圈10的引出端图案12与第二组线圈20的内电极图案24相互绝缘，例如通过绝缘层32相隔绝。当然，各图案层间也可不为投影部分或全部重叠形式，而是呈现逐渐内缩或外扩的形式，也即按照一定顺序如从上到下图案层的内包围逐渐向内按一定的缩小比例偏移，形成螺旋塔状的线圈结构。
第二组线圈20的内电极图案24与第一组线圈10的内电极图案14之间间隔一个绝缘层33，使其相互隔绝。在第二组线圈20的引出端图案22和内电极图案24之间具有两层绝缘层31、32，第二组线圈20的引出端图案22和内电极图案24在轴线O的方向上的投影相互搭接，即在端部搭接。如图4所示，可通过在两层绝缘层31、32对应的位置开设通孔，然后在通孔中填充以导体50，如焊料或其他导电材料等，使第二组线圈20的引出端图案22与内电极图案24越过两层绝缘层31、32实现相互电连接。图1中未标示出每层绝缘层，为方便理解，图1的绝缘材料显示为透明的，实际上，各图案层之间的空隙都可通过绝缘层来填充，以使各图案层相互隔绝。而在图3和4中用于间隔相邻图案层的绝缘层采用剖面形式，以区别于相邻图案层，实际应用中，这些间隔于图案层中的绝缘层与包围图案层的绝缘材料可以是一体的，采用同种材料。
同样地，在第一组线圈10的引出端图案12和内电极图案14之间具有两层绝缘层32、33，第一组线圈10的引出端图案12和内电极图案14在轴线O的方向上的投影相互搭接，即在端部搭接。如图3所示，可通过在两层绝缘层32、33对应的位置开设通孔，然后在通孔中填充以导体50，使第一组线圈10的引出端图案12与内电极图案14越过两层绝缘层32、33实现相互电连接。
接着，第一组线圈10的内电极图案14与第二组线圈20的内电极图案26之间间隔一个绝缘层34，使其相互隔绝。第二组线圈20的内电极图案26与第一组线圈10的内电极图案16之间间隔一个绝缘层35，使其相互隔绝，如图3、4所示。第一组线圈10的内电极图案16与第二组线圈20的内电极图案引出端图案28之间间隔一个绝缘层36，使其相互隔绝，如图4所示。因此，如图3所示，第一组线圈10的内电极图案14和16之间间隔两个绝缘层34和35，并且，其间也也间隔第二组线圈20的内电极图案26。而且第一组线圈10的内电极图案14和16在轴线O的方向上的投影相互搭接，即在端部搭接。如图3所示，可通过在两层绝缘层34、35对应的位置开设通孔，然后在通孔中填充以导体50，使第一组线圈10的相邻的两个内电极图案14和16越过两层绝缘层34、35实现相互电连接。因此，实际上，第一组线圈10的内电极图案14相对的两端分别与第一组线圈10的引出端图案12和内电极图案16相互电连接。
第二组线圈20的内电极图案24、26之间间隔两个绝缘层33和34，且它们在轴线O的方向上的投影相互搭接，即在端部搭接。如图4所示，可通过在两层绝缘层33、34对应的位置开设通孔，然后在通孔中填充以导体50，使第二组线圈20的相邻的两个内电极图案24和26越过两层绝缘层33、34实现相互电连接。因此，实际上，第二组线圈20的内电极图案24相对的两端分别与第二组线圈20的引出端图案22和内电极图案26相互电连接。
然后，第一组线圈10的内电极图案16和引出端图案18之间间隔两个绝缘层36和37，且它们在轴线O的方向上的投影相互搭接，即在端部搭接。如图3所示，可通过在两层绝缘层36、37对应的位置开设通孔，然后在通孔中填充以导体50，使第一组线圈10的内电极图案16和引出端图案18越过两层绝缘层36、37实现相互电连接。因此，实际上，第一组线圈10的内电极图案16相对的两端分别与第一组线圈10的内电极图案14和引出端图案18相互电连接。
第二组线圈20的内电极图案26和引出端图案28之间间隔两个绝缘层35和36，且它们在轴线O的方向上的投影相互搭接，即在端部搭接。如图4所示，可通过在两层绝缘层35、36对应的位置开设通孔，然后在通孔中填充以导体50，使第二组线圈20的内电极图案26和引出端图案28越过两层绝缘层35、36实现相互电连接。因此，实际上，第二组线圈20的内电极图案26相对的两端分别与第二组线圈20的内电极图案24和引出端图案28相互电连接。
在图1、3和4中，如前所述，第一组线圈10的两个内电极图案14、16构成属于第一组线圈10的一个线圈单元。同样地，第二组线圈20的内电极图案24、26也构成属于第二组线圈20的一个线圈单元。因此，可以看作是，第一组线圈10的两个内电极图案14、16和第二组线圈20的内电极图案24、26构成两组线圈10、20的相互嵌套、相交替间隔的一个周期性单元。图3和4中示出的仅仅包括一个周期性单元，可以理解的是，在实际的应用中，此周期性单元可重复多次，具体重复的次数可根据实际的需要来决定。另外，叠层片式线圈集成件可进一步包括一个或两个较厚的绝缘基底，其可紧邻于最上层和/或最下层的电极图案，例如紧邻于第一组线圈10的引出端图案18和/或紧邻于第二组线圈20的引出端图案22。
另外，图1-4中示出的线圈集成件为包括两组投影基本完全重合的线圈结构，可以理解的是，叠层片式线圈集成件还可以是包括两组但投影不完全重合的线圈结构。例如，叠层片式线圈集成件的两组线圈的投影有一部分重合，另一部分不重合。在进行产品结构设计时，为降低两组线圈之间的耦合，可适当减小重合面积。叠层片式线圈集成件还可以是包括三组及三组以上的线圈结构。例如，当叠层片式线圈集成件包括三组线圈时，以一个周期性单元为例，在每个周期性单元中，各组都包含投影在同一平面时能构成一个封闭圈或环的三层图案，每组中的三层图案相嵌于以其他二组的各层图案中，任意相邻的两图案层间隔有一个绝缘层。依次类推，可按照需要构造出三组以上的线圈的叠层片式电感器。
请参阅图5和6，为本发明实施例中的线圈集成件100的应用时外型结构示意图。线圈集成件100的各层通过绝缘材料密封于内，在绝缘材料的外表面对应于第一组线圈10的引出端图案12、18和第二组线圈20的引出端图案22、28的位置设有两对端电极41、42。绝缘材料为陶瓷、铁氧体或其它介质等，实际应用的结构中，上述各绝缘层也可采用此材料，而且可成为一体结构，相当于是线圈集成件100的各层电极图案镶嵌于绝缘材料中。通过陶瓷等绝缘材料的这种包覆结构，使线圈集成件100具有强度大，不松动，不断线等优点。
在图1、3和4所示的结构中，每一组线圈中相邻的内电极图案，例如内电极图案14、16，其间通过在越过两层绝缘层34、35的通孔中填充导体50的连接机构方式来使其电连接。可选地，每一组线圈中相邻的内电极图案，例如内电极图案14、16间的连接可采用其他连接机构，譬如通过将内电极图案14、16在轴线O的方向上的投影相互重叠的端部向边缘外延，然后将该外延的部分电连接，即这种连接机构类似于端电极41、42的绕接外形，或者此外延的连接机构可作为相应图案层的一部分。
请参阅图7和8，分别为第一组线圈10两端的引出端图案12和18。其中，每个引出端图案都包括一个外延至周边的外延部和一个伸入于内部的内延部，例如引出端图案12包括外延部122和内延部124，引出端图案18包括外延部182和内延部184。其中，外延部122和外延部182分别与图5或6所示端电极41相连接。在实际结构中，如图7和8所示，引出端图案12和18的外延部122和外延部182同样位于靠右侧位置，并且两者位于整个集成件两个相对的侧面，以便两端电极41能相互隔离。
请参阅图9和10，分别为第一组线圈10的两种内电极图案14和16。两种内电极图案14和16分别为互补的半个圈或半个圆环，并采用上下分布形式。应当注意的是，实施例中的上下左右仅仅是参照图示为叙述方便而采用的相对位置，实际的应用中并不具有此种绝对的方位。
请参阅图11和12，分别是第二组线圈20两端的引出端图案22和28。与引出端图案12和18相类似，引出端图案22包括外延部222和内延部224，引出端图案28包括外延部282和内延部284。在实际结构中，如图11和12所示，引出端图案22和28的外延部222和外延部282位于靠左侧位置，同样两者位于整个集成件两个相对的侧面，以便两端电极42能相互隔离。
请参阅图13和14，分别为第二组线圈20的两种内电极图案24和26。两种内电极图案24和26分别为互补的半个圈或半个圆环，并采用左右分布形式。
请参阅图15，为绝缘层31或35的结构示意图。绝缘层31或35上对应开设有通孔312、314以及352、354。图15以及后面图16-18中虚线所示的通孔实际为不存在的，仅仅为了说明通孔312、314以及352、354在各自绝缘层31或35上的相对位置。
请参阅图16，为绝缘层32或36的结构示意图。绝缘层32或36上对应开设有通孔322、324以及362、364。请参阅图17，为绝缘层33或37的结构示意图。绝缘层33或37上对应开设有通孔332、334以及372、374。请参阅图18，为绝缘层34的结构示意图。绝缘层34开设有通孔342、344。
由图15-18的通孔分布可知，从绝缘层31依次到绝缘层32、33、34、35、36、37上的通孔位置相当于是每个绝缘层上的两个通孔以四个通孔为路径，依次沿逆时针方向推移而得。例如，从绝缘层31到绝缘层32，可看作是通孔312逆时针向前移到图15中相邻的虚线通孔位置，即为图16中绝缘层32的通孔324位置，而通孔314逆时针向前移到图15中通孔312位置，即为图16中绝缘层32的通孔322位置。从从绝缘层31到37共经过两圈。
本发明实施例中的线圈集成件100包括多个绝缘层和两组或多组导电线圈。两组或多组导电线圈相互交替嵌套，相当于只占用一组线圈的空间即可将两组或多组导电线圈缠绕于一体。线圈的图案通过叠层技术在空间上相互交叠，实现同向共绕。因而该线圈集成件尺寸大大缩减，具有空间利用率高、高密度集成化等特点，可符合表面安装技术的高密度组装要求。
另外，该线圈集成件为独石结构，因此机械性能和可靠性要优于以往的线绕共模电感。实际应用中，该线圈集成件可用于共模信号抑制、信号转换、电压变换，以及应用在电感器、电容器、变压器的绕组以及LC滤波等器件中。
本发明实施例中的叠层片式线圈集成件的成型方法包括以下步骤：(1)形成多个绝缘层；(2)在一个绝缘层上相嵌交错层叠至少两组电极图案层，每组电极图案层包括螺旋状层层相接的多层电极图案，并使相邻的属于不同组的电极图案层之间间隔绝缘层；(3)将属于同一组的相邻的电极图案层间越过其间的绝缘层形成电连接，使得所述相邻的电极图案层相互电连接。
请参阅图13，以形成具有两组线圈的线圈集成件100为例，说明本实施例中的线圈集成件的成型方法，其具体包括以下步骤：
(a)制作一定厚度的绝缘底层并烘烤，在该绝缘底层上印刷如图8所示的引出端图案18，然后再烘烤。引出端图案18包括外延部182和内延部184。
(b)制作绝缘层37，如图17所示，该绝缘层37具有通孔372、374，在各通孔内再填充导体，并使绝缘层37的通孔374与引出端图案18的内延部184相对准。
(c)在绝缘层37上印刷如图12所示的引出端图案28，然后再烘烤。引出端图案28包括外延部282和内延部284。
(d)在引出端图案28上制作绝缘层36，在该绝缘层36上形成通孔362、364，各通孔内再填充导体。使绝缘层36的通孔362与引出端图案28的内延部284相对准，绝缘层36的通孔364与绝缘层37的通孔374相对准。
(e)在绝缘层36上形成如图10所示内电极图案16，然后再烘烤。形成过程中，使内电极图案16的内端部(按图示靠纸内方向)与绝缘层36的通孔364相对准，由此使内电极图案16与引出端图案18通过通孔内的导体相电连接。
(f)在内电极图案16上制作绝缘层35，在该绝缘层35上形成通孔352、354，各通孔内再填充导体。使绝缘层35的通孔354与内电极图案16的外端部(按图示靠纸外方向)相对准，绝缘层35的通孔352与绝缘层36的通孔362相对准。
(g)在绝缘层35上形成内电极图案26，然后再烘烤。形成过程中，使内电极图案26的右端部(按图示靠右侧位置)与绝缘层35的通孔352相对准，由此使内电极图案26与引出端图案28通过通孔内的导体相电连接。
(h)在内电极图案26上制作绝缘层34，在该绝缘层34上形成通孔342、344，各通孔内再填充导体。使绝缘层34的通孔342与内电极图案26的左端部(按图示靠左侧位置)相对准，绝缘层34的通孔344与绝缘层35的通孔354相对准。
(i)在绝缘层34上形成内电极图案14，然后再烘烤。形成过程中，使内电极图案14的外端部(按图示靠纸外方向)与绝缘层34的通孔344相对准，由此使内电极图案14、16通过通孔内的导体相电连接。
(j)在内电极图案14上制作绝缘层33，在该绝缘层33上形成通孔332、334，各通孔内再填充导体。使绝缘层33的通孔334与内电极图案14的内端部(按图示靠纸内方向)相对准，绝缘层33的通孔332与绝缘层34的通孔342相对准。
(k)在绝缘层33上形成内电极图案24，然后再烘烤。形成过程中，使内电极图案24的左端部(按图示靠左侧位置)与绝缘层33的通孔332相对准，由此使得内电极图案层24和26通过通孔内的导体相电连接。
(l)在内电极图案24上制作绝缘层32，在该绝缘层32上形成通孔322、324，各通孔内再填充导体。使绝缘层32的通孔322与内电极图案24的右端部(按图示靠右侧位置)相对准，绝缘层32的通孔324与绝缘层33的通孔334相对准。
(m)在绝缘层32上形成引出端图案12，然后再烘烤。形成过程中，使引出端图案12的内延部124与绝缘层32的通孔324相对准，由此使得内电极图案层14与引出端图案12通过通孔内的导体相电连接。
(n)在引出端图案12上制作绝缘层31，在该绝缘层31上形成通孔312、314，各通孔内再填充导体。使绝缘层31的通孔312与绝缘层32的通孔322相对准。
(o)在绝缘层32上形成引出端图案22，然后再烘烤。形成过程中，使引出端图案22的内延部224与绝缘层31的通孔312相对准，由此使得内电极图案层24与引出端图案22通过通孔内的导体相电连接。
如此则形成线圈集成件100，在上述叠层过程中可适当进行压合步骤，每个图案都可采用印刷的方法形成，通孔可采用冲孔方式或蚀刻方法形成。可以理解的是，图案也可采用蚀刻或曝光显影方法形成，并不限于上述实施例的方法。另外，还可进一步形成包围所有层的绝缘材料外壳，以及在绝缘材料外壳两侧形成分别与引出端图案12、18和22、28相连接的端电极41、42。
通过上述成型方法，可以一次成型具有两组线圈的线圈集成件100，由此可节省成型时间，提高生产效率。并且，线圈集成件100的各图案及绝缘层是错开叠加的，以方便成型时互不干扰，合理利用空间。当需要形成两组以上的线圈时，可通过在步骤(h)后面按组数增加相当于是步骤(e)(f)的图案形成步骤，在(l)后面按组数增加相当于是步骤(i)(j)的图案形成步骤。
在上述成型方法中，步骤(e)到(l)形成一个前述的两组线圈10、20的一个周期性单元。可以理解的是，在实际的应用中，此周期性单元可重复多次，也即步骤(e)到(l)可重复多次，以形成足够圈数的两组线圈10、20，具体重复的次数可根据实际的需要来决定。
而且，在实际的成型过程中，可预先形成图7-18所示的12种图案层，组，然后将相应图案层在所需的步骤中直接叠加即可。
上述线圈集成件100的成型方法可采用湿法、干法、干湿法工艺，其中湿法、干法、干湿法工艺在成型步骤上略有差异。湿法工艺先制作通孔电极，再制作绝缘层，然后通孔电极通过化学方法穿透绝缘层并显露出来。干法工艺将通孔电极改为在绝缘层的预留孔中填充导体，绝缘层烘烤更改为叠层、烘烤并压合。干湿法工艺将通孔电极改为在在绝缘层的预留孔中填充导体。
应当注意的是，上述步骤的数字及字母虽然是依序排列，仅为识别各个步骤而采用的标记，并不代表本发明实施例的叠层片式线圈集成件的成型方法各步骤按此数字或字母的顺序进行。例如，形成多个绝缘层可以按图13所示与各图案层相间的时间形成，也可以是一次性预先形成。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。