半导体装置及其制造方法 技术领域 本发明涉及具备薄膜晶体管 (Thin Film Transistor ： TFT) 和薄膜二极管 (Thin Film Diode ： TFD) 的半导体装置及其制造方法。
背景技术 近年来， 具备在同一基板上形成有薄膜晶体管 (TFT) 和薄膜二极管 (TFD) 的半导 体装置、 具有这种半导体装置的电子设备的开发正在推进。该半导体装置可利用在基板上 形成的同一结晶质半导体膜形成 TFT 和 TFD 的半导体层来制造。
在同一基板上形成的 TFT 和 TFD 的器件特性最受成为其活性区域的半导体层的结 晶性的影响。一般使用如下方法作为在玻璃基板上得到良好的结晶质半导体层的方法 ： 对 非晶质半导体膜照射激光， 使其结晶化。另外， 也存在如下方法 ： 对非晶质半导体膜添加具 有促进结晶化作用的催化剂元素， 其后， 实施加热处理， 进行结晶化。 并且， 也可以用该方法 使非晶质半导体膜结晶化后， 对所得到的结晶质半导体膜， 为了进一步提高结晶性而照射 激光。 由此， 与通过低温、 短时间加热处理且仅照射激光而结晶化的以往的结晶质半导体膜 相比， 可以得到结晶取向性一致的良好的半导体膜。
在专利文献 1 中， 公开了图像传感器， 其在同一基板上具备利用 TFD 的光传感器部 以及利用 TFT 的驱动电路。 根据专利文献 1， 使在基板上所形成的非晶质半导体膜结晶化来 形成 TFT 以及 TFD 的半导体层。
这样， 当在同一基板上一体地形成 TFT 和 TFD 时， 不仅可以使半导体装置小型化， 而且可以得到能够减少部件件数等较大的成本优势。并且， 还可以实现附加了在以往部件 组合中得不到的新功能的商品。
另一方面， 专利文献 2 公开了如下内容 ： 使用同一半导体膜 ( 硅膜 )， 将使用了结 晶质硅的 TFT( 结晶性硅 TFT) 和使用了非晶硅的 TFD( 非晶硅 TFD) 在同一基板上形成。具 体地说， 仅对在基板上所形成的非晶硅膜中的要形成 TFT 的活性区域的区域， 添加促进非 晶硅的结晶化的催化剂元素。其后， 通过进行加热处理， 形成仅要形成 TFT 的活性区域的区 域被结晶化， 成为 TFD 的区域是非晶状态的硅膜。当使用该硅膜时， 可以在同一基板上简便 地制造结晶性硅 TFT 以及非晶硅 TFD。
现有技术文献
专利文献
专利文献 1 ： 日本特开平 6-275808 号公报
专利文献 2 ： 日本特开平 6-275807 号公报
发明内容 发明要解决的问题
如专利文献 1 所示， 存在如下问题 ： 当使同一非晶质半导体膜结晶化来形成 TFT 和 TFD 的半导体层时， 难以同时满足 TFT 和 TFD 分别要求的器件特性。在 TFT 和 TFD 中， 根据
各自的用途， 所要求的器件特性不同， 但是根据专利文献 1， 对非晶质半导体膜追加催化剂 元素后， 进行加热处理， 由此使其结晶化。即， 使用同一结晶质半导体膜， 来形成 TFT 的半导 体层和 TFD 的半导体层两者。 但是， 本发明的发明者们进行后述试验以及讨论的结果是 ： 发 现用在专利文献 1 中记载的方法所得到的 TFT 和 TFD 都难以满足对各个元件所要求的器件 特性。
另外， 如专利文献 2 所示， 当使同一结晶质半导体膜的一部分结晶化， 从结晶化的 部分形成结晶质硅 TFT， 从原样保持的非晶质部分形成非晶硅 TFD 时， 可以通过控制结晶化 条件来提高结晶质硅 TFT 的特性， 但是不能充分地提高非晶硅 TFD 的特性。因为根据专利 文献 2， 在制造非晶硅 TFD 的情况下， 在将非晶硅膜的一部分向结晶质硅进行结晶化的工序 中， 原来的非晶硅所包含的氢跑掉， 由此不能制造电性能良好的非晶硅 TFD。 即， 在刚成膜后 的非晶硅中， 硅原子是与氢结合着的， 埋盖住了其结合键， 但在用于结晶化的退火工序中， 该键断开， 氢跑掉， 成为满是硅的不成对结合键 ( 悬空键 ) 的劣质非晶硅。在后来的氢化工 序中， 一部分与氢再次结合， 但是不能得到刚成膜后的良好的结合状态。其结果是 ： 其器件 特性变得低于使用了结晶质半导体层的结晶质硅 TFD。另外， 即使可以形成良好状态的非 晶硅 TFD， 其光灵敏度虽然也高于结晶质硅 TFD， 但是为了用于某种光传感器， 正向的电流 值不足。在实时图像传感等中， 在对图像扫描 1 次的期间， 进行光传感后， 需要对应下一扫 瞄而一下重置 TFD 的电位， 但是在迁移率低的非晶硅 TFD 中， 出现该重置扫描无法追上的情 况。即， 作为整体的器件特性， 使用了结晶质半导体层的结晶质硅 TFD 更有优势。 本发明是鉴于上述问题而完成的， 其目的在于 ： 使由同一非晶质半导体膜结晶化 而形成的 TFT 和 TFD 的半导体层对应各自的器件特性实现最适化。
用于解决问题的方案
本发明的半导体装置是具备薄膜晶体管和薄膜二极管的半导体装置， 上述薄膜晶 体管具有 ： 半导体层， 其包括沟道区域、 源极区域以及漏极区域 ； 栅极电极， 其控制上述沟 道区域的导电性 ； 以及栅极绝缘膜， 其设置在上述半导体层和上述栅极电极之间， 上述薄膜 二极管具有至少包括 n 型区域和 p 型区域的半导体层， 上述薄膜晶体管的半导体层和上述 薄膜二极管的半导体层是通过使同一非晶质半导体膜结晶化而形成的结晶质半导体层， 上 述薄膜晶体管的半导体层包括具有促进上述非晶质半导体膜的结晶化的作用的催化剂元 素， 上述薄膜二极管的半导体层实质上不包括上述催化剂元素。
在某一优选的实施方式中， 上述薄膜二极管的半导体层主要包括成为结晶的 (100) 面或 / 和 (111) 面的面方向。
在某一优选的实施方式中， 上述薄膜二极管包括上述薄膜二极管的半导体层中的 位于上述 n 型区域和上述 p 型区域之间的本征区域， 上述本征区域主要包括成为结晶的 (100) 面或 / 和 (111) 面的面方向。
在某一优选的实施方式中， 上述薄膜晶体管的半导体层中的至少上述沟道区域主 要包括结晶的 <111> 晶带面所取向的面方向。
在某一优选的实施方式中， 上述薄膜晶体管的半导体层中的至少上述沟道区域主 要包括成为结晶的 (110) 面或 / 和 (211) 面的面方向。
优选上述薄膜晶体管的半导体层中的至少上述沟道区域包括柱状结晶的集合， 各 个柱状结晶的生长方向与薄膜晶体管中的载流子的移动方向大致是平行的。
也可以是， 在上述薄膜晶体管的半导体层中， 上述催化剂元素不析出而以固溶的 状态被包含。
也可以是， 上述薄膜晶体管的半导体层的上述源极区域或者上述漏极区域的上述 催化剂元素的浓度高于上述沟道区域的上述催化剂元素的浓度。
也可以是， 上述薄膜晶体管具有在上述薄膜晶体管的半导体层中的上述沟道区 域、 源极区域以及漏极区域以外的区域所形成的吸气区域， 上述吸气区域的上述催化剂元 素的浓度高于上述沟道区域、 源极区域以及漏极区域的上述催化剂元素的浓度。
也可以是， 上述薄膜晶体管是包括 n 沟道型薄膜晶体管和 p 沟道型薄膜晶体管的 多个薄膜晶体管。
也可以是， 上述催化剂元素是镍。
本发明的半导体装置的制造方法包含以下工序 ： (a) 准备在表面形成有非晶质半 导体膜的基板 ； (b) 仅对上述非晶质半导体膜的一部分有选择地添加促进结晶化的催化剂 元素 ； (c) 对有选择地添加了上述催化剂元素的非晶质半导体膜进行加热处理， 使上述非 晶质半导体膜的一部分结晶化来形成利用催化剂结晶化区域， 使其它部分以非晶质区域原 样保持 ； (d) 得到包括高结晶质区域和低结晶质区域的结晶质半导体膜， 所述高结晶质区 域是通过对上述利用催化剂结晶化区域和上述非晶质区域照射激光， 使上述利用催化剂结 晶化区域进一步结晶化， 或者再结晶化而形成的， 所述低结晶质区域是通过使上述非晶质 区域结晶化而形成的 ； (e) 图案化上述结晶质半导体膜， 来形成后来成为薄膜晶体管的活 性区域的第 1 岛状半导体层和后来成为薄膜二极管的活性区域的第 2 岛状半导体层， 上述 第 1 岛状半导体层包括上述高结晶质区域， 上述第 2 岛状半导体层包括上述低结晶质区域。 在某一优选的实施方式中， 在上述工序 (c) 中， 使上述非晶质半导体膜中的添加 了上述催化剂元素的部分结晶化来形成上述利用催化剂结晶化区域。
在某一优选的实施方式中， 上述工序 (c) 包括如下工序 ： (c1) 使上述非晶质半导 体膜中的添加了上述催化剂元素的部分结晶化来形成第 1 利用催化剂结晶化区域 ； 以及 (c2) 从上述第 1 利用催化剂结晶化区域向其周围部横向地进行结晶生长来形成第 2 利用催 化剂结晶化区域， 上述工序 (d) 包括如下工序 ： 使上述第 1 利用催化剂结晶化区域进一步结 晶化或者再结晶化来形成第 1 高结晶质区域， 并且使上述第 2 利用催化剂结晶化区域结晶 化或者再结晶化来形成第 2 高结晶质区域， 在上述工序 (e) 中， 上述第 1 岛状半导体层包括 上述第 2 高结晶质区域。
也可以是， 上述工序 (e) 包括如下工序 ： 用上述结晶质半导体膜的上述高结晶质 区域来形成上述第 1 岛状半导体层中的后来成为薄膜晶体管的沟道区域的区域。
也可以是， 上述工序 (e) 包括如下工序 ： 用上述结晶质半导体膜的上述低结晶质 区域来形成上述第 2 岛状半导体层中的后来成为薄膜二极管的本征区域的区域。
也可以是， 上述工序 (e) 是如下工序 ： 用上述结晶质半导体膜的上述高结晶质区 域来形成整个上述第 1 岛状半导体层。
也可以是， 上述工序 (e) 是如下工序 ： 用上述结晶质半导体膜的上述低结晶质区 域来形成整个上述第 2 岛状半导体层。
也可以是， 上述工序 (e) 是如下工序 ： 用上述结晶质半导体膜的上述第 1 高结晶质 区域来形成上述第 1 岛状半导体层中的后来成为薄膜晶体管的源极区域或 / 和漏极区域的
区域的至少一部分， 用上述第 2 高结晶质区域来形成上述第 1 岛状半导体层中的后来成为 薄膜晶体管的沟道区域的区域。
也可以是， 上述工序 (e) 还包括如下工序 ： 用上述结晶质半导体膜的上述低结晶 质区域来形成后来成为电容的单方电极的半导体层。
也可以是， 上述工序 (e) 还包括如下工序 ： 用上述结晶质半导体膜的上述低结晶 质区域来形成后来成为其它薄膜晶体管的活性区域的岛状半导体层。
在某一优选的实施方式中， 上述工序 (b) 包括如下工序 ： 在上述非晶质半导体膜 上形成具有开口部的掩模 ； 以及通过上述开口部， 对上述非晶质半导体膜的被选择了的区 域添加上述催化剂元素。
优选上述工序 (d) 包括如下工序 ： 以能不完全重置照射激光前的上述利用催化剂 结晶化区域的结晶状态且使上述非晶质区域结晶化的照射能量密度来照射激光。
也可以是， 上述基板具有透光性， 在上述工序 (a) 之前还包括如下工序 ： 在成为形 成第 2 岛状半导体层的区域的下部的部分形成用于遮蔽来自上述基板的背面的光的遮光 层， 上述第 2 岛状半导体层在上述基板中后来成为薄膜二极管的活性区域。
在某一优选的实施方式中， 包括如下工序 ： (f) 至少在上述第 1 岛状半导体层上形 成栅极绝缘膜 ； (g) 在上述第 1 岛状半导体层上的上述栅极绝缘膜上形成栅极电极 ； (h) 对 上述第 1 岛状半导体层中的成为后来的源极区域和漏极区域的区域， 掺杂杂质元素 ； (i) 对 上述第 2 岛状半导体层中的成为后来的 n 型区域的区域， 掺杂 n 型杂质元素 ； 以及 (j) 对上 述第 2 岛状半导体层中的成为后来的 p 型区域的区域， 掺杂 p 型杂质元素。 在本发明的半导体装置的某一优选的实施方式中， 上述薄膜晶体管的半导体层中 的至少上述沟道区域是通过添加催化剂元素进行加热处理而结晶化的结晶质区域， 所述催 化剂元素具有促进上述非晶质半导体膜的结晶化的功能。
优选上述薄膜二极管的半导体层是不使用上述催化剂元素而结晶化的结晶质区 域。也可以是， 上述薄膜二极管的半导体层是通过对上述非晶质半导体膜照射激光而结晶 化的结晶质半导体层。
在某一优选的实施方式中， 上述薄膜晶体管的半导体层包括柱状结晶， 上述薄膜 二极管的半导体层实质上不包括柱状结晶。
也可以是， 上述薄膜晶体管的半导体层包括连续晶界结晶硅 (CG 硅 ： Continuous Grain Silicon)， 上述薄膜二极管的半导体层包括多晶硅。
在某一优选的实施方式中， 上述薄膜晶体管的半导体层包括高结晶质区域， 所述 高结晶质区域是通过对上述非晶质半导体膜添加上述催化剂元素进行加热处理而结晶化， 其后照射激光， 由此进一步结晶化或者再结晶化， 上述薄膜晶体管的半导体层中的至少上 述沟道区域形成在上述高结晶质区域。
在本发明的半导体装置的制造方法的某一优选的实施方式中， 上述工序 (h) 包括 如下工序 ： 对上述第 1 岛状半导体层中的成为后来的源极区域和漏极区域的区域掺杂 n 型 杂质元素， 上述工序 (h) 和上述工序 (i) 同时进行。或者也可以是， 上述工序 (h) 包括如下 工序 ： 对上述第 1 岛状半导体层的成为后来的源极区域和漏极区域的区域掺杂 p 型杂质元 素， 上述工序 (h) 和上述工序 (j) 同时进行。
也可以是， 上述第 1 岛状半导体层是包括后来成为 n 沟道型薄膜晶体管的活性区
域的岛状半导体层以及后来成为 p 沟道型薄膜晶体管的活性区域的岛状半导体层的多个 岛状半导体层， 上述工序 (h) 包括 ： 工序 (h1)， 其对上述第 1 岛状半导体层中的后来成为 n 沟道型薄膜晶体管的岛状半导体层掺杂 n 型杂质元素 ； 以及工序 (h2)， 其对后来成为 p 沟 道型薄膜晶体管的岛状半导体层掺杂 p 型杂质元素， 上述工序 (h1) 与上述工序 (i) 同时进 行， 上述工序 (h2) 与上述工序 (j) 同时进行。
本发明的其它半导体装置是通过上述任一方法而制造的半导体装置。
本发明的电子设备具备上述任一半导体装置。本发明的电子设备可以具备显示 部， 也可以具备光传感器部。另外， 也可以具备显示部和光传感器部。
也可以是， 上述显示部包括上述薄膜晶体管， 上述光传感器部包括上述薄膜二极 管。
上述光传感器部也可以是用于调整上述显示部的亮度的环境传感器。另外， 也可 以是上述显示部的触摸面板传感器。
本发明的显示装置是具备具有多个显示部的显示区域和位于上述显示区域的周 围的边框区域的显示装置， 还具备包括薄膜二极管的光传感器部， 各显示部具有电极以及 连接到上述电极的薄膜晶体管， 上述薄膜晶体管和上述薄膜二极管在同一基板上形成， 上 述薄膜晶体管包括 ： 半导体层， 其包括沟道区域、 源极区域以及漏极区域 ； 栅极电极， 其控 制上述沟道区域的导电性 ； 以及栅极绝缘膜， 其设置在上述半导体层与上述栅极电极之间， 上述薄膜二极管具有半导体层， 所述半导体层包括 n 型区域、 p 型区域以及在 n 型区域与 p 型区域之间设置的本征区域， 上述薄膜晶体管的半导体层和上述薄膜二极管的半导体层是 通过使同一非晶质半导体膜结晶化而形成的结晶质半导体层， 上述薄膜晶体管的半导体层 包括具有促进上述非晶质半导体膜的结晶化的功能的催化剂元素， 上述薄膜二极管的半导 体层实质上不包括上述催化剂元素。
在某一优选的实施方式中， 还包括通过使上述同一非晶质半导体膜结晶化而形成 的其它结晶质半导体层以及将上述其它结晶质半导体层用作单侧电极的电容， 上述其它结 晶质半导体层实质上不包括上述催化剂元素。
也可以是， 上述其它结晶质半导体层与上述薄膜晶体管的半导体层的源极区域或 者漏极区域连接。
也可以是， 本发明的其它显示装置是具备具有多个显示部的显示区域以及位于上 述显示区域的周围的边框区域的显示装置， 还具备包括薄膜二极管的光传感器部， 各显示 部具有电极以及连接到上述电极的第 1 薄膜晶体管， 在上述边框区域， 具有构成驱动电路 的第 2 薄膜晶体管， 上述第 1 和第 2 薄膜晶体管与上述薄膜二极管在同一基板上形成， 上述 第 1 和第 2 薄膜晶体管包括 ： 半导体层， 其包括沟道区域、 源极区域以及漏极区域 ； 栅极电 极， 其控制上述沟道区域的导电性 ； 以及栅极绝缘膜， 其设置在上述半导体层与上述栅极电 极之间， 上述薄膜二极管具有半导体层， 所述半导体层包括 n 型区域、 p 型区域以及在 n 型 区域与 p 型区域之间设置的本征区域， 上述第 1 和第 2 薄膜晶体管的半导体层以及上述薄 膜二极管的半导体层是通过使同一非晶质半导体膜结晶化而形成的结晶质半导体层， 上述 第 1 和第 2 薄膜晶体管的半导体层包括具有促进上述非晶质半导体膜的结晶化的功能的催 化剂元素， 上述薄膜二极管的半导体层实质上不包括上述催化剂元素。
也可以是， 本发明的另外的其它显示装置是具备具有多个显示部的显示区域以及位于上述显示区域的周围的边框区域的显示装置， 还具备包括薄膜二极管的光传感器部， 各显示部具有电极以及连接到上述电极的第 1 薄膜晶体管， 在上述边框区域， 具有构成驱 动电路的第 2 薄膜晶体管， 上述第 1 和第 2 薄膜晶体管与上述薄膜二极管在同一基板上形 成， 上述第 1 和第 2 薄膜晶体管包括 ： 半导体层， 其包括沟道区域、 源极区域以及漏极区域 ； 栅极电极， 其控制上述沟道区域的导电性 ； 以及栅极绝缘膜， 其设置在上述半导体层与上述 栅极电极之间， 上述薄膜二极管具有半导体层， 所述半导体层包括 n 型区域、 p 型区域以及 在 n 型区域与 p 型区域之间设置的本征区域， 上述第 1 和第 2 薄膜晶体管的半导体层以及 上述薄膜二极管的半导体层是通过使同一非晶质半导体膜结晶化而形成的结晶质半导体 层， 上述第 2 薄膜晶体管的半导体层包括具有促进上述非晶质半导体膜的结晶化的功能的 催化剂元素， 上述第 1 薄膜晶体管以及薄膜二极管的半导体层实质上不包括上述催化剂元 素。
也可以是， 在上述边框区域， 包括上述第 2 薄膜晶体管的驱动电路是驱动连接到 各显示部的上述第 1 上述薄膜晶体管的驱动电路。
也可以是， 在上述边框区域， 包括上述第 2 薄膜晶体管的驱动电路是驱动包括上 述薄膜二极管的光传感器部的驱动电路。 优选上述基板具有透光性， 上述薄膜二极管还具备配置在上述薄膜二极管的半导 体层与上述基板之间的遮光层， 形成上述遮光层， 使得当从上述基板的背面看时， 与上述薄 膜二极管的半导体层的至少本征区域重叠。
也可以是， 上述显示装置还具备背光源。
也可以是， 具有多个上述光传感器部， 上述多个光传感器部分别对应各显示部或 者包括 2 个以上的显示部的组而配置在上述显示区域。
也可以是， 上述背光源具有背光源控制电路， 所述背光源控制电路调整从上述背 光源射出的光的亮度， 上述光传感器部配置在上述边框区域， 生成基于外光照度的照度信 号， 将其输出到上述背光源控制电路。
发明效果
根据本发明， 在具备在同一基板上形成的 TFT 和 TFD 的半导体装置中， TFT 和 TFD 的半导体层根据各自所要求的器件特性而实现最适化， 因此， 可以提供具备具有良好特性 的 TFT 和 TFD 的半导体装置。
本发明可以适当地应用于附带传感器功能的液晶显示装置。 若将本发明应用于例 如具备驱动电路所用的 TFT 和用于切换像素电极的 TFT 以及用作光传感器的 TFD 的液晶显 示装置， 则可以将具有高电场效应迁移率和低阈值电压的 TFT 以及暗电流值低且对光的 SN 比 ( 明暗电流值比 ) 高的 TFD 用同一非晶质半导体膜来形成， 因此， 是有利的。特别是使较 大地左右 TFT 的电场效应迁移率的沟道区域以及较大地影响 TFD 的光灵敏度的本征区域的 结晶状态分别实现最适化， 由此可以得到最适于各个半导体元件的元件特性。
并且， 根据本发明， 可以不增加制造工序、 制造成本而制造具备形成在同一基板上 的 TFT 和 TFD 的高性能的半导体装置， 可以实现产品的紧凑化、 高性能化、 低成本化。
附图说明
图 1 是本发明的第 1 实施方式的半导体装置的示意性截面图。图 2 的 (A) 到 (I) 是示出本发明的第 1 实施方式的半导体装置的制造工序的示意 性工序截面图。
图 3 的 (A) 到 (F) 是示出本发明的第 2 实施方式的半导体装置的制造工序的示意 性工序截面图。
图 4 的 (A) 到 (E) 是示出本发明的第 3 实施方式的半导体装置的制造工序的示意 性工序截面图。
图 5 的 (F) 到 (H) 是示出本发明的第 3 实施方式的半导体装置的制造工序的示意 性工序截面图。
图 6 的 (I) 到 (K) 是示出本发明的第 3 实施方式的半导体装置的制造工序的示意 性工序截面图。
图 7 的 (A) 到 (E) 是示出本发明的第 4 实施方式的半导体装置的制造工序的示意 性工序截面图。
图 8 的 (A) 到 (E) 是示出本发明的第 5 实施方式的半导体装置的制造工序的示意 性工序截面图。
图 9 是光传感器 TFD 的电路图。
图 10 是光敏方式的触摸面板的结构图。
图 11 是示例本发明的第 6 实施方式的触摸面板方式的液晶显示装置的背面基板 的示意性平面图。
图 12 是示例本发明的第 6 实施方式的附带环境光传感器的液晶显示装置的立体 图。
图 13 的 (A) 到 (C) 是示出光传感器 TFD 的暗电流、 明电流、 明暗比特性的图。 具体实施方式
下面， 说明本发明的实施方式的半导体装置及其制造方法。
本实施方式的半导体装置具备薄膜晶体管和薄膜二极管。薄膜晶体管具有 ： 半导 体层， 其包括沟道区域、 源极区域以及漏极区域 ； 栅极绝缘膜， 其设置在半导体层上 ； 以及 栅极电极， 其控制沟道区域的导电性。另外， 薄膜二极管具有至少包括 n 型区域和 p 型区域 的半导体层。 薄膜晶体管的半导体层与薄膜二极管的半导体层是通过使同一非晶质半导体 膜结晶化而得到的结晶质半导体层。 薄膜晶体管的半导体层包括具有促进非晶质半导体膜 的结晶化的作用的催化剂元素。另一方面， 薄膜二极管的半导体层实质上不包含催化剂元 素。
薄膜晶体管的半导体层包括用催化剂元素进行结晶化的结晶化区域。更具体地 说， 包括在对非晶质半导体膜添加了具有促进结晶化作用的金属元素 ( 催化剂元素 ) 后， 实 施加热处理， 由此结晶化的结晶化区域。这种结晶化区域包括结晶粒子的取向方向一致的 连续晶界结晶硅 (Continuous Grain Silicon ： CG 硅 )。C G 硅的结晶畴 ( 大致同一面方向 区域 ) 的大小为约 2μm 以上约 8μm 以下， 大于用通常的通过激光结晶化来制造的多晶硅 (Low Temperature Poly-Silicon ： LPS) 膜的平均结晶粒径 ( 典型的约为 200nm)， 且结晶粒 子的取向性高， 因此， 具有优秀的电特性 ( 例如高迁移率 )。
另一方面， 薄膜二极管的半导体层包括以不使用催化剂元素的方法结晶化的结晶质区域。 优选的是对非晶质半导体膜照射激光， 由此结晶化的结晶质半导体层， 其包括上述 多晶硅 (LPS)， 其平均结晶粒径例如是 50nm 以上 500nm 以下。 如后所述， 这种结晶质半导体 层实质上不包含催化剂元素， 因此， 可以抑制暗电流的上升来实现高的 S/N。
另外， 薄膜二极管的半导体层包括位于 n 型区域与 p 型区域之间的本征区域， 本征 区域实质上不包含催化剂元素。另外， 优选薄膜二极管的半导体层包括位于 n 型区域与 p 型区域之间的本征区域， 本征区域是通过对非晶质半导体膜照射激光而结晶化的结晶质半 导体层。
在上述实施方式的半导体装置中， TFT 和 TFD 分别可以实现最适于该元件的元件 特性。另外， 使用了用同一非晶质半导体膜而形成的结晶质半导体层， 因此， 可以用简便的 方法在同一基板上得到具备上述 TFT 和 TFD 的半导体装置， 且可以实现简单的元件结构。
使用催化剂元素而结晶化的结晶质半导体层由于其高的结晶性而具有高迁移率。 因此， 适合于驱动电路中使用的那种要求高电场效应迁移率、 低阈值电压的 TFT。 并且， 一般 来说， 半导体层的结晶性高时， TFT 截止动作时的漏电流降低， 导通 / 截止比也会提高。即， 作为用于切换像素电极的 TFT 也是适合的。同样， 这对 TFD 来说也是相同的， 结晶性高时， 正向的电流值当然会升高。并且， 可以认为 ： 当对 TFD 施加逆偏压而使其处于 OFF 状态时， 结晶性高则其漏电流值会降低。 但是， 本发明的发明者们经过确认后得到完全不同的结果。当处于对 TFD 施加逆 偏压的状态下， 对其半导体层照射光时， 漏电流增加。利用该电流变化， 可以作为光传感器 加以利用。 在施加逆偏压的状态下， 将黑暗中的漏电流称为 “暗电流” ， 将在照射光的状态下 的漏电流称为 “明电流” 时， 作为 TFD 的器件特性的 SN 比可以认为是明电流与暗电流的比。
本发明的发明者们针对同一非晶质半导体膜， 将通过使用催化剂元素的加热处理 而结晶化的结晶质半导体层和未使用催化剂元素而结晶化的结晶质半导体层的特性进行 了比较， 得到如图 13 的 (A) ～ (C) 所示的结果。
图 13 的 (A) 是示出暗电流相对于对 TFD 施加的阳极电压 Va 的依赖性的坐标图。 横轴是阳极电压 Va， 负值示出对于 TFD 为反方向的偏压。纵轴是暗电流， 示出了相对于 TFD 半导体层的宽度 W 标准化的、 每一单位宽度的电流值。 在此， 1A 示出了使用催化剂元素而结 晶化的半导体层的特性， 2A 示出了未使用催化剂元素而结晶化的半导体层的特性。
图 13 的 (B) 是示出明电流的 Va 依赖性的坐标图。横轴与图 13 的 (A) 相同， 是对 TFD 施加的阳极电压 Va， 纵轴示出照射 10000lux 光时的明电流。在此， 明电流与图 13 的 (A) 示出的坐标图相同， 示出了相对于 TFD 半导体层的宽度 W 标准化的、 每一单位宽度的电 流值。1B 是使用催化剂元素而结晶化的半导体层的特性， 2B 是未使用催化剂元素而结晶化 的半导体层的特性。
图 13 的 (C) 是将这些半导体层的明电流 / 暗电流的比作为 S/N 比而按纵轴画出， 表示其对 Va 的依赖性的坐标图。在此， 1C 示出了使用催化剂元素而结晶化的半导体层的 特性， 2C 示出了未使用催化剂元素而结晶化的半导体层的特性。可知无论对于哪个区域的 Va， 使用了催化剂元素的半导体层 (1C) 与未使用催化剂元素的半导体层 (2C) 相比， 能得到 高的 S/N 比。将相对于阳极电压的暗电流、 明电流以及 S/N 比的具体数值在表 1 中示出。
[ 表 1]
对 TFD 施加的阳极电压 Va 的值在所需的电子设备中不同。作为一个例子， 当考虑 是 -7V 的情况时， 与使用催化剂元素而结晶化的半导体层相比， 在未使用催化剂元素而结 晶化的半导体层中， 暗电流约下降到 1/5， 明电流约上升到 1.3 倍， 其结果是 ： S/N 比约提高 了 6 倍。特别是暗电流显著降低， 由此可以实现 S/N 比的大幅度改善。
为了调查该原因， 对未使用催化剂元素而结晶化的半导体层， 在结晶化后添加了 催化剂元素时， 确认到暗电流上升， 较大地恶化。即， 可知使暗电流恶化的原因不是半导体 层的结晶性， 而是在于存在催化剂元素。
此外， 催化剂元素中的在半导体层中形成了硅化物这样的析出物的元素被结晶化 后所进行的吸气工序除去， 因此， 在使用催化剂元素而结晶化的半导体层中所残存的催化 剂元素是固溶的状态。以往， 在 TFT 中， 未发现固溶状态的催化剂元素造成的不良影响。但 是， 已知在用作光传感器的 TFD 中， 即使在半导体层中包含固溶状态的催化剂元素也会对 特性带来不良的影响。这是因为 ： 在 TFD 中， 与 TFT 相比， 要求将暗电流值抑制得小到极限， 因此， 催化剂元素对漏电流的影响比 TFT 更强地显现， 作为缺陷而显现。
因此， 在本实施方式中， 可以在由形成在同一基板上的、 使同一非晶质半导体膜结 晶化而成的结晶质半导体层来构成半导体层的 TFT 和 TFD 中， 用利用催化剂元素而结晶化 的半导体层， 来形成具有高电场效应迁移率和低阈值电压的 TFT， 并且， 用未使用催化剂元 素而结晶化的半导体层来形成对外光的灵敏度、 对光的 S/N 比 ( 明暗电流值比 ) 高的 TFD， 所述 TFD 用作光传感器。特别是从用催化剂元素而结晶化的区域形成较大地左右 TFT 的电 场效应迁移率的沟道区域， 从未用催化剂元素而结晶化的区域形成较大地影响 TFD 的光灵 敏度的本征区域， 由此可以得到最适于各个半导体元件的元件特性。
这些 TFT 和 TFD 的半导体层通过对非晶质半导体膜有选择地添加催化剂元素， 仅 使所添加的区域结晶化， 将其以外的区域原样保持为非晶质， 由此可以简便地分开制造。 其 后对原样保持为非晶质的区域照射激光而结晶化即可。即， 优选 TFD 的半导体层或者其本 征区域是对非晶质半导体膜照射激光而结晶化的结晶质半导体层。
此时， 对整个基板照射激光， 由此对通过添加催化剂元素进行加热处理而结晶化 的区域也照射激光， 可以进一步提高该区域的结晶性。即， 作为实施方式， 优选 TFT 的半导 体层的沟道区域是结晶质半导体层， 所述结晶质半导体层是添加具有促进非晶质半导体膜 的结晶化的功能的催化剂元素进行加热处理， 由此结晶化后， 照射激光， 由此再结晶化。由
此， 当照射激光时， 无需进行对非晶质区域的位置控制， 可以用生产率较高的简便方法来进 行。
另外， 当对非晶质半导体膜添加催化剂元素， 进行加热处理， 由此结晶化时， 可以 得到包括微型柱状结晶的集合的结晶质半导体层。控制此时的结晶生长的方向性， 由此可 以大致控制柱状结晶的方向性。因此， 在 TFT 的半导体层中， 沟道区域包括柱状结晶的集 合， 使各个柱状结晶的生长方向相对于薄膜晶体管中的载流子的移动方向大致平行， 由此 可以实现具有更高电流驱动能力的 TFT。
优选 TFT 的半导体层中的至少沟道区域主要包括结晶的 <111> 晶带面所取向的区 域。并且， 优选在 TFT 的半导体层中， 至少沟道区域主要包括成为结晶的 (110) 面或 / 和 (211) 面的面方向。 具体地说， 优选结晶质半导体层的结晶的面取向的比例是 <111> 晶带面 中， 特别是 (110) 面取向和 (211) 面取向占据整体 50％以上的区域。
当对非晶质半导体膜添加催化剂元素进行加热处理时， 根据催化剂元素的强的生 长方向依赖性， 向 <111> 方向在横向 ( 与基板平行的方向 ) 上进行结晶生长。其结果是 ： 在 得到的结晶质半导体膜的膜表面， 成为与 <111> 方向垂直的面方向的集合。其为 <111> 晶 带面。其中， 取向性特别强的面方向是 (110) 面、 (211) 面。<111> 晶带面存在如下优点 ： 与其它面相比， 空穴迁移率非常高， 特别可以提高与 n 沟道型 TFT 相比性能较差的 p 沟道型 TFT 的性能， 在使用 TFT 的半导体电路中易于取得平衡。特别是 (110) 面、 (211) 面这 2 个 结晶面， 其倾向强。因此， 这些结晶面方向在构成 TFT 方面是非常适合的面方向。
与此相对， 优选 TFD 的半导体层主要包括成为结晶的 (100) 面或 / 和 (111) 面的 面方向。并且， 优选 TFD 的半导体层包括位于 n 型区域与 p 形区域之间的本征区域， 本征区 域主要包括成为结晶的 (100) 面或 / 和 (111) 面的面方向。
一般在未使用催化剂元素的结晶化中， 因为半导体膜基底的绝缘体 ( 特别在非晶 质二氧化硅的情况下 ) 的影响， 或者半导体层表面 ( 真空界面 ) 的影响， 结晶质半导体膜的 面取向易于朝向 (111) 面或 / 和 (100) 面。在这种情况下， 在 TFD 中可以得到高的光灵敏 度。可以看出如下倾向 ： 图 13 的 (A) 所示的暗电流被催化剂元素的存在或者浓度较大地左 右， 图 13 的 (B) 的明电流受结晶方位影响。其结果是 ： 用使同一非晶质半导体膜结晶化而 形成的半导体层， 可以同时实现 TFT 以及 TFD 各自所要求的最适合的元件特性。
在此， 优选在 TFT 的半导体层的沟道区域中， 催化剂元素不析出而以固溶的状 态被包含。在半导体层中， 浓度超过其固溶度的催化剂元素以硅化物化合物 (silicide compound) 这种形式析出。 在催化剂元素造成的结晶生长中， 向硅化物化合物形态的变化是 必须的， 因此， 在结晶生长后必定残留硅化物化合物。但是， 这些硅化物化合物在 TFT 的半 导体层中， 对电特性， 特别是对截止动作时的漏电流施加不良影响， 因此， 在最终的器件中 必须除去。因此， 优选本发明的 TFT 的半导体层的沟道区域包含催化剂元素， 这些催化剂元 素不析出而是固溶的状态。
为了实现这种状态， 优选 TFT 的半导体层的源极区域或者漏极区域的催化剂元素 浓度高于沟道区域的催化剂元素浓度。另外， 优选 TFT 的半导体层除了源极区域和漏极区 域以外， 另外具有吸气区域， 吸气区域的催化剂元素浓度高于沟道区域、 源极区域以及漏极 区域的催化剂元素浓度。这样， 不把在制造工序中用作吸气区域的区域去除而在 TFT 完成 后也残留， 由此不仅在制造工序内， 而且在元件完成后也可以继续得到向沟道区域外吸附催化剂元素的作用。
可以将从包括 Ni、 Co、 Sn、 Pb、 Pd、 Fe、 Cu 的群中所选的一种或者多种元素用作用于 结晶化的催化剂元素。只要是从这些元素所选的一种或者多种元素， 就存在以微量来促进 非晶质半导体膜的结晶化的效果。在这些元素中， 特别是在使用 Ni 的情况下， 可以得到最 显著的效果。
本实施方式的薄膜晶体管可以是 n 沟道型薄膜晶体管， 也可以是 p 沟道型薄膜晶 体管。另外， 本实施方式的半导体装置也可以具有包括 n 沟道型和 p 沟道型薄膜晶体管的 多个薄膜晶体管。另外， 本实施方式的半导体装置除了科研具有具有上述各种结晶状态的 TFT 和 TFD 以外， 也可以具有具有其它结晶状态的 TFT、 TFD。例如， 如一部分 TFT 使用与 TFD 同样地不添加催化剂元素而结晶化的半导体层那样， 也可以针对多个 TFT 进行分别制造。
本实施方式可以适用于例如附带传感器功能的液晶显示装置、 有机 EL 显示装置 等电子设备。将本实施方式应用于附带传感器功能的显示装置时， 存在如下优点。
在液晶显示装置、 有机 EL 显示装置中， 在同一基板上设置包括像素部的显示区域 和驱动电路， 由此可以开发更紧凑、 更高分辨率的显示装置。并且， 采用在该基板上内置存 储电路、 时钟发生电路等逻辑电路的结构 ( 系统在面板上 ) 时， 不仅可以实现显示装置的小 型化、 轻量化， 而且可以削减制造成本， 另外还可以提高产品的可靠性。在这种显示装置的 像素部， 一般将 TFT 用作开关元件， 另外， TFT 还用于驱动电路、 逻辑电路。作为对这种显示 装置附加与以往的显示元件不同的功能进行高性能化的方案的一个例子， 可以考虑如下电 子设备 ： 在同一基板上将 TFD 与 TFT 一起制造， 利用在 TFT 中无法得到的 TFD 的器件特性， 由此实现在显示区域内外组装有光传感器的附带传感器功能的显示装置等。 作为这些电子设备中的光传感器的用途， 光传感器部也可以是用于调整显示部的 亮度的环境传感器， 光传感器也可以是显示部的触摸面板传感器。 根据这些用途， 作为具有 显示部和光传感器部的电子设备， 可以得到作为商品的高的协同效果， 可以应用于较广的 应用范围。
优选当要制造附带传感器功能的显示装置时， 将在像素部用作开关元件的 TFT、 构 成驱动电路等的 TFT 以及用作光传感器的 TFD 形成在同一基板上。当对非晶质半导体膜用 公知的结晶化方法进行结晶化来形成结晶质半导体膜， 用该结晶质半导体膜来形成 TFT 和 TFD 的半导体层时， 可以一体地形成这些元件。 但是， 采用公知的结晶化方法时， 将同一结晶 质半导体膜应用于 TFT 和 TFD 各自的半导体层， 不能根据各个元件所要求的特性分别实现 最适化。
与此相对， 根据本实施方式， 其是具备具有多个显示部的显示区域和位于显示区 域周围的边框区域的显示装置， 还具备包括薄膜二极管的光传感器部， 各显示部具有电极 以及连接到电极的薄膜晶体管， 薄膜晶体管和薄膜二极管是在同一基板上形成的， 薄膜晶 体管包括 ： 半导体层， 其包括沟道区域、 源极区域以及漏极区域 ； 栅极电极， 其控制沟道区 域的导电性 ； 以及栅极绝缘膜， 其设置在半导体层和栅极电极之间， 薄膜二极管具有半导体 层， 所述半导体层包括 n 型区域、 p 型区域以及在 n 型区域与 p 型区域之间设置的本征区域， 薄膜晶体管的半导体层和薄膜二极管的半导体层是通过使同一非晶质半导体膜结晶化而 形成的结晶质半导体层， 薄膜晶体管的半导体层中的至少沟道区域是通过添加具有促进非 晶质半导体膜的结晶化的功能的催化剂元素且进行加热处理而结晶化的区域， 薄膜二极管
的半导体层的本征区域的催化剂元素的浓度低于薄膜晶体管的半导体层的沟道区域的催 化剂元素的浓度。 并且， 优选薄膜二极管的半导体层的本征区域实质上不包含催化剂元素。 另外， 优选薄膜二极管的半导体层的本征区域是通过对非晶质半导体膜照射激光而结晶化 的结晶质半导体层。这样， 可以将通过催化剂元素而结晶化的 TFT 的半导体层和与 TFT 的 半导体层相比催化剂元素浓度低的 TFD 的半导体层形成在同一基板上， 因此， 可以将用于 具有高电场效应迁移率的像素开关的 TFT 和用于对外光的明暗比高的光传感器的 TFD 一体 地形成。因此， 可以实现保持高显示特性且附加了高性能传感器功能的紧凑的显示装置。
并且， 根据本实施方式， 可以用与薄膜晶体管的半导体层和薄膜二极管的半导体 层相同的非晶质半导体膜在基板上形成成为电容的单侧电极的结晶质半导体层。 成为电容 的单侧电极的半导体层的催化剂元素的浓度低于薄膜晶体管的半导体层的沟道区域的催 化剂元素的浓度。电容的电极无需具有高结晶性， 只要发挥电极的作用即可。当然， 微型蚀 刻凹陷等表面形状引起构成电容的绝缘膜的覆盖不足， 由此担心发生绝缘漏电。 因此， 采用 降低电容部分的催化剂元素浓度或者实质上不包含催化剂元素的结构， 由此可以防止催化 剂元素造成的不良影响， 特别是可以防止硅化物化合物被 HF 等蚀刻而产生的蚀刻凹陷， 可 以降低电容的绝缘漏电不良率。 成为电容的单侧电极的半导体层也可以与薄膜晶体管的半导体层的源极区域或 者漏极区域连接。由此， 可以实现像素部的布局效率化， 可以提高开口率。
另外， 根据本实施方式， 其是具备具有多个显示部的显示区域和位于显示区域周 围的边框区域的显示装置， 还具备包括薄膜二极管的光传感器部， 各显示部具有电极以及 连接到上述电极的第 1 薄膜晶体管， 在边框区域具有构成驱动电路的第 2 薄膜晶体管， 第1 和第 2 薄膜晶体管以及薄膜二极管是在同一基板上形成的， 第 1 和第 2 薄膜晶体管包括 ： 半导体层， 其包括沟道区域、 源极区域以及漏极区域 ； 栅极电极， 其控制沟道区域的导电性 ； 以及栅极绝缘膜， 其设置在半导体层和上述栅极电极之间， 薄膜二极管具有半导体层， 所述 半导体层包括 n 型区域、 p 型区域以及在 n 型区域和 p 型区域之间设置的本征区域， 第1和 第 2 薄膜晶体管的半导体层和薄膜二极管的半导体层是通过使同一非晶质半导体膜结晶 化而形成的结晶质半导体层， 第 1 和第 2 薄膜晶体管的半导体层中的至少沟道区域是通过 添加具有促进非晶质半导体膜的结晶化的功能的催化剂元素且进行加热处理而结晶化的 区域， 薄膜二极管的半导体层的本征区域的催化剂元素的浓度低于第 1 和第 2 薄膜晶体管 的半导体层的沟道区域的催化剂元素的浓度。并且， 优选薄膜二极管的半导体层的本征区 域实质上不包含催化剂元素。并且， 优选薄膜二极管的半导体层的本征区域是通过对非晶 质半导体膜照射激光而结晶化的结晶质半导体层。这样， 可以将通过催化剂元素而结晶化 的 TFT 的半导体层和与 TFT 的半导体层相比催化剂元素浓度低的 TFD 的半导体层形成在同 一基板上， 因此， 可以将用于具有高电场效应迁移率的像素开关的 TFT、 用于周围驱动电路 的 TFT 以及用于对外光的明暗比高的光传感器的 TFD 一体地形成。因此， 可以实现保持高 显示特性且附加了高性能的传感器功能的紧凑的显示装置。
或者， 根据本实施方式， 其是具备具有多个显示部的显示区域和位于显示区域周 围的边框区域的显示装置， 还具备包括薄膜二极管的光传感器部， 各显示部具有电极以及 连接到电极的第 1 薄膜晶体管， 在边框区域具有构成驱动电路的第 2 薄膜晶体管， 第 1 和第 2 薄膜晶体管以及薄膜二极管是在同一基板上形成的， 第 1 和第 2 薄膜晶体管包括 ： 半导体
层， 其包括沟道区域、 源极区域以及漏极区域 ； 栅极电极， 其控制沟道区域的导电性 ； 以及 栅极绝缘膜， 其设置在半导体层和栅极电极之间， 薄膜二极管具有半导体层， 所述半导体层 包括 n 型区域、 p 型区域以及在 n 型区域和 p 型区域之间设置的本征区域， 第 1 和第 2 薄膜 晶体管的半导体层以及薄膜二极管的半导体层是通过使同一非晶质半导体膜结晶化而形 成的结晶质半导体层， 第 2 薄膜晶体管的半导体层中的至少沟道区域是通过添加具有促进 非晶质半导体膜的结晶化的功能的催化剂元素且进行加热处理而结晶化的区域， 薄膜二极 管的半导体层的本征区域的催化剂元素的浓度以及第 1 薄膜晶体管的半导体层的沟道区 域的催化剂元素的浓度低于第 2 薄膜晶体管的半导体层的沟道区域的催化剂元素的浓度。 并且， 优选薄膜二极管的半导体层的本征区域和第 1 薄膜晶体管的半导体层的沟道区域实 质上不包含催化剂元素。并且， 优选薄膜二极管的半导体层的本征区域和第 1 薄膜晶体管 的半导体层的沟道区域是通过对非晶质半导体膜照射激光而结晶化的结晶质半导体层。 在 本实施方式中， 不是用通过催化剂元素而结晶化的半导体膜来构成所有 TFT 的半导体层， 而是仅形成一部分 TFT( 第 2TFT) 的半导体层， 用与该 TFT 的半导体层相比催化剂元素浓度 低的半导体膜在同一基板上形成其它 TFT( 第 1TFT) 的半导体层和 TFD 的半导体层。由此， 在用于周围驱动电路的 TFT 中， 可以实现高电场效应迁移率， 在用于像素开关的 TFT 中， 可 以极大抑制起因于催化剂元素的 TFT 截止动作时的漏电流， 可以实现低截止电流特性。另 外， 在光传感器部， 用于对外光的明暗比高的光传感器的 TFD 可以一体地形成。因此， 可以 实现保持高显示特性且附加了高性能的传感器功能的紧凑的显示装置。
在此， 在边框区域， 包括第 2 薄膜晶体管的驱动电路也可以是驱动连接到各显示 部的第 1 薄膜晶体管的驱动电路。另外， 在边框区域， 包括第 2 薄膜晶体管的驱动电路也可 以是驱动包括薄膜二极管的光传感器部的驱动电路。或者， 也可以是包括这两种电路。
并且， 根据本实施方式， 包括电容， 其将通过使与第 1 和第 2 薄膜晶体管的半导体 层以及薄膜二极管的半导体层相同的非晶质半导体膜结晶化而形成的结晶质半导体层用 于单侧的电极， 成为电容的单侧电极的半导体层的催化剂元素的浓度低于第 2 薄膜晶体管 的半导体层的沟道区域的催化剂元素的浓度。并且， 优选成为电容的单侧电极的半导体层 实质上不包含催化剂元素。并且， 优选成为电容的单侧电极的半导体层是通过对非晶质半 导体膜照射激光而结晶化的结晶质半导体层。在此， 优选成为电容的单侧电极的半导体层 与第 1 薄膜晶体管的半导体层的源极区域或者漏极区域连接。
这样， 在将 TFD 用作光传感器的情况下， 成为活性层的半导体层需要仅对外光作 出反应， 与此相对， 在透过型液晶显示装置中， 背光源成为必需， 因此， 需要在背光源侧设置 遮光层， 使得无法检测到来自背光源的光。一般在有源矩阵基板背面侧设有背光源， 因此， 需要在成为 TFD 的活性区域的半导体层的下侧设置遮光层。因此， 优选本实施方式的薄膜 二极管还具备在具有透光性的基板上形成的、 在薄膜二极管的半导体层与基板之间配置的 遮光层， 形成遮光层要使得从基板的背面看时， 遮光层与薄膜二极管的半导体层的至少本 征区域重叠。在此， 需要遮蔽光， 因此， 优选金属类材料作为遮光膜。特别优选在后来的制 造工序中可以耐受热处理工序的高熔点金属材料。
本发明的半导体装置的制造方法的实施方式包含如下工序 ： 准备在表面形成非晶 质半导体膜的基板 ； 对非晶质半导体膜的一部分有选择地添加促进结晶化的催化剂元素 ； 对有选择地添加了催化剂元素的非晶质半导体膜进行加热处理， 使非晶质半导体膜中的添加了催化剂元素的部分结晶化来形成利用催化剂结晶化区域， 将未添加催化剂元素的部分 原样保持为非晶质区域 ； 得到结晶质半导体膜， 所述结晶质半导体膜包括 ： 通过对利用催 化剂结晶化区域和非晶质区域照射激光， 使利用催化剂结晶化区域进一步结晶化或者再结 晶化而形成的高结晶质区域和通过使非晶质区域结晶化而形成的低结晶质区域 ； 以及用结 晶质半导体膜的上述高结晶质区域来形成后来成为薄膜晶体管的活性区域的第 1 岛状半 导体层的至少一部分的区域， 用结晶质半导体膜的低结晶质区域来形成后来成为薄膜二极 管的活性区域的第 2 岛状半导体层的至少一部分的区域。
优选在上述制造方法中， 用结晶质半导体膜的高结晶质区域来形成后来成为薄膜 晶体管的沟道区域的区域。另外， 优选用结晶质半导体膜的低结晶质区域来形成后来成为 薄膜二极管的本征区域的区域。或者， 优选用结晶质半导体膜的高结晶质区域来形成整个 第 1 岛状半导体层。另外， 优选用结晶质半导体膜的低结晶质区域来形成整个第 2 岛状半 导体层。
此外， 在此所说的 “高结晶质区域” 是指利用催化剂元素结晶化后， 进一步通过激 光而结晶化或者再结晶化所得到的结晶性高的区域。 优选高结晶质区域包括连续晶界结晶 硅。结晶方向是横向 ( 与基板平行的方向 )， 各结晶畴的大小是 2μm 以上 8μm 以下， 比较 大。另外， 具有上述特有的面方向。另一方面， “低结晶质区域” 是不用催化剂元素而结晶 化， 因此， 包括与一般的低温多晶硅相同的多晶硅。结晶方向是从基板侧朝向上方的方向 ( 与基板垂直的方向 )， 各结晶粒子的大小是 50nm 以上 500nm 以下， 比较小。
另外， 本发明的半导体装置的制造方法的其它实施方式包含如下工序 ： 准备在表 面形成非晶质半导体膜的基板 ； 对非晶质半导体膜的一部分有选择地添加促进结晶化的 催化剂元素 ； 对有选择地添加了催化剂元素的非晶质半导体膜进行加热处理， 使非晶质半 导体膜中的添加了催化剂元素的部分结晶化来形成第 1 利用催化剂结晶化区域， 并且使其 ( 相对于基板水平的方向 ) 向第 1 利用催化剂结晶化区域的周围部在横向进行结晶生长来 形成第 2 利用催化剂结晶化区域， 将未添加催化剂元素且结晶化区域未到达的部分原样保 持为非晶质区域 ； 对第 1 和第 2 利用催化剂结晶化区域以及非晶质区域照射激光来得到结 晶质半导体膜， 其中， 通过使第 1 利用催化剂结晶化区域进一步结晶化或者再结晶化来形 成第 1 高结晶质区域， 使第 2 利用催化剂结晶化区域进一步结晶化或者再结晶化来形成第 2 高结晶质区域， 使非晶质区域结晶化来形成低结晶质区域 ； 以及用结晶质半导体膜的第 2 高结晶质区域来形成后来成为薄膜晶体管的活性区域的第 1 岛状半导体层的至少一部分， 用结晶质半导体膜的低结晶质区域来形成后来成为薄膜二极管的活性区域的第 2 岛状半 导体层的至少一部分。
优选在上述制造方法中， 用结晶质半导体膜的第 2 高结晶质区域来形成后来成为 薄膜晶体管的沟道区域的区域。另外， 优选用结晶质半导体膜的低结晶质区域来形成后来 成为薄膜二极管的本征区域的区域。或者， 优选用结晶质半导体膜的第 2 高结晶质区域来 形成整个第 1 岛状半导体层。另外， 优选用结晶质半导体膜的低结晶质区域来形成整个第 2 岛状半导体层。
并且， 也可以用结晶质半导体膜的第 1 高结晶质区域来形成后来成为薄膜晶体管 的源极区域或 / 和漏极区域的一部分的区域。由此， 有选择地导入了催化剂元素的区域也 可以用作元件的一部分， 元件布局的自由度增加并且可以实现集成化。根据上述制造方法， 可以分别实现 TFT 和 TFD 各自的半导体层以及 TFT 的沟道区 域和 TFD 的本征区域所要求的最合适的状态。在 TFT 中， 通过高电场效应迁移率， 可以得到 高驱动能力、 开关特性， 在 TFD 中， 通过低暗电流， 作为光传感器可以得到高明暗比 (SN 比 )。 其结果是 ： 用使同一非晶质半导体膜结晶化而形成的半导体层， 可以同时实现 TFT 和 TFD 各 自所要求的最适合的元件特性。并且， 将这 2 种半导体元件在同一基板上进行制造时， 可以 不增加其制造工序， 以更低的制造成本， 来制造本发明的半导体装置。
另外， 在这些制造方法中， 也可以用结晶质半导体膜的高结晶质区域 ( 在高结晶 质区域包括第 1 和第 2 高结晶质区域的情况下是第 2 高结晶质区域 ) 来形成后来成为电容 的单方电极的半导体层。由此， 可以抑制起因于催化剂元素析出物的蚀刻凹陷所造成的上 层绝缘膜覆盖不良、 催化剂元素向绝缘膜扩散造成的耐压降低等不良影响， 可以得到高可 靠性和高耐压特性的电容。
另外， 本实施方式也可以还包括其它薄膜晶体管 ( 第 2 薄膜晶体管 )。 在这种情况 下， 也可以用结晶质半导体膜的低结晶质区域来形成后来成为第 2 薄膜晶体管的活性区域 的岛状半导体层。即， 在一部分薄膜晶体管中， 可以通过不用催化剂元素， 而用与 TFD 的半 导体层相同的结晶质半导体来进一步降低截止动作时的漏电流。在这种情况下， 导通特性 降低， 因此， 根据所应用的显示装置等的规格分开使用即可。
另外， 在这些制造方法中， 优选通过对非晶质半导体膜添加促进其结晶化的催化 剂元素， 进行加热处理而使至少一部分结晶化的工序包括 ： 将具有开口部的掩模膜在非晶 质半导体膜上形成的工序以及通过开口部将催化剂元素添加到非晶质半导体膜的所选择 的区域的工序。这样， 在对非晶质半导体膜有选择地掺杂催化剂元素， 进行加热处理中， 从 有选择地添加了催化剂元素的区域向其周围部在横向进行结晶生长， 形成结晶质半导体 膜， 由此可以得到结晶生长方向在一个方向上大致一致的良好的结晶质半导体膜， 可以进 一步提高 TFT 的电流驱动能力。另外， 在该在横向上结晶生长了的区域 ( 第 2 利用催化剂 结晶化区域 ) 中， 与直接添加催化剂元素的区域 ( 第 1 利用催化剂结晶化区域 ) 相比， 结晶 生长后的催化剂元素的膜中浓度可以降低 1 ～ 2 个数量级， 因此， 可以减少后续工序的负荷 和对器件的影响。
另外， 优选在照射激光的工序中， 以从不完全重置照射激光前的利用催化剂结晶 化区域的结晶状态， 且非晶质区域能结晶化的范围所选的照射能量密度来照射激光。如果 是在该范围内， 则可以分别最适当地制造 TFT 和 TFD 各自的半导体层以及 TFT 的沟道区域 和 TFD 的本征区域， 在 TFT 中， 通过高电场效应迁移率， 可以得到高驱动能力、 开关特性， 在 TFD 中， 通过低暗电流， 作为光传感器可以得到高明暗比 (SN 比 )。
另外， 在这些制造方法中， 也可以包含如下工序 ： 上述基板是具有透光性的基板， 在成为后来形成薄膜二极管的岛状半导体层的区域的下部的部分， 形成用于遮蔽来自基板 背面的光的遮光层。 由此， 在例如液晶显示装置中， 可以有效地遮蔽从基板背面侧照射的背 光源的光， 可以仅对 TFD 上方的光有效地进行传感。
并且， 在本发明的制造方法中， 根据上述方法， 在形成后来成为薄膜晶体管的活性 区域的第 1 半导体层和后来成为薄膜二极管的活性区域的第 2 半导体层后， 至少包含如下 工序 ： 在各个第 1 岛状半导体层上形成栅极绝缘膜 ； 在第 1 岛状半导体层上的栅极绝缘膜 上形成栅极电极 ； 对第 1 岛状半导体层的、 成为后来的源极区域和漏极区域的区域掺杂杂质元素 ； 对第 2 岛状半导体层的、 成为后来的 n 型区域的区域掺杂 n 型杂质元素 ； 以及对第 2 岛状半导体层的、 成为后来的 p 型区域的区域掺杂 p 型杂质元素。
由此， 在 TFT 的半导体层中， 形成成为源极区域和漏极区域的 n 型或者 p 型杂质， 在 TFD 的半导体层中， 形成 n 型杂质区域和 p 型杂质区域， 使各个器件在同一基板上完成， 在此， 优选在对第 1 岛状半导体层的成为后来的源极区域和漏极区域的区域掺杂杂质元素 的工序中， 对第 1 岛状半导体层的成为后来的源极区域和漏极区域的区域所掺杂的杂质元 素是 n 型杂质元素， 该工序与对第 2 岛状半导体层的成为后来的 n 型区域的区域掺杂 n 型 杂质元素的工序同时进行。即， 可以将用于形成 n 沟道型 TFT 的源极区域和漏极区域的掺 杂工序与用于形成 TFD 的 n 型杂质区域的掺杂工序作为同一工序来进行， 可以简化制造工 序。
另外， 优选在对第 1 岛状半导体层的成为后来的源极区域和漏极区域的区域掺杂 杂质元素的工序中， 对第 1 岛状半导体层的成为后来的源极区域和漏极区域的区域所掺杂 的杂质元素是 p 型杂质元素， 该工序与对第 2 岛状半导体层的成为后来的 p 型区域的区域 掺杂 p 型杂质元素的工序同时进行。由此， 可以将用于形成 p 沟道型 TFT 的源极区域和漏 极区域的掺杂工序与用于形成 TFD 的 p 型杂质区域的掺杂工序作为同一工序来进行， 可以 简化制造工序。
第 1 岛状半导体层是后来成为 n 沟道型薄膜晶体管的活性区域和 p 沟道型薄膜晶 体管的活性区域的至少多个岛状半导体层， 对多个第 1 岛状半导体层的成为后来的源极区 域和漏极区域的区域掺杂杂质元素的工序也可以是对后来成为 n 沟道型薄膜晶体管的第 1 岛状半导体层掺杂 n 型杂质元素， 对后来成为 p 沟道型薄膜晶体管的第 1 岛状半导体层掺 杂 p 型杂质元素的工序。优选该工序中的对后来成为 n 沟道型薄膜晶体管的第 1 岛状半导 体层的源极区域和漏极区域掺杂 n 型杂质元素的工序， 与对第 2 岛状半导体层的成为后来 的 n 型区域的区域掺杂 n 型杂质元素的工序同时进行， 该工序中的对后来成为 p 沟道型薄 膜晶体管的第 1 岛状半导体层的源极区域和漏极区域掺杂 p 型杂质元素的工序， 与对第 2 岛状半导体层的成为后来的 n 型区域的区域掺杂 p 型杂质元素的工序同时进行。
由此， 在形成 CMOS 结构的 TFT 电路的情况下， 不仅可以将用于形成该 n 沟道型 TFT 的源极区域和漏极区域的掺杂工序与用于形成 TFD 的 n 型杂质区域的掺杂工序作为同一工 序来进行， 而且还可以将用于形成 p 沟道型 TFT 的源极区域和漏极区域的掺杂工序与用于 形成 TFD 的 p 型杂质区域的掺杂工序也作为同一工序来进行， 可以较大地简化制造工序。 并 且， 在作为本发明的目的的在同一基板上所形成的 TFT 和 TFD 中， 均具有结晶质半导体膜， 所述结晶质半导体膜具有最适合于各个半导体元件的结晶状态， 可以不增加其制造工序而 以更低的制造成本来提供具备具有良好特性的 TFT 和 TFD 的半导体装置。
另外， 优选在这些制造方法中， 进行对第 2 岛状半导体层的成为后来的 n 型区域的 区域掺杂 n 型杂质元素的工序以及对第 2 岛状半导体层的成为后来的 p 型区域的区域掺杂 p 型杂质元素的工序， 使得在第 2 岛状半导体层中， 在成为 n 型区域的区域与成为 p 型区域 的区域之间， 形成在 2 个掺杂工序中未进行掺杂的区域 ( 本征区域 )。
( 第 1 实施方式 )
说明本发明的第 1 实施方式的半导体装置。本实施方式的半导体装置具备在同一 基板上形成的 n 沟道型 TFT 和 TFD， 被用作例如具备传感器部的有源矩阵型的显示装置。图 1 是示出本实施方式的半导体装置的一个例子的示意性截面图。本实施方式的 半导体装置典型地具有在同一基板上设置的多个 TFT 和多个 TFD， 但是在此， 图示了仅有单 一 TFT 和单一 TFD 的结构。
本实施方式的半导体装置具备在基板 101 上隔着基底膜 103、 104 而形成的薄膜晶 体管 126 和薄膜二极管 127。 薄膜晶体管 126 具有 ： 半导体层 109t， 其包括沟道区域 116、 源 极区域以及漏极区域 114 ； 栅极绝缘膜 110， 其设置在半导体层 109t 上 ； 栅极电极 111， 其控 制沟道区域 116 的导电性 ； 以及电极、 配线 124， 其分别连接到源极区域和漏极区域 114。另 外， 薄膜二极管 127 具有至少包括 n 型区域 115 和 p 型区域 119 的半导体层 109d 以及分别 连接到 n 型区域 115 和 p 型区域 119 的电极、 配线 125。在图示的例子中， 在半导体层 109d 的 n 型区域 115 与 p 型区域 119 之间设有本征区域 120。
在薄膜晶体管 126 和薄膜二极管 127 上， 形成有氮化硅膜 122 和氧化硅膜 123 作为 层间绝缘膜。另外， 在薄膜二极管 127 的半导体层 109d 与基板 101 之间配置有遮光层 102。
薄膜晶体管 126 的半导体层 109t 和薄膜二极管 127 的半导体层 109d 是使同一非 晶质半导体膜结晶化而得到的结晶质半导体层， 薄膜晶体管 126 的半导体层 109t 和薄膜二 极管 127 的半导体层 109d 用不同的方法来结晶化， 各自的催化剂元素的浓度不同。薄膜二 极管 127 的半导体层 109d 与薄膜晶体管 126 的半导体层 109t 相比， 催化剂元素浓度低。
例如， 如下所示制造图 1 示出的 n 沟道型薄膜晶体管 126 和薄膜二极管 127。
图 2 的 (A) ～ (I) 是示出本实施方式的薄膜晶体管 126 和薄膜二极管 127 的制造 工序的工序截面图， 根据 (A) ～ (I) 的顺序， 顺序进行制造工序。
如图 2 的 (A) 所示， 在基板 101 上形成遮光层 102、 基底膜 103、 104、 非晶质半导体 膜 105 以及掩模膜 106， 并且添加催化剂元素 107。
可以将低碱玻璃基板、 石英基板用作基板 101。在本实施方式中使用低碱玻璃基 板。在这种情况下， 也可以用比玻璃变形点低 10 ～ 20℃程度的温度事先进行热处理。
在基板 101 的形成 TFT 和 TFD 的表面设置遮光层 102。遮光层 102 在最终产品中， 发挥对 TFD 遮蔽来自基板背面的光的功能。可以将金属膜或者硅膜等用作遮光层 102。在 使用金属膜的情况下， 考虑到后来的制造工序的热处理， 优选作为高熔点金属的钽 (Ta)、 钨 (W) 以及钼 (Mo) 等。
在本实施方式中， 通过溅射形成 Mo 膜， 进行图案化， 形成图 2 的 (A) 所示的遮光层 102。遮光层 102 的厚度是 30 ～ 200nm， 优选是 50 ～ 150nm， 在本实施方式中， 例如采用了 100nm。
下面， 如图 2 的 (A) 所示， 为了防止来自基板 101 的杂质发生扩散， 形成氧化硅膜、 氮化硅膜或者氮氧化硅膜等基底膜 103、 104。在本实施方式中， 例如用等离子 CVD 法形成 由 SiH4、 NH3、 N2O 原料气体所制造的氮氧化硅膜作为下层的第 1 基底膜 103， 在其上同样地 用等离子 CVD 法将 SiH4、 N2O 作为原料气体来层叠形成第 2 基底膜 104。第 1 基底膜 103 的氮氧化硅膜的厚度是 30 ～ 400nm， 例如采用 200nm， 第 2 基底膜 104 的氧化硅膜的厚度是 50 ～ 200nm， 例如采用 100nm。在本实施方式中， 使用 2 层基底膜 103、 104， 但是也可以是例 如单层的氧化硅膜。
下面， 以 20 ～ 150nm( 优选 30 ～ 80nm) 的厚度， 将具有非晶质结构的硅膜 ( 非晶 质硅膜 )105 用等离子 CVD 法、 溅射法等公知的方法形成为非晶质半导体膜。在本实施方式中， 用等离子 CVD 法形成了厚度是 50nm 的非晶质硅膜。另外， 基底膜 103、 104 与非晶质硅 膜 105 可以用相同的成膜法来形成， 因此， 也可以连续形成两者。形成基底膜 103、 104 后， 不将其一下暴露在大气氛围中， 由此可以防止其表面的污染， 可以降低所制造的 TFT 的特 性不均匀、 阈值电压的变动。
接着， 形成氧化硅膜或者氮化硅膜 ( 厚度 ： 50 ～ 400nm， 例如 200nm)， 通过图案化 使一部分开口， 由此如图 2 的 (A) 所示， 形成掩模膜 106。在此， 通过掩模膜 106 的开口部， 露出非晶质硅膜 105 中的形成 TFT 的部分。
下面， 将包含按重量换算为 1 ～ 10ppm 程度、 例如 5ppm 的催化剂元素 ( 在本实施 方式中是镍 )107 的水溶液 ( 乙酸镍水溶液 ) 用旋涂法进行涂敷， 形成催化剂元素含有层。 催化剂元素 107 在掩模膜 106 的开口部有选择地接触非晶质硅膜 105， 形成催化剂元素添加 区域。该状态相当于图 2 的 (A) 的状态。除了优选镍 (Ni) 以外， 优选将从包括铁 (Fe)、 钴 (Co)、 锡 (Sn)、 铅 (Pb)、 钯 (Pd)、 铜 (Cu) 的群中所选的一种或者多种元素用作催化剂元素 107。 虽然与这些元素相比， 催化效果小， 但是钌 (Ru)、 铑 (Rh)、 锇 (Os)、 铱 (Ir)、 白金 (Pt)、 金 (Au) 等也发挥催化剂元素的功能。此时， 所掺杂的催化剂元素的量是极微量的， 非晶质 硅膜 105 和掩模膜 106 表面上的催化剂元素浓度由全反射荧光 X 线分析 (TRXRF) 法管理。 在本实施方式中， 是 5×1012atoms/cm2 左右。此外， 为了提高旋转涂敷时非晶质硅膜 105 表面的濡湿性， 也可以在本工序以前， 用臭氧水等使非晶质硅膜 105 表面稍微氧化。 此外， 在本实施方式中使用了通过旋涂法掺杂镍的方法， 也可以采用通过蒸镀法、 溅射法等将包含催化剂元素的薄膜 ( 在本实施方式的情况下是镍膜 ) 形成在非晶质硅膜 105 上的方案。
下面， 如图 2 的 (B) 所示， 使非晶质硅膜 105 的一部分结晶化。在本实施方式中， 在非活性氛围下， 例如在氮氛围中进行加热处理。作为加热处理， 优选用 500 ～ 650℃进行 30 分钟～ 4 小时的退火处理。在本实施方式中， 作为一个例子用 600℃进行 1 小时的加热 处理。通过该加热处理， 如图 2 的 (B) 所示， 在非晶质硅膜 105 中， 仅在添加了催化剂元素 107 的区域， 对非晶质硅膜表面所添加的镍扩散到非晶质硅膜 105 中， 并且产生硅化物， 以 其为核心进行非晶质硅膜 105 的结晶化。其结果是 ： 该区域的非晶质硅膜 105 结晶化， 成为 结晶质硅区域 ( 也称为 “利用催化剂结晶化区域” )105a。此时， 在掩模膜 106 上存在的镍 107 被掩模膜 106 阻挡， 无法到达下层的非晶质硅膜， 掩模膜 106 下部的区域原样保持为非 晶质状态 ( 非晶质硅区域 105’ )。此外， 在此通过用炉具进行的加热处理来进行结晶化， 也 快速热退火 ) 装置来进行结晶 可以用将灯等用作热源的 RTA(Rapid Thermal Annealing ： 化。
下面， 除去掩模膜 106 后， 如图 2 的 (C) 所示， 对混和存在结晶质硅区域 105a 和非 晶质硅区域 105’ 的硅膜照射激光 108。由此， 导入了催化剂元素而有选择地结晶化的结晶 质硅区域 105a 通过激光 108 的照射下的熔融固化过程而减少结晶缺陷， 将其一部分作为生 长核进行再结晶化， 由此成为更高质量的结晶硅区域 ( 也称为 “高结晶质区域” )105b。另 外， 在非晶质区域中， 在激光 108 的照射下的熔融固化过程中， 进行结晶化， 形成结晶质硅 区域 ( 也称为 “低结晶质区域” )105c。
可以将 XeCl 准分子激光 ( 波长是 308nm)、 KrF 准分子激光 ( 波长是 248nm) 用作 此时的激光。此时激光的光束尺寸在基板 101 表面成为长条形状， 在相对于长条方向垂直
的方向上进行顺序扫描， 由此进行基板整个面的再结晶化。此时， 进行扫描， 使得光束的一 部分重叠， 由此在结晶质硅区域 105a 和非晶质区域 105 的任意一点， 进行多次激光照射， 以 提高均一性。在本实施方式中， 光束尺寸在基板 101 表面成为 300mm×0.4mm 的长条形状， 在相对于长条方向垂直的方向上以 0.02mm 的步幅进行顺序扫描。即， 在硅膜的任意一点， 进行合计 20 次的激光照射。除了上述脉冲振荡型或者连续发光型的 KrF 准分子激光、 XeCl 准分子激光以外， 可以将 YAG 激光或者 YVO4 激光等用作此时可以使用的激光。 另外， 此时的 激光照射能量密度是以 250 ～ 450mJ/cm2、 例如 350mJ/cm2 的能量密度进行照射。 当此时的 激光的能量密度过高时， 在前面工序中所得到的结晶质硅区域 105a 的结晶状态将被重置。
这样得到的结晶质硅区域 105b 的结晶面取向大致由使用催化剂元素的固相结晶 化工序决定， 主要包括 <111> 晶带面， 其中特别是由 (110) 面取向和 (211) 面取向占据整体 的 50％以上的区域。 另外， 其平均结晶粒径、 结晶畴 ( 大致相同的面方向区域 ) 的畴直径为 2 ～ 5μm。与此相对， 通过照射激光而从非晶质状态结晶化的结晶质硅区域 105c 的结晶面 取向是随机的， 特别是经常看到 (100) 面取向和 (111) 面取向。(100) 面取向和 (111) 面取 向均不进入 <111> 晶带面的组。另外， 平均结晶粒径为 100 ～ 300nm。
其后， 如图 2 的 (D) 所示， 除去结晶质硅区域 105b、 105c 的不需要的区域进行元件 间分离。此时， 使用通过镍而结晶化的结晶质硅区域 105b 来形成后来成为 TFT 的活性区域 ( 源极 / 漏极区域、 沟道区域 ) 的岛状半导体层 109t， 利用不使用以镍造成的结晶生长， 而 是仅照射激光而结晶化的区域 105c 来形成后来成为 TFD 的活性区域 (n+/p+ 区域、 本征区 域 ) 的岛状的半导体层 109d。
接着， 如图 2 的 (E) 所示， 形成覆盖这些岛状半导体层 109t 和 109d 的栅极绝缘膜 110。作为栅极绝缘膜 110， 优选厚度是 20 ～ 150nm 的氧化硅膜， 在此使用了厚度是 100nm 的氧化硅膜。
接着， 在栅极绝缘膜 110 上用溅射法或者 CVD 法等沉积导电膜， 将其图案化， 形成 后来的 TFT 的栅极电极 111。在后来的 TFD 的岛状半导体层 109d 上不形成导电膜。优选导 电膜包括高熔点金属 W、 Ta、 Ti、 Mo 或者其合金材料的任一个。另外， 优选导电膜的厚度是 300 ～ 600nm， 在本实施方式中， 使用了例如厚度是 450nm 的微量地添加了氮的钽 (Ta) 膜。
下面， 如图 2 的 (F) 所示， 在栅极绝缘膜 110 上形成包括抗蚀剂的掩模 112， 使其 覆盖后来成为 TFD 的活性区域的岛状半导体层 109d 的一部分。在这种状态下， 从基板 101 上方对整个面离子掺杂 n 型杂质 ( 磷 )113。进行磷 113 的离子掺杂， 使其穿过栅极绝缘膜 110， 注入到半导体层 109t、 109d。根据该工序， 对在成为 TFD 的活性区域的岛状半导体层 109d 中从抗蚀剂掩模 112 露出的区域以及在成为 TFT 的活性区域的岛状半导体层 109t 中 从栅极电极 111 露出的区域注入磷 113。在由抗蚀剂掩模 112 和栅极电极 111 覆盖的区域 中， 不掺杂磷 113。由此， 在 TFT 的半导体层 109t 中， 注入了磷 113 的区域成为后来的 TFT 的源极区域和漏极区域 114， 被栅极电极 111 掩弊而未注入磷 113 的区域后来成为 TFT 的 沟道区域 116。另外， 在 TFD 的岛状半导体层 109d 中， 注入了磷 113 的区域成为后来的 TFD 的 n+ 区域 115。
下面， 除去在前面工序中所用的抗蚀剂掩模 112 后， 如图 2 的 (G) 所示， 在栅极绝 缘膜 108 上形成包括抗蚀剂的掩模 117， 使其覆盖后来成为 TFD 的活性区域的岛状半导体 层 109d 的一部分以及后来成为 TFT 的活性区域的岛状半导体层 109t 的整个面。并且， 在这种状态下， 从基板 101 上方对整个面离子掺杂 p 型杂质 ( 硼 )118。此时进行硼 118 的离 子掺杂， 使其穿过栅极绝缘膜 110， 注入到岛状半导体层 109d。根据该工序， 对在 TFD 的岛 状半导体层 109d 中从抗蚀剂掩模 117 露出的区域注入硼 118。对由掩模 117 覆盖的区域 不掺杂硼 118。由此， 在 TFD 的岛状半导体层 109d 中， 注入了硼 118 的区域成为后来的 TFD 的 p+ 区域 119， 在前面工序中也未注入磷的区域成为后来的本征区域 120。
其后， 除去抗蚀剂掩模 118， 在非活性氛围下， 例如在氮氛围中进行热处理。由此， 如图 2 的 (H) 所示， 在 TFT 的源极 / 漏极区域 114、 TFD 的 n+ 区域 115 和 p+ 区域 119 中， 修复掺杂时所产生的结晶缺陷等掺杂损坏， 使分别掺杂的磷和硼活性化。由此， 实现 TFT 的 源极 / 漏极区域 114、 TFD 的 n+ 区域 115 和 p+ 区域 119 的低电阻化。并且， 在该热处理工 序中， TFT 的源极 / 漏极区域 114 中掺杂的磷提高了该区域中的镍的固溶度， 使在沟道区域 116 中存在的镍从沟道区域向源极 / 漏极区域在箭头 121 所示的方向上移动。 其结果是 ： 在 TFT 的源极 / 漏极区域 114 中， 镍移动过来， 因此， 这些区域的镍浓度高于沟道区域 116 的镍 浓度， 成为 1×1018/cm3 以上。作为此时的加热处理， 也可以使用一般的加热炉， 但是更优 选使用 RTA(Rapid Thermal Annealing ： 快速热退火 )。 特别适用对基板表面吹高温非活性 气体， 瞬间进行升降温的方式。
接着， 如图 2 的 (I) 所示， 将氧化硅膜或者氮化硅膜形成为层间绝缘膜。在本实施 方式中， 采用了氮化硅膜 122 和氧化硅膜 123 的 2 层结构。其后， 形成接触孔， 用金属材料 形成 TFT 的电极、 配线 124 和 TFD 的电极、 配线 125。
最后， 用 1 个气压的氮氛围或者氢混合氛围进行 350 ～ 450℃的退火， 完成图 2 的 (I) 所示的薄膜晶体管 126 和薄膜二极管 127。并且根据需要， 出于保护它们的目的， 也可 以在薄膜晶体管 126 和薄膜二极管 127 上设置包括氮化硅膜等的保护膜。
这样， 可以分别分开制造 TFT 和 TFD 各自的半导体层， 以及 TFT 的沟道区域和 TFD 的本征区域。其结果是 ： 可以用使同一非晶质半导体膜结晶化而形成的半导体层来同时实 现 TFT 和 TFD 各自所要求的最适合的元件特性。在本实施方式中， TFD 的半导体层的镍浓 度实质上是零， 即使用任何测定方式也观测不到。与此相对， 在 TFT 的半导体层中， 在源极、 漏极区域 114 中催化剂元素集中起来， 如上所述成为 1×1018/cm3 以上， 沟道区域 116 成为 1×1015 ～ 1×1016/cm3 程度。
( 第 2 实施方式 )
说明本发明的第 2 实施方式的半导体装置的制造方法。在此， 用不同于上述第 1 实施方式的方法， 在玻璃基板上分开制造 TFT 的半导体层和 TFD 的半导体层。
图 3 的 (A) ～ (F) 是用于说明本实施方式的薄膜晶体管的半导体层 210t 和薄膜 二极管的半导体层 210d 的制造方法的工序截面图， 根据 (A) → (F) 的顺序， 顺序进行制造 工序。
首先， 与第 1 实施方式相同地， 在基板 ( 在本实施方式中是玻璃基板 )201 上设置 包括 Mo 等的遮光层 202， 并且在其上为了防止来自基板的杂质发生扩散， 将例如氮化硅膜 层叠形成为下层的第 1 基底膜 203， 在其上将氧化硅膜层叠形成为第 2 基底膜 204。下面， 形成厚度是 30 ～ 80nm， 例如是 50nm 的非晶质硅膜 205。该工序也可以将基底绝缘膜和非 晶质半导体膜不连通大气地连续地形成。
下面， 将包括氧化硅膜的掩模膜 206 形成为厚度是 200nm 左右。掩模绝缘膜如图3 的 (A) 所示， 具有用于对半导体膜添加催化剂元素的开口部。
下面， 将包括按重量换算为 30ppm 左右的催化剂元素 ( 在本实施方式中是镍 )207 的水溶液 ( 醋酸镍水溶液 ) 用旋涂法进行涂敷， 形成催化剂元素含有层。催化剂元素含有 层的催化剂元素 207 在掩模膜 206 的开口部有选择地接触非晶质硅膜 205， 形成催化剂元素 添加区域。该状态相当于图 3 的 (A)。
另外， 在本实施方式中使用了用旋涂法来掺杂镍 207 的方法， 但是也可以采用通 过蒸镀法、 溅射法等在非晶质硅膜上形成包括催化剂元素的薄膜 ( 在本实施方式的情况下 是镍膜 ) 的方案。
下面， 用 500 ～ 650℃ ( 优选 550 ～ 620℃ ) 进行 1 ～ 10 小时的加热处理。在本 实施方式中， 用 600℃进行 2 小时的加热处理。其结果是 ： 如图 3 的 (B) 所示， 在催化剂元 素添加区域产生结晶核， 该区域的非晶质硅膜 205 首先结晶化， 成为结晶质硅区域 ( 也称为 “第 1 利用催化剂结晶化区域” )205a。并且， 如图 3 的 (C) 所示， 将结晶化区域即结晶质硅 区域 205a 作为起点在与基板 201 大致平行的方向 ( 用箭头 208 示出的方向 ) 上进行结晶 化， 形成在宏观上结晶生长方向一致的结晶质硅区域 ( 也称为 “第 2 利用催化剂结晶化区 域” )205b。此时， 在掩模膜 206 上存在的镍被掩模膜 206 阻挡， 无法到达下层的非晶质硅 膜， 在开口区域仅通过导入的镍进行非晶质硅膜 205 的结晶化。另外， 向横向的结晶生长未 到达的区域残留为非晶质硅区域 205c。其后， 除去掩模膜 ( 氧化硅膜 )206， 得到图 3 的 (D) 示出的状态。
下面， 如图 3 的 (E) 所示， 对混和存在结晶质硅区域 205a、 205b 和非晶质硅区域 205c 的硅膜照射激光 209。 与第 1 实施方式相同地， 将 XeCl 准分子激光 ( 波长是 308nm) 用 作此时的激光， 光束的一部分重叠地进行扫描， 由此在硅膜的任意一点进行多次激光照射， 以提高均一性。
由此， 使用催化剂元素有选择地结晶化的结晶质硅区域 205a、 205b 通过激光 209 的照射下的熔融固化过程， 减少结晶缺陷， 将其一部分作为生长核进行再结晶化， 由此分别 成为更高质量的结晶质硅区域 205d、 205e。特别是在横向上进行结晶生长的结晶质硅区域 ( 也称为 “第 2 高结晶质区域” )205e 比结晶质硅区域 ( 也称为 “第 1 高结晶质区域” )205d 还要高质量化， 成为具有更高结晶性的结晶质硅膜。
另外， 在非晶质硅区域 205c 中， 在激光 209 的照射下的熔融固化过程中结晶化， 形成结晶质硅区域 ( 也称为 “低结晶质区域” )205f。此时的激光照射能量密度是以 250 ～ 450mJ/cm2， 例如以 350mJ/cm2 的能量密度进行照射。另外， 此时， 当激光的能量密度过高 时， 在前面工序中得到的结晶质硅区域 205b 的结晶状态被重置。
这样得到的结晶质硅区域 205e 的结晶面取向大致由使用催化剂元素的固相结晶 化工序决定， 主要包括 <111> 晶带面， 其中特别是由 (110) 面取向和 (211) 面取向占据整体 的 50％以上的区域。另外， 其结晶状态包括沿着一个方向的结晶畴 ( 大致相同的面方向区 域 )， 不成为结晶粒这样的概念。 另外， 结晶质硅区域 204d 的结晶面取向同样地也主要包括 <111> 晶带面， (110) 面取向和 (211) 面取向处于优势， 但是随机地产生结晶核， 形成小于结 晶质硅区域 205e 的结晶畴 (1μm ～ 3μm)。通过照射激光， 从非晶质状态结晶化的结晶质 硅区域 205f 的结晶面取向是随机的， 特别是经常看到 (100) 面取向和 (111) 面取向。 (100) 面取向和 (111) 面取向均不进入 <111> 晶带面的组。另外， 平均结晶粒径为 100 ～ 300nm。其后， 除去结晶质硅区域 205e、 205f 的不需要的区域进行元件间分离。如图 3 的 (F) 所示， 用在横向上进行结晶生长的高质量的结晶质硅区域 205e 来形成后来成为 TFT 的 活性区域 ( 源极 / 漏极区域、 沟道区域 ) 的岛状半导体层 210t， 用结晶质硅区域 205f 来形 成后来成为 TFD 的活性区域 (n+/p+ 区域、 本征区域 ) 的岛状半导体层 210d。
之后， 用与实施方式 1 相同的方法， 将这些岛状半导体层 210t、 210d 作为 TFT 和 TFD 的活性区域来完成各自的 TFT 和 TFD。根据本实施方式， 可以将在横向上进行结晶生长 的更高质量的结晶质硅膜用作 TFT 的半导体层， 可以实现具有更高电流驱动能力的 TFT。 这 样， 可以分别分开制造 TFT 和 TFD 各自的半导体层以及 TFT 的沟道区域和 TFD 的本征区域 所要求的最适合的状态。其结果是 ： 可以用使同一非晶质半导体膜结晶化而形成的半导体 层来同时实现 TFT 和 TFD 各自所要求的最适合的元件特性。
( 第 3 实施方式 )
说明本发明的第 3 实施方式的半导体装置的制造方法。在此， 在玻璃基板上同时 制造用于显示的像素 TFT 及其辅助电容 ( 电容 )、 用于驱动的 CMOS 结构的 TFT 电路以及光 传感器 TFD。本实施方式的半导体装置可以应用于光传感器内置型有源矩阵型液晶显示装 置、 有机 EL 显示装置等。
图 4 ～图 6 是用于说明本实施方式的驱动电路用 n 沟道型薄膜晶体管、 p 沟道型 薄膜晶体管、 像素电极驱动用 n 沟道型薄膜晶体管、 与其连接的辅助电容以及光传感器用 薄膜二极管的制造方法的截面工序图， 根据图 4 的 (A) →图 6 的 (K) 的顺序来顺序进行制 造工序。
首先， 如图 4 的 (A) 所示， 在玻璃基板 301 的形成 TFT 和 TFD 的表面， 形成金属膜 或者硅膜等， 其在后来的 TFD 中发挥用于遮蔽来自基板背面方向的光的遮光层的功能， 将 其图案化， 形成遮光层 302。在本实施方式中， 通过溅射形成钼 (Mo) 膜作为金属膜。优选 Mo 膜的厚度是 30 ～ 300nm， 更优选是 50 ～ 200nm， 例如采用 100nm。
下面， 如图 4 的 (B) 所示， 在玻璃基板 301 和遮光层 302 上， 例如通过等离子 CVD 法 来形成氧化硅膜、 氮化硅膜或者氮氧化硅膜等基底膜。这些基底膜是为了防止来自玻璃基 板的杂质发生扩散而设置的。在本实施方式中， 形成厚度是 100nm 左右的氮化硅膜作为下 层的第 1 基底膜 303， 在其上将厚度是 200nm 左右的氧化硅膜层叠形成为第 2 基底膜 304。 下面， 通过等离子 CVD 法等形成厚度是 20 ～ 80nm 程度、 例如 40nm 的本征 (I 型 ) 非晶质硅 膜 (a-Si 膜 )305。并且， 形成氧化硅膜或者氮化硅膜 ( 厚度 ： 50 ～ 400nm， 例如 150nm)， 通 过图案化， 得到使一部分开口的掩模膜 306。在掩模膜 306 的开口部露出非晶质硅膜 305。
接着， 对非晶质硅膜 305 表面添加催化剂元素。对非晶质硅膜 305， 将包括按重量 换算为例如 30ppm 的催化剂元素 ( 在本实施方式中是镍 )307 的水溶液 ( 醋酸镍水溶液 ) 用旋涂法进行涂敷， 形成催化剂元素含有层。催化剂元素 307 在掩模膜 306 的开口部有选 择地接触非晶质硅膜 305， 形成催化剂元素添加区域。该状态相当于图 4 的 (B) 的状态。
除了优选镍 (Ni) 以外， 优选将从包括铁 (Fe)、 钴 (Co)、 锡 (Sn)、 铅 (Pb)、 钯 (Pd)、 铜 (Cu) 的群所选的一种或者多种元素用作催化剂元素。虽然与这些元素相比， 催化效果 小， 但是钌 (Ru)、 铑 (Rh)、 锇 (Os)、 铱 (Ir)、 白金 (Pt)、 金 (Au) 等也可以发挥催化剂元素的 功能。此时， 所掺杂的催化剂元素的量是极微量的， 非晶质硅膜 305 的表面上的催化剂元素 浓度由全反射荧光 X 线分析 (TRXRF) 法来管理。在本实施方式中， 是 5×1012atoms/cm2 左右。此外， 为了提高旋转涂敷时的非晶质硅膜 305 表面的濡湿性， 也可以在本工序之前， 用 臭氧水等使非晶质硅膜 305 表面稍微氧化。
此外， 在本实施方式中使用了通过旋涂法掺杂镍的方法， 也可以采用通过蒸镀法、 溅射法等在非晶质硅膜 305 上形成包括催化剂元素的薄膜 ( 在本实施方式的情况下是镍 膜 ) 的方案。
其后， 如图 4 的 (C) 所示， 在非活性氛围下， 例如在氮氛围中进行加热处理， 使其结 晶化。优选加热处理用 550 ～ 620℃进行 1 小时～ 4 小时的退火处理。在本实施方式中， 作 为一个例子用 600℃进行了 2 小时的加热处理。
在该加热处理中， 在催化剂元素直接接触的区域， 对非晶质硅膜 305 表面所添加 的镍扩散到非晶质硅 305 中， 并且产生硅化物， 将其作为核心进行非晶质硅膜 305 的结晶 化。其结果是 ： 非晶质硅膜 305 结晶化， 成为结晶质硅区域 305a。并且， 如图 4 的 (C) 所示， 以之前结晶化的区域即结晶质硅区域 305a 为起点在与基板大致平行的方向 ( 用箭头 308 所示的方向 ) 上进行结晶化， 形成在宏观上结晶生长方向一致的结晶质硅区域 305b。 此时， 掩模膜 306 上存在的镍被掩模膜 306 阻挡， 无法到达下层的非晶质硅膜， 仅由导入到掩模膜 306 的开口部的镍来进行非晶质硅膜 305 的结晶化。 另外， 向横向的结晶生长未到达的区域 残留为非晶质硅区域 305c。 此外， 在此通过使用炉具的加热处理进行了结晶化， 但是也可以 用将灯等用作热源的 RTA(Rapid Thermal Annealing ： 快速热退火 ) 装置来进行结晶化。 下面， 除去掩模膜 ( 氧化硅膜 )306 后， 如图 4 的 (D) 所示， 对整个基板 301 照射激 光 309。即， 对直接添加催化剂元素而结晶化的结晶质硅区域 305a、 在横向上生长的结晶质 硅区域 305b 以及横向的结晶生长无法到达的非晶质硅区域 305c 同样地照射激光 309。由 此， 在导入催化剂元素而有选择地结晶化的结晶质硅区域 305a、 305b 中， 通过激光 309 照射 下的熔融固化过程而减少结晶缺陷， 将其一部分作为生长核进行再结晶化， 由此分别成为 更高质量的结晶质硅区域 305x、 305y。特别是在横向上进行结晶生长的结晶质硅区域 305y 进一步高质量化， 成为具有更高结晶性的结晶质硅膜。另外， 在非晶质硅区域 305c 中， 在激 光 309 照射下的熔融固化过程中结晶化， 形成结晶质硅区域 305z。
作 为 激 光， 可 以 适 用 XeCl 准 分 子 激 光 ( 波 长 308nm)、 KrF 准 分 子 激 光 ( 波 长 248nm)。此时的激光的光束尺寸在基板 301 的表面成为长条形状， 在相对于长条方向垂直 的方向上进行顺序扫描， 由此进行基板整个面的再结晶化。 此时， 使得光束的一部分重叠地 进行扫描， 由此在结晶质硅区域 305a、 305b、 非晶质区域 305c 的任意一点， 进行多次激光照 射， 以提高均一性。在本实施方式中， 光束尺寸在基板 301 的表面成为 300mm×0.4mm 的长 条形状， 在相对于长条方向垂直的方向上以 0.02mm 的步幅进行顺序扫描。即， 在硅膜的任 意一点， 进行共计 20 次的激光照射。除了上述脉冲振荡型或者连续发光型的 KrF 准分子激 光、 XeCl 准分子激光以外， 可以将 YAG 激光或者 YVO4 激光等用作此时可以使用的激光。
其后， 除去结晶质硅区域 305x、 305y、 305z 的不需要的区域， 进行元件间分离。此 时， 如图 4 的 (E) 所示， 使用用催化剂元素在横向上进行结晶生长的结晶质硅区域 305y 来 形成后来成为构成驱动电路部的 n 沟道型 TFT 的活性区域 ( 源极 / 漏极区域、 沟道区域 ) 的 岛状半导体层 310n 以及成为 p 沟道型 TFT 的活性区域 ( 源极 / 漏极区域、 沟道区域 ) 的岛 状半导体层 310p。另外， 使用将非晶质区域用激光结晶化的结晶质硅区域 305z， 来形成后 来成为光传感器 TFD 的活性区域 (n+/p+ 区域、 本征区域 ) 的岛状半导体层 310d。对于像素
电极驱动用 n 沟道型 TFT 的活性区域 ( 源极 / 漏极区域、 沟道区域 ) 和与其连接的构成辅助 电容的下部电极的岛状半导体层 310g， 形成后来成为 TFT 的活性区域的区域， 使其包括结 晶质硅区域 305y， 形成成为辅助电容的下部电极的区域， 使其包括结晶质硅区域 305z， 即， 在半导体层 310g 中， 部分地存在 2 种不同的结晶质区域 305y、 305z。
在此， 也可以对所有这些半导体层或者一部分半导体层， 以控制阈值电压为目的， 用 1×1016 ～ 51×1017/cm3 程度的浓度来掺杂硼 (B) 作为赋予 p 型的杂质元素。硼 (B) 的添加也可以用离子掺杂法来实施， 也可以在形成非晶质硅膜时同时地进行掺杂。
下面， 如图 5 的 (F) 所示， 进行栅极绝缘膜 311 的形成以及 n 型杂质 ( 磷 )313 的 注入。首先， 形成厚度是 20 ～ 150nm、 在此是 100nm 的氧化硅膜作为栅极绝缘膜 311， 使 其覆盖成为上述活性区域的半导体层 310n、 310p、 310g、 310d。当形成氧化硅膜时， 在此 将 TEOS(Tetra Ethoxy Ortho Silicate ： 正硅酸乙酯 ) 作为原料， 与氧一起用基板温度 是 150 ～ 600℃， 优选是 300 ～ 450℃， 通过 RF 等离子 CVD 法进行分解、 沉积。或者也可以 将 TEOS 作为原料， 与臭氧氛围一起， 通过减压 CVD 法或者常压 CVD 法， 基板温度是 350 ～ 600℃， 优选是 400 ～ 550℃， 进行形成。 另外， 成膜后， 为了提高栅极绝缘膜自身的整体特性 和结晶质硅膜 / 栅极绝缘膜的界面特性， 也可以在非活性氛围下用 500 ～ 600℃进行 1 ～ 4 小时的退火。另外， 在栅极绝缘膜 311 中， 也可以将其它包括硅的绝缘膜以单层或者层叠结 构来使用。
接着， 将光致抗蚀剂造成的抗蚀剂掩模 312n、 312p、 312g、 312d 设置在各自的岛状 半导体层 310n、 310p、 310g、 310d 上。在此， 在后来成为 n 沟道型 TFT 的活性区域的半导体 层 310n 中， 在后来成为沟道区域的中央部设置抗蚀剂掩模 312n， 露出两端。 另外， 在后来成 为像素 TFT 的活性区域和辅助电容的下部电极的半导体层 310g 中， 在后来成为像素 TFT 的 活性区域的部分设置抗蚀剂掩模 312g， 露出后来成为辅助电容的下部电极的部分。在后来 成为 p 沟道型 TFT 的活性区域的半导体层 310p 以及成为 TFD 的活性区域的半导体层 310d 中， 用抗蚀剂掩模 312p、 312d 来覆盖整个半导体层。
在这种状态下， 通过离子掺杂法， 将抗蚀剂掩模 312n、 312p、 312g、 312d 作为掩模， 对岛状半导体层 310n 和 310g 注入低浓度杂质 ( 磷 )313。 将磷化氢 (PH3) 用作掺杂气体， 加 速电压采用 60 ～ 90kV， 例如 70kV， 掺杂量采用 5×1012 ～ 5×1014cm-2， 例如 5×1013cm-2。 根据该工序， 在岛状半导体层 310n、 310g 中， 对未被抗蚀剂掩模 312n、 312g 覆盖的区域注入 低浓度磷 313， 分别成为低浓度的 n 型杂质区域 314n、 314g。对被抗蚀剂掩模 312n、 312 掩 蔽的区域不注入磷 313。另外， 在岛状半导体层 310p 和 310d 中， 整个半导体层被抗蚀剂掩 模 312p、 312d 分别掩蔽， 磷 313 完全未被注入。
下面， 如图 5 的 (G) 所示， 通过溅射法沉积高熔点金属来形成导电膜， 将其图案化， 形成栅极电极 315n、 315p、 315g 以及辅助电容的上部电极 315s。 在此， 后来的像素 TFT 的栅 极电极 315g 以降低像素 TFT 的截止动作时的漏电流为目的， 分割为 2 个而构成， 采用 2 个 TFT 串联连接的、 所谓的双栅极结构。像素 TFT 的栅极结构也可以是进一步增加栅极电极 315g 的个数 (TFT 的串联连接数 ) 的三栅极、 四栅极结构。
作为高熔点金属， 也可以是从包括钽 (Ta) 或者钨 (W)、 钼 (Mo)、 钛 (Ti) 的群中 所选的元素、 以上述元素为主要成分的合金、 或者将上述元素组合后的合金 ( 代表性的是 Mo-W 合金、 Mo-Ta 合金 )。另外， 也可以将硅化钨、 硅化钛、 硅化钼用作替代材料。在本实施方式中， 形成钨 (W) 膜 ( 厚度 ： 300 ～ 600nm， 例如 450nm) 作为导电膜。此时， 为了实现低电 阻化， 也可以降低在导电膜中含有的杂质浓度， 例如使氧浓度为 30ppm 以下， 由此可以实现 20μΩcm 以下的比电阻值。
下面， 设置光致抗蚀剂造成的掺杂掩模 316， 使其大一圈地覆盖后来的光传感 器 TFD 的半导体层 310d， 通过离子掺杂法， 将栅极电极 315n、 315p、 315g 以及辅助电容的 上部电极 315s 作为掩模对各自的 TFT 的活性区域注入第 2 低浓度杂质 ( 磷 )317。将磷 化氢 (PH3) 用作掺杂气体， 加速电压采用 60 ～ 90kV， 例如 70kV， 掺杂量采用 1×1012 ～ 1×1014cm-2， 例如 2×1013cm-2。 通过该工序， 在岛状半导体层 310n、 310p、 310g 中， 对未被 栅极电极 315n、 315p、 315g 以及辅助电容的上部电极 315s 覆盖的区域， 注入第 2 低浓度磷 317， 分别成为第 2 低浓度 n 型杂质区域 318n、 318p、 318g。对被栅极电极 315n、 315p、 315g、 辅助电容的上部电极 315s 以及抗蚀剂掩模 316 掩蔽的区域， 不注入杂质 317。该状态相当 于图 5 的 (G)。
除去抗蚀剂掩模 316 后， 接着， 如图 5 的 (H) 所示， 设置光致抗蚀剂造成的掺杂掩 模 319g， 使其大一圈地覆盖后来的像素 TFT 的栅极电极 315g， 在后来的 p 沟道型 TFT 中， 设置光致抗蚀剂造成的掺杂掩模 319p， 使其更大一圈地覆盖栅极电极 315p 且使半导体 层 310p 的外缘部露出。另外， 在后来的光传感器 TFD 中， 设置光致抗蚀剂造成的掺杂掩模 319d， 使得半导体层 310d 的一部分露出。其后， 通过离子掺杂法， 将后来的 n 沟道型 TFT 的 栅极电极 315n 和辅助电容的上部电极 315s 以及抗蚀剂掩模 319p、 319g、 319d 作为掩模， 对 各个半导体层高浓度地注入杂质 ( 磷 )320。将磷化氢 (PH3) 用作掺杂气体， 加速电压采用 60 ～ 90kV， 例如 70kV， 掺杂量采用 1×1015 ～ 1×1016cm-2， 例如 5×1015cm-2。
通过该工序， 在 n 沟道型 TFT 的半导体层 310n 中， 对从栅极电极 315n 露出的区域 高浓度地注入杂质 ( 磷 )320， 相对于栅极电极 315n 自我调整地形成后来的 n 沟道型 TFT 的 源极 / 漏极区域 321n。并且， 在半导体层 310n 中， 在被栅极电极 315n 覆盖的、 未掺杂高浓 度磷 320 的区域中的在前面工序中低浓度地注入了磷的区域成为与栅极电极 315n 重叠的 LDD、 所谓 GOLD(Gate Overlapped Lightly Doped Drain ： 栅极重叠轻掺杂漏极 ) 区域 322n， 也未注入低浓度磷的栅极电极 315n 下的区域成为沟道区域 328n。 通过采用这种结构， 可以 缓和沟道区域与源极 / 漏极区域的接合部的电场集中， 极大地提高热载流子耐受性， 可以 较大地提高驱动电路的 n 沟道型 TFT 的可靠性。
在像素 TFT 方面， 是在半导体层 310g 中， 对从抗蚀剂掩模 319g 露出的区域高浓度 地注入杂质 ( 磷 )320， 形成后来的像素 TFT(n 沟道型 ) 的源极 / 漏极区域 321g。 并且， 被抗 蚀剂掩模 319g 覆盖的、 未掺杂高浓度磷 320 的区域中的在前面工序中低浓度地注入了磷的 区域成为 LDD 区域 323g， 也未注入低浓度磷的栅极电极 315g 下的区域成为沟道区域 328g。 在像素 TFT 中， 采用这样在栅极电极的外侧偏置的 LDD 结构， 可以较大地降低 TFT 截止动作 时的漏电流。
在 p 沟道型 TFT 的半导体层 310p 中， 对从抗蚀剂掩模 319p 露出的区域高浓度地 注入杂质 ( 磷 )320， 形成高浓度 n 型区域 321p。被抗蚀剂掩模 319 覆盖的、 注入了低浓度 磷 317 的区域 323p 原样保持。另外， 在光传感器 TFD 的半导体层 310d 中， 也对从抗蚀剂掩 模 319d 露出的区域高浓度地注入杂质 ( 磷 )320， 形成高浓度 n 型区域 321d。此时的区域 321n、 321p、 321g 以及 321d 的 n 型杂质元素 ( 磷 )320 的膜中浓度成为 1×1019 ～ 1×1021/cm3。另外， n 沟道型 TFT 的 GOLD 区域 322n 的 n 型杂质元素 ( 磷 )313 的膜中浓度成为 5×1017 ～ 1×1019/cm3， 像素 TFT 的 LDD 区域 323g 的 n 型杂质元素 ( 磷 )317 的膜中浓度 成为 1×1017 ～ 5×1018/cm3。当是这种范围时， 可以有效地发挥 GOLD 区域或者 LDD 区域 的功能。
下面， 除去抗蚀剂掩模 319p、 319g、 319d 后， 如图 6 的 (I) 所示， 另外重新设置光致 抗蚀剂造成的掺杂掩模 324n、 324g、 324d， 使其整个面地覆盖 n 沟道型 TFT 的半导体层 310n 以及构成像素 TFT 及其辅助电容的半导体层 310g， 且使其覆盖 TFD 的半导体层 310d 的一部 分。在这种状态下， 通过离子掺杂法， 将抗蚀剂掩模 324n、 324g、 324d 以及 p 沟道型 TFT 的 栅极电极 315p 作为掩模， 对 p 沟道型 TFT 的半导体层 310p 和 TFD 的半导体层 310d 注入赋 予 p 型的杂质 ( 硼 )325。将乙硼烷 (B2H6) 用作掺杂气体， 加速电压采用 40kV ～ 90kV， 例 如 75kV， 掺杂量采用 1×1015 ～ 1×1016cm-2， 例如 3×1015cm-2。
通过该工序， 在 p 沟道型 TFT 的半导体层 310p 中， 除了栅极电极 315p 下部以外， 高浓度地注入硼 325。 根据该工序， 在区域 323p 中， 使在前面工序中低浓度地注入的 n 型杂 质磷 317 翻转， 成为 p 型， 相对于栅极电极 315p 自我调整地形成后来的 TFT 的源极 / 漏极 区域 326p。另外， 在区域 321p 中， 在前面工序中注入的高浓度磷 320 的基础上， 注入高浓 度的硼 325， 发挥吸气区域 327p 的功能。在栅极电极 315p 下面的区域中， 未注入高浓度的 硼， 成为沟道区域 328p。
另外， 在光传感器 TFD 的半导体层 310d 中， 对从抗蚀剂掩模 324d 露出的区域高浓 度地注入硼 325， 形成后来的 TFD 的 p 型区域 326d。 被抗蚀剂掩模 324d 和前面工序中的抗蚀 剂掩模 319d 一起掩蔽、 高浓度磷、 硼均未注入的区域成为后来的 TFD 的本征区域 328d。 此时 的区域 326p、 326d、 327p 的 p 型杂质元素 ( 硼 )325 的膜中浓度成为 1.5×1019 ～ 3×1021/ cm3。在上述工序中， n 沟道型 TFT 的半导体层 310n 和成为像素 TFT 及其辅助电容的下部 电极的半导体层 310g 被掩模膜 324n、 324g 覆盖整个面， 因此， 未掺杂硼 325。
接着， 除去抗蚀剂掩模 324n、 324g、 324d 后， 将其在非活性氛围下， 例如在氮氛围 中进行加热处理。 在本实施方式中， 使用了将基板逐一地移动到高温氛围中吹高温氮气， 由 此进行快速升降温的方式的 RTA 处理。 作为处理条件， 用超过 200℃ / 分钟的升降温速度来 进行升降温， 例如用 650℃进行 10 分钟的加热处理。也可以将其它方式用作此时的加热处 理， 条件由实施者适当设定即可。当然， 也可以使用一般的扩散炉 ( 熔炉 )、 灯加热方式的 RTA。根据该热处理工序， 如图 6 的 (J) 所示， 在后来的 n 沟道型 TFT 的半导体层 310n、 像素 开关用薄膜晶体管 310g 中， 对源极 / 漏极区域 321n、 321g 所掺杂的磷提高了在该区域中的 镍的固溶度， 使在沟道区域 328n、 328g、 GOLD 区域 322n、 LDD 区域 323g 中存在的镍从沟道 区域向 GOLD 区域或者 LDD 区域以及源极 / 漏极区域在用箭头 329 示出的方向上移动。另 外， 在后来的 p 沟道型 TFT 的半导体层 310p 中， 在源极 / 漏极区域的外侧所形成的吸气区 域 327p 中高浓度地掺杂的磷和硼以及掺杂硼时产生的结晶缺陷等使在沟道区域 328p、 源 极 / 漏极区域 326p 中存在的镍从沟道区域向源极 / 漏极区域以及吸气区域， 同样地在用箭 头 329 示出的方向上移动。根据该加热处理工序， 在 n 沟道型 TFT 和像素 TFT 的源极 / 漏 极区域 321n、 321g、 p 沟道型 TFT 以及 TFD 的吸气区域 327p 中， 镍移动过来， 因此， 这些区域 的镍浓度成为 1×1018/cm3 以上。
另外， 通过该加热处理工序， 也可以同时地进行对 n 沟道型 TFT 和像素 TFT 的源极/ 漏极区域 321n、 321g、 GOLD 区域 322n、 LDD 区域 323g、 辅助电容下部电极区域 322g 以及 TFD 的 n 型区域 321d 所掺杂的 n 型杂质 ( 磷 ) 以及对 p 沟道型 TFT 的源极 / 漏极区域 326p 和 TFD 的 p 型区域 326d 所掺杂的 p 型杂质 ( 硼 ) 的活性化。其结果是 ： n 沟道型 TFT、 像素 TFT 的源极 / 漏极区域以及 TFD 的 n 型区域的方块电阻值成为 0.5 ～ 1kΩ/ □程度， GOLD 区域和辅助电容下部电极区域的方块电阻值成为 20 ～ 60kΩ/ □程度， LDD 区域的方块电 阻值成为 40 ～ 100kΩ/ □。另外， p 沟道型 TFT 的源极 / 漏极区域以及 TFD 的 p 型区域的 方块电阻值成为 0.7 ～ 1.2kΩ/ □程度。在吸气区域中， 所掺杂的 n 型杂质元素磷与 p 型 杂质元素硼使载流子 ( 电子和空穴 ) 相互抵消， 当其方块电阻值是数十 kΩ/ □时， 成为不 能发挥作为源极 / 漏极区域功能的值， 在 p 沟道型 TFT 的半导体层中， 配置吸气区域， 使其 不妨碍载流子的移动， 在动作上不成为问题。
接着， 如图 6 的 (K) 所示， 形成层间绝缘膜 331。 将氮化硅膜、 氧化硅膜或者氮氧化 硅膜用 400 ～ 1500nm( 代表性的为 600 ～ 1000nm) 的厚度形成。在本实施方式中， 形成厚 度是 200nm 的氮化硅膜 330 和厚度是 700nm 的氧化硅膜 331， 采用 2 层结构。将等离子 CVD 法用作成膜方法， 氮化硅膜是将 SiH4 和 NH3 作为原料气体， 氧化硅膜是将 TEOS 和 O2 作为 原料， 连续形成的。当然， 层间绝缘膜没有限定于此， 也可以将其它包括硅的绝缘膜作为单 层或者层叠结构， 也可以在上层设置丙烯酸等的有机绝缘膜。
并且， 用 300 ～ 500℃的温度进行 30 分钟～ 4 小时程度的热处理， 进行将半导体 层氢化的工序。该工序是如下工序 ： 向活性区域 / 栅极绝缘膜的界面供给氢原子， 将使 TFT 特性恶化的不成对结合键 ( 悬空键 ) 进行终端化而非活性化。在本实施方式中， 在包含约 3％氢的氮氛围下进行 400℃、 1 小时的热处理。当层间绝缘膜 ( 特别是氮化硅膜 330) 所包 含的氢的量充分的情况下， 即使用氮氛围进行热处理也可以获得效果。也可以进行等离子 氢化 ( 使用被等离子励起的氢 ) 作为氢化的其它方案。
下面， 在层间绝缘膜中形成接触孔， 通过金属材料， 例如氮化钛和铝的二层膜来形 成 TFT 的电极、 配线 332n、 332p、 332g 以及 332d。 氮化钛膜被设为以防止铝扩散到半导体层 为目的的阻挡膜。并且， 最后进行 350℃、 1 小时的退火， 完成图 6 的 (K) 示出的驱动器用 n 沟道型薄膜晶体管 333、 p 沟道型薄膜晶体管 334、 像素开关用薄膜晶体管 335 和连接到其 的辅助电容 336， 以及光传感器用薄膜二极管 337。在像素 TFT 中， 将 ITO 等透明导电膜连 接到电极、 配线 332g 的单方来形成像素电极。并且根据需要， 在栅极电极 315n 和 315p 上 也设置接触孔， 通过配线 332 将需要的电极之间连接起来。另外， 出于保护 TFT 的目的， 也 可以在各个 TFT 上设置包括氮化硅膜等的保护膜。
根据上面的实施方式制造的各个 TFT 的电场效应迁移率在 n 沟道型 TFT 中是 250 ～ 300cm2/Vs， 在 p 沟道型 TFT 中是 120 ～ 150cm2/Vs， 较高， 阈值电压在 N 型 TFT 中是 1V 左右， 在 P 型 TFT 中是 -1.5V 左右， 显示非常好的特性。另外， 在用由通过本实施方式制 造的 n 沟道型 TFT 和 p 沟道型 TFT 互补地构成的 CMOS 结构电路来形成逆变器链、 环形振荡 器等电路的情况下， 示出了与以往的相比， 可靠性高的、 稳定的电路特性。并且， TFD 的暗电 流值与用以往方法与 TFT 在同一基板上同时形成的情况相比， 降低到 1/5 以下， 作为光传感 器元件的明暗比提高到 5 倍以上。这样， 对于各个元件分开制造半导体层， 可以实现各个器 件的特性的最适化。
( 第 4 实施方式 )说明本发明的第 4 实施方式的半导体装置的制造方法。 在此， 用与第 3 实施方式不 同的方法， 在玻璃基板上同时制造成为显示用像素 TFT 的活性区域及其辅助电容的下部电 极的半导体层、 构成驱动用 CMOS 结构 TFT 电路的 n 沟道型 TFT 的半导体层和 p 沟道型 TFT 的半导体层以及光传感器 TFD 的半导体层。
图 7 的 (A) ～ (E) 是用于说明本实施方式的 TFT 和 TFD 的制造方法的截面工序图， 按照从图 7 的 (A) 到 (E) 的顺序来顺序进行工序。
首先， 在图 7 的 (A) 中， 在玻璃基板 401 的形成 TFT 和 TFD 的表面， 形成在后来的 TFD 中用于遮蔽来自基板背面的光的遮光层 402。
下面， 如图 7 的 (B) 所示， 在玻璃基板 401 和遮光层 402 上， 用与第 3 实施方式相 同的方法， 形成氮化硅膜作为下层的第 1 基底膜 403， 在其上层叠形成氧化硅膜作为第 2 基 底膜 404。 然后， 通过等离子 CVD 法等形成厚度是 50nm 左右的本征 (I 型 ) 非晶质硅膜 405。 下面， 形成氧化硅膜或者氮化硅膜， 通过图案化， 形成具有开口部的掩模膜 406。 在该掩模膜 406 的开口部， 露出非晶质硅膜 405。
接着， 用与第 3 实施方式类似的方法， 对非晶质硅膜 405 和掩模膜 406 的表面添加 催化剂元素 407。将镍用作催化剂元素 407， 形成催化剂元素含有层。此时， 催化剂元素 407 在掩模膜 406 的开口部有选择地接触非晶质硅膜 405， 形成催化剂元素添加区域。 该状态相 当于图 7 的 (B) 的状态。 接着， 如图 7 的 (C) 所示， 在非活性氛围下， 例如在氮氛围中进行加热处理， 进行非 晶质硅膜 405 的结晶化。在该加热处理中， 在掩模膜 406 的开口部， 将对非晶质硅膜 405 表 面添加的镍作为催化剂， 非晶质硅膜 405 结晶化， 成为结晶质硅膜 405a。 在掩模膜 406 上存 在的镍被掩模膜 406 阻挡， 无法到达下层的非晶质硅膜， 残留为非晶质硅区域 405c。这样， 在开口区域仅通过导入的镍来进行非晶质硅膜 405 的结晶化。
下面， 除去掩模膜 ( 氧化硅膜 )406 后， 如图 7 的 (D) 所示， 通过与第 3 实施方式相 同的方法， 对整个基板照射激光 409。即， 对添加催化剂元素而结晶化的区域 405a、 因为掩 模膜而以非晶质状态残留的区域 405c 同样地照射激光 409。由此， 导入催化剂元素而有选 择地结晶化的结晶质硅区域 405a 通过激光 409 照射下的熔融固化过程减少结晶缺陷， 将其 一部分作为生长核进行再结晶化， 由此成为更高质量的结晶质硅区域 405x。 另外， 在非晶质 硅区域 405c 中， 在激光 409 照射下的熔融固化过程中结晶化， 形成结晶质硅区域 405z。
其后， 如图 7 的 (E) 所示， 除去结晶质硅区域 405x、 405z 的不需要的区域， 进行元 件间分离。此时， 使用用催化剂元素进行结晶生长的结晶质硅区域 405x 来形成后来成为 沟道区域 ) 的岛状半导体 构成驱动电路部的 n 沟道型 TFT 的活性区域 ( 源极 / 漏极区域、 层 410n 以及成为 p 沟道型 TFT 的活性区域 ( 源极 / 漏极区域、 沟道区域 ) 的岛状半导体层 410p。另外， 用通过激光使非晶质区域结晶化的结晶质硅区域 405z 来形成后来成为光传感 器 TFD 的活性区域 (n+/p+ 区域、 本征区域 ) 的岛状半导体层 410d。对于像素电极驱动用 n 沟道型 TFT 的活性区域 ( 源极 / 漏极区域、 沟道区域 ) 和与其连接的构成辅助电容的下部 电极的岛状半导体层 410g， 形成后来应成为 TFT 的活性区域的区域， 使其包括结晶质硅区 域 405x， 形成应成为辅助电容的下部电极的区域， 使其包括结晶质硅区域 405z， 即， 在半导 体层 410g 中， 部分地存在 2 种不同的结晶质区域。
之后， 用与第 3 实施方式相同的方法， 将岛状半导体层 410n 作为 n 沟道型 TFT 的
活性区域， 将岛状半导体层 410p 作为 p 沟道型 TFT 的活性区域， 将岛状半导体层 410g 中的 利用催化剂元素而结晶化的区域 405x 作为像素 TFT 的活性区域， 将半导体层 410g 中的通 过照射激光而结晶化的区域 405y 作为辅助电容的下部电极， 将岛状半导体层 410d 作为 TFD 的活性区域来完成各个 TFT 和 TFD。
( 第 5 实施方式 )
说明本发明的第 5 实施方式的半导体装置的制造方法。在此， 用不同于第 3 和第 4 实施方式的方法在玻璃基板上同时制造成为显示用像素 TFT 的活性区域及其辅助电容的 下部电极的半导体层、 构成驱动用 CMOS 结构 TFT 电路的 n 沟道型 TFT 的半导体层和 p 沟道 型 TFT 的半导体层以及光传感器 TFD 的半导体层。
图 8 的 (A) ～ (E) 是用于说明本实施方式的 TFT 和 TFD 的制造方法的工序截面图， 按照从图 8 的 (A) 到 (E) 的顺序来顺序进行工序。
首先， 在图 8 的 (A) 中， 在玻璃基板 501 的形成 TFT 和 TFD 的表面， 形成在后来的 TFD 中用于遮蔽来自基板背面的光的遮光层 502。
下面， 如图 8 的 (B) 所示， 在玻璃基板 501 和遮光层 502 上， 用与第 3 实施方式相同 的方法， 形成氮化硅膜作为下层的第 1 基底膜 503， 在其上层叠形成氧化硅膜作为第 2 基底 膜 504。下面， 通过等离子 CVD 法等形成厚度是 50nm 左右的本征 (I 型 ) 非晶质硅膜 505。 接着， 如图 8 的 (B) 所示， 形成氧化硅膜或者氮化硅膜， 将其图案化而使一部分开 口， 由此形成掩模膜 506。在掩模膜 506 的开口部露出非晶质硅膜 505。
接着， 用与第 3 实施方式相同的方法， 对非晶质硅膜 505 和掩模膜 506 的表面添加 催化剂元素 507。将镍用作催化剂元素 507， 形成催化剂元素含有层。此时， 催化剂元素 507 在掩模膜 506 的开口部有选择地接触非晶质硅膜 505， 形成催化剂元素添加区域。 该状态相 当于图 8 的 (B) 的状态。
接着， 如图 8 的 (C) 所示， 在非活性氛围下， 例如在氮氛围中进行加热处理， 使非晶 质硅膜 505 结晶化。在该加热处理中， 在掩模膜 506 开口的区域， 将对非晶质硅膜表面添加 的镍作为催化剂， 非晶质硅膜 505 结晶化， 成为结晶质硅膜 505a。并且， 以之前结晶化的区 域即结晶质硅区域 505a 为起点在与基板大致平行的方向 ( 用箭头 508 示出的方向 ) 上进 行结晶化， 形成在宏观上结晶生长方向一致的结晶质硅区域 505b。 此时， 在掩模膜 506 上存 在的镍被掩模膜 506 阻挡， 无法到达下层的非晶质硅膜， 在开口区域仅通过导入的镍来进 行非晶质硅膜 505 的结晶化。另外， 向横向的结晶生长未到达的区域残留为非晶质硅区域 505c。
除去掩模膜 ( 氧化硅膜 )506 后， 如图 8 的 (D) 所示， 通过与第 3 实施方式相同的 方法， 对整个基板照射激光 509。即， 对直接添加催化剂元素而结晶化的区域 505a、 将其作 为种子在横向上进行结晶生长的结晶质硅区域 505b 以及通过掩模膜以非晶质状态残留的 区域 505c 同样地照射激光 509。由此， 导入催化剂元素而有选择地结晶化的结晶质硅区域 505a、 505b 通过激光 509 照射下的熔融固化过程减少结晶缺陷， 将其一部分作为生长核进 行再结晶化， 由此成为更高质量的结晶质硅区域 505x、 505y。另外， 在非晶质硅区域 505c 中， 在激光 509 照射下的熔融固化过程中结晶化， 形成结晶质硅区域 505z。
其后， 如图 8 的 (E) 所示， 除去结晶质硅区域 505x、 505y、 505z 的不需要的区域， 进 行元件间分离。此时， 使用用催化剂元素在横向上进行结晶生长的高质量的结晶质硅区域505y 来形成后来成为构成驱动电路部的 n 沟道型 TFT 的活性区域 ( 源极 / 漏极区域、 沟道 区域 ) 的岛状半导体层 510n 以及成为 p 沟道型 TFT 的活性区域 ( 源极 / 漏极区域、 沟道区 域 ) 的岛状半导体层 510p。 另外， 用通过激光使非晶质区域结晶化的结晶质硅区域 505z 来 形成后来成为光传感器 TFD 的活性区域 (n+/p+ 区域、 本征区域 ) 的岛状半导体层 510d 以 及构成像素电极驱动用 n 沟道型 TFT 的活性区域 ( 源极 / 漏极区域、 沟道区域 ) 和与其连 接的辅助电容的下部电极的岛状半导体层 510g 的整体。
之后， 用与第 3 实施方式相同的方法将岛状半导体层 510n 作为 n 沟道型 TFT 的活 性区域， 将岛状半导体层 510p 作为 p 沟道型 TFT 的活性区域， 将岛状半导体层 510g 作为像 素 TFT 的活性区域和辅助电容的下部电极， 将岛状半导体层 510d 作为 TFD 的活性区域来完 成各个 TFT 和 TFD。
在本实施方式中， 与上述实施方式不同， 使用了如下半导体层 ： 其不用催化剂元 素， 而对非晶质硅膜直接照射激光， 由此使像素 TFT 的活性区域结晶化。由此， 在构成驱动 电路的 CMOS 结构的 TFT 中， 可以实现高电场效应迁移率造成的高驱动能力， 在像素 TFT 中， 可以减少截止动作时的漏电流。另外， 在 TFD 中暗电流下降， 作为光传感器可以得到高明暗 比。其结果是 ： 用使同一非晶质半导体膜结晶化而形成的半导体层， 可以同时实现对各个 TFT 和 TFD 所要求的最适合的元件特性。
另外， 如上所述， 本实施方式优选应用于有机 EL 显示装置。例如， 在用上述方法设 有薄膜晶体管和薄膜二极管的基板上， 将透明电极层、 发光层以及上部电极层按照该顺序 形成， 由此可以制造底部发光型有机 EL 显示装置。或者， 也可以将透明电极形成为上部电 极层来制造顶部发光型有机 EL 显示装置。在这种情况下， 基板不必是透光性的。
( 第 6 实施方式 )
说明本发明的第 6 实施方式的半导体装置。本实施方式的半导体装置是具备传感 器功能的显示装置。这些显示装置用上述任一实施方式， 用形成有 TFT 和 TFD 的基板来构 成。
本实施方式的具备传感器功能的显示装置例如是附带触摸传感器的液晶显示装 置， 具有显示区域和位于显示区域周围的边框区域。显示区域具有多个显示部 ( 像素 ) 和 多个光传感器部。各显示部包括像素电极和像素开关用 TFT， 各光传感器部包括 TFD。在边 框区域设有用于驱动各显示部的显示用驱动电路， 在驱动电路中利用了驱动电路用 TFT。 像 素开关用 TFT 和驱动电路用 TFT 以及光传感器部的 TFD 由用第 1 ～第 5 实施方式所说明的 方法在同一基板上形成。此外， 在本发明的显示装置中， 用于显示装置的 TFT 中的至少像素 开关用 TFT 通过上述方法与光传感器部的 TFD 在同一基板上形成即可， 例如驱动电路也可 以在其它基板上另外设置。
在本实施方式中， 光传感器部与对应的显示部 ( 例如原色像素 ) 相邻而配置。可 以对 1 个显示部配置 1 个光传感器部， 也可以配置多个光传感器部。或者， 也可以对多个显 示部组各配置 1 个光传感器部。例如， 可以对包括 3 原色 (RGB) 像素的彩色显示像素设置 1 个光传感器部。这样， 显示部的个数所对应的光传感器的个数 ( 密度 ) 可以根据分辨率进 行适当选择。
当在光传感器部的观察者侧设置滤色片时， 构成光传感器部的 TFD 的灵敏度有可 能降低， 因此， 优选在光传感器部的观察者侧， 不设置滤色片。此外， 本实施方式的显示装置的结构没有限定于上述内容。 例如， 也可以构成如下 显示装置 ： 将光传感器用 TFD 配置在边框区域， 附加了根据外光的照度来控制显示亮度的 环境传感器。 另外， 在光传感器部的观察者侧配置滤色片， 由光传感器部接收通过滤色片的 光， 由此可以使光传感器部发挥彩色图像传感器的功能。
下面， 参照附图以具备触摸面板传感器的触摸面板液晶显示装置为例， 来说明本 实施方式的显示装置的结构。
图 9 是示出配置在显示区域的光传感器部的结构的一个例子的电路图。光传感器 部具有光传感器用薄膜二极管 601、 信号存储用电容 602、 用于取出存储于电容 602 的信号 的薄膜晶体管 603。当 RST 信号进入， RST 电位写入到节点 604 后， 因为光所造成的漏电， 节 点 604 的电位降低时， 薄膜晶体管 603 的栅极电位变动， TFT 栅极开闭。由此， 可以取出信 号 VDD。
图 10 是示出有源矩阵方式的触摸面板液晶显示装置的一个例子的示意性截面 图。在该例中， 对各像素分别配置 1 个光传感器部。
图示的液晶显示装置具备液晶模块 702 和配置在液晶模块 702 的背面侧的背光源 701。在此虽未图示， 液晶模块 702 例如由具有透光性的背面基板、 与背面基板相对地配置 的前面基板以及在这些基板之间所设置的液晶层构成。液晶模块 702 具有多个显示部 ( 原 色像素 )， 各显示部具有像素电极 ( 未图示 ) 和连接到像素电极的像素开关用薄膜晶体管 705。另外， 与各显示部相邻而配置包括薄膜二极管 706 的光传感器部。虽未图示， 在各显 示部的观察者侧配置有滤色片， 在光传感器部的观察者侧未设置滤色片。 在薄膜二极管 706 和背光源 701 之间配置遮光层 707， 来自背光源 701 的光被遮光层 707 遮蔽， 无法进入薄膜 二极管 706， 仅外光 704 射入薄膜二极管 706。用薄膜二极管 706 感应该外光 704 的入射， 实现光感应方式的触摸面板。此外， 遮光层 707 配置为至少背光源 701 的光不进入薄膜二 极管 706 中的本征区域即可。
图 11 是示出有源矩阵方式的触摸面板液晶显示装置的背面基板的一个例子的示 意性平面图。本实施方式的液晶显示装置由多个像素 (R、 G、 B 像素 ) 构成， 但是在此为了简 化， 仅示出 2 个像素。
背面基板 1000 具备 ： 多个显示部 ( 像素 )， 其分别具有像素电极 22 和像素开关用 薄膜晶体管 24 ； 以及光传感器部， 其与各显示部相邻而配置， 包括光传感器光敏二极管 26、 信号存储用电容 28 以及光传感器用跟随器 (follower) 薄膜晶体管 29。
薄膜晶体管 24 具有例如与用第 3 实施方式所说明的 TFT 相同的结构、 即具有 2 个 栅极电极和 LDD 区域的双栅极 LDD 结构。薄膜晶体管 24 的源极区域连接到像素用源极总 线 34， 漏极区域连接到像素电极 22。薄膜晶体管 24 根据来自像素用栅极总线 32 的信号来 导通、 截止。由此， 通过像素电极 22 和在与背面基板 1000 相对而配置的前面基板中形成的 相对电极， 对液晶层施加电压， 通过改变液晶层的取向状态来进行显示。
另一方面， 光传感器光敏二极管 26 具有例如与用第 3 实施方式所说明的 TFD 相 同的结构， 具备 p+ 型区域 26p、 n+ 型区域 26n 以及位于这些区域 26p、 26n 之间的本征区域 26i。信号存储用电容 28 将栅极电极层和 Si 层作为电极， 用栅极绝缘膜来形成电容。光传 感器光敏二极管 26 的 p+ 型区域 26p 连接到光传感器用 RST 信号线 36， n+ 型区域 26n 连接 到信号存储用电容 28 的下部电极 (Si 层 )， 经过该电容 28 连接到光传感器用 RWS 信号线38。并且， n+ 型区域 26n 连接到光传感器用跟随器薄膜晶体管 29 的栅极电极层。光传感 器用跟随器薄膜晶体管 29 的源极和漏极区域分别连接到光传感器用 VDD 信号线 40、 光传感 器用 COL 信号线 42。
这样， 光传感器光敏二极管 26、 信号存储用电容 28 以及光传感器用跟随器薄膜晶 体管 29 分别与图 10 示出的驱动电路的薄膜二极管 701、 电容 702 以及薄膜晶体管 703 对 应， 构成光传感器的驱动电路。下面说明通过该驱动电路感应光时的动作。
(1) 首先， 通过 RWS 信号线 38， 对信号存储用电容 28 写入 RWS 信号。由此， 在光传 感器光敏二极管 26 的 n+ 型区域 26n 侧产生正电场， 光传感器光敏二极管 26 成为逆偏压状 态。 (2) 在存在于基板表面中的光照射区域的光传感器光敏二极管 26 中， 产生光致漏电， 电 荷向 RST 信号线 36 侧跑掉。(3) 由此， n+ 型区域 26n 侧的电位降低， 根据该电位变化， 对光 传感器用跟随器薄膜晶体管 29 施加的栅极电压发生变化。(4) 对光传感器用跟随器薄膜 晶体管 29 的源极侧通过 VDD 信号线 40 施加 VDD 信号。当如上所述栅极电压变动时， 向连 接到漏极侧的 COL 信号线 42 流入的电流值发生变化， 因此， 可以从 COL 信号线 42 取出该电 信号。(5) 从 COL 信号线 42 将 RST 信号写入光传感器光敏二极管 26， 重置信号存储用电容 28 的电位。一边扫描一边重复上述 (1) ～ (5) 的动作， 由此光感应成为可能。
本实施方式的触摸面板液晶显示装置的背面基板的结构没有限定于图 11 示出的 结构。例如， 也可以在各像素开关用 TFT 中设置辅助电容 (Cs)。另外， 在图示的例子中， 与 RGB 像素分别相邻地设有光传感器部， 但是如上所述， 也可以对包括 RGB 像素的 3 个的像素 组 ( 彩色显示像素 ) 配置 1 个光传感器部。
在此， 再次参照图 10。 在上述的例子中， 从图 10 示出的截面图可知， 将薄膜二极管 706 配置在显示区域来用作触摸传感器， 也可以将薄膜二极管 706 形成在显示区域以外， 用 作环境传感器， 其用于根据外光 704 的照度来控制背光源 701 的亮度。
图 12 是示例了附带环境光传感器的液晶显示装置的立体图。液晶显示装置 2000 具备 ： LCD 基板 50， 其具有显示区域 52、 栅极驱动器 56、 源极驱动器 58 以及光传感器部 54 ； 以及背光源 60， 其配置在 LCD 基板 50 的背面侧。也可以将 LCD 基板 50 中的位于显示区域 52 的周围而设有驱动器 56、 58、 光传感器部 54 的区域称为 “边框区域” 。
背光源 60 的亮度由背光源控制电路 ( 未图示 ) 来控制。另外， 虽未图示， 在显示 区域 52 和驱动器 56、 58 中利用了 TFT， 在光传感器部 54 中利用了 TFD。光传感器部 54 生 成基于外光照度的照度信号， 利用使用了柔性基板的连接将其输入背光源控制电路。在背 光源控制电路中， 根据该照度信号来生成背光源控制信号， 输出到背光源 60。
此外， 当适用本发明时， 也可以构成附带环境光传感器的有机 EL 显示装置。这种 有机 EL 显示装置与图 12 示出的液晶显示装置相同地， 可以具有在同一基板上配置显示部 和光传感器部的结构， 但是无需在基板的背面侧设置背光源 60。 在这种情况下， 将光传感器 部 54 通过设置在基板 50 中的配线连接到源极驱动器 58， 将来自光传感器部 54 的照度信号 输入到源极驱动器 58。源极驱动器 58 根据照度信号来改变显示区域 52 的亮度。
上面， 对本发明的具体实施方式进行了说明， 但是本发明没有限定于上述实施方 式， 可以进行基于本发明的技术思想的各种变形。也可以用本发明的 TFT 在玻璃基板上同 时构成用于进行模拟驱动的电路、 用于进行数字驱动的电路。例如， 在进行模拟驱动的电 路的情况下， 具有源极侧驱动电路、 像素部以及栅极侧驱动电路， 在源极侧驱动电路中， 设有移位寄存器、 缓冲器以及采样电路 ( 传输门 )， 另外， 在栅极侧驱动电路中， 设有移位寄存 器、 电平变换器以及缓冲器。另外， 如果需要， 也可以在采样电路和移位寄存器之间设置电 平变换电路。另外， 如果根据本发明的制造工序， 也可以形成存储器、 微型处理器。
根据本发明， 可以得到一种半导体装置， 其具备在同一基板上所形成的 TFT 和 TFD， 该 TFT 和 TFD 均具有最适合于各自的半导体元件的半导体膜， 具有良好特性。由此， 可 以将使同一非晶质半导体膜结晶化而形成的半导体层作为各自的活性区域， 用同一制造工 序来制作 TFT 和 TFD， 所述 TFT 作为用于驱动电路的 TFT 和用于切换像素电极的 TFT， 具有 高电场效应迁移率和导通 / 截止比， 所述 TFD 在用作光传感器的情况下暗电流值低， 对光的 SN 比 ( 明暗电流值比 ) 高。特别是在这些半导体层中， 对于较大地左右 TFT 的电场效应迁 移率的沟道区域以及较大地影响 TFD 的光灵敏度的本征区域， 分别进行最适化， 由此可以 得到最适合于各自的半导体元件的元件特性。并且， 用简便的制造方法可以实现上述高性 能半导体元件， 可以实现产品的紧凑化、 高性能化以及低成本化。
工业上的可利用性
本发明的应用范围极广， 可以应用于具备 TFT 和 TFD 的半导体装置或者具有这种 半导体装置的所有领域的电子设备。例如， 实施本发明而形成的 CMOS 电路、 像素部可以用 于有源矩阵型液晶显示装置、 有机 EL 显示装置。这种显示装置可以用于例如便携电话、 便 携游戏机的显示屏、 数码相机的取景器等。因此， 可以将本发明应用于组装了液晶显示装 置、 有机 EL 显示装置的所有电子设备。
本发明可以特别应用于有源矩阵型液晶显示装置、 有机 EL 显示装置、 图像传感 器、 光传感器等、 将它们进行组合的电子设备。特别在利用了 TFD 的附带光传感器功能的显 示装置、 具备其的电子设备中应用本发明时是有利的。另外， 也可以应用于具备利用了 TFD 的光传感器以及利用了 TFT 的驱动电路的图像传感器。
附图标记说明
101、 201 ： 基板 ； 102、 202 ： 遮光层 ； 103、 203、 104、 204 ： 基底膜 ； 105、 205 ： 非晶质半 导体膜 ； 106、 206 ： 掩模膜 ； 107、 207 ： 催化剂元素 ； 105a、 205a、 205b ： 结晶质硅区域 ( 利用催 化剂结晶化区域 ) ； 105b、 205d、 205e ： 结晶质硅区域 ( 高结晶质区域 ) ； 105c、 205f ： 结晶质 硅区域 ( 低结晶质区域 ) ； 109t、 210t ： 薄膜晶体管的半导体层 ； 109d、 210d ： 薄膜二极管的 半导体层 ； 110 ： 栅极绝缘膜 ； 111 ： 栅极电极 ； 114 ： 源极、 漏极区域 115 ： n 型区域 ； 116 ： 沟道 区域 ； 119 ： p 型区域 124 ： 电极、 配线 120 ： 本征区域 ； 123 ： 层间绝缘膜 125 ： 电极、 配线 ； 126 ： 薄膜晶体管 ； 127 ： 薄膜二极管。